JPH10143393A - Diagnosis and processing device - Google Patents

Diagnosis and processing device

Info

Publication number
JPH10143393A
JPH10143393A JP8318718A JP31871896A JPH10143393A JP H10143393 A JPH10143393 A JP H10143393A JP 8318718 A JP8318718 A JP 8318718A JP 31871896 A JP31871896 A JP 31871896A JP H10143393 A JPH10143393 A JP H10143393A
Authority
JP
Japan
Prior art keywords
diagnostic
stall
stall monitoring
slave
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8318718A
Other languages
Japanese (ja)
Inventor
Kiwamu Sato
藤 究 佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP8318718A priority Critical patent/JPH10143393A/en
Publication of JPH10143393A publication Critical patent/JPH10143393A/en
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable a diagnosis and processing device to continue the system operation without affecting OS by connecting the respective OS stall monitoring timers of a host system and a slave system and monitoring the state of the OS. SOLUTION: A stall monitoring request means 12 managed by an OS 1 sets the initial count value to the main system stall monitoring timer 26 and the slave system stall monitoring timer 36. Then, if a fault has occurred in a main diagnosis and processing device 2, communication paths S1 and S2 are set between the main and the slave diagnosis and processing devices 2 and 3, and the slave diagnosis and processing device 3 is notified of the occurrence of the fault in the main diagnosis and processing device 2 in order to make the slave stall monitoring timer 36 take over the system stall monitoring. The slave diagnosis processing device 3 detecting the fault of the main diagnosis processing device 2 starts its own stall monitoring timer 36 to continue the stall monitoring of the system.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、診断処理装置に関
する。
[0001] The present invention relates to a diagnostic processing apparatus.

【0002】[0002]

【従来の技術】大型汎用コンピュータの診断制御装置
は、システム障害情報の収集とシステム立ち上げ処理と
を主に行い、オペレーティング・システム(OS)のス
トール監視も本装置内に設けられたウォチドックタイマ
(以下WDTと略記す)により行う。このWDTは一定
時間ごとに送られてくるパルス信号でカウントダウンす
るダウンカウンタと、これにOSからの割り込み信号に
より任意の値を設定する装置とから成る。WDTに対し
て、OSは定期的に割り込み信号を入れるので、通常は
カウンタの値はゼロにならないが、OSが故障などによ
り割り込み信号を送ることが出来ないと、カウンタの値
がゼロになることで、OSのストールを検知する。ここ
で、ストールとはプログラムが何らかの原因で動けなく
なった状態をいい、OSはオペレーティング・システム
である。
2. Description of the Related Art A diagnostic control device for a large general-purpose computer mainly performs collection of system fault information and system startup processing, and also monitors a stall of an operating system (OS) in a watchdog timer provided in the device. (Hereinafter abbreviated as WDT). This WDT is composed of a down counter that counts down by a pulse signal sent at regular intervals and a device that sets an arbitrary value to the down counter by an interrupt signal from the OS. Since the OS periodically sends an interrupt signal to the WDT, the counter value does not normally become zero, but if the OS cannot send an interrupt signal due to a failure or the like, the counter value may become zero. Then, the stall of the OS is detected. Here, a stall refers to a state in which a program cannot be moved for some reason, and the OS is an operating system.

【0003】通常、OSは、OSのストールを監視する
ために一定時間内にストールタイマの初期化命令を診断
処理装置に発行する。また、診断処理装置はそのリプラ
イをOSに返却する。デュアル構成におけるOSストー
ル監視は、主系となる診断処理装置のタイマを使用して
いる。その主系となる診断処理装置のストール監視タイ
マに障害が発生した場合、従系の診断処理装置が主系の
記憶装置内にある診断装置障害フラグをセットする。O
Sは主系の診断処理装置からのリプライがない場合、主
系の記憶装置のフラグを参照し、ストール監視タイマ障
害と判断し、従系の診断処理装置に初期化命令を発行す
る。このように、従来装置ではOSが診断処理装置の状
態監視と管理とを行う必要があった。
Normally, the OS issues a stall timer initialization command to the diagnostic processing device within a predetermined time in order to monitor the stall of the OS. The diagnostic processing device returns the reply to the OS. OS stall monitoring in the dual configuration uses a timer of a diagnostic processing apparatus serving as a main system. When a failure occurs in the stall monitoring timer of the primary diagnostic processing device, the secondary diagnostic processing device sets a diagnostic device failure flag in the primary storage device. O
When there is no reply from the main-system diagnostic processing device, S refers to the flag of the main-system storage device, determines that a stall monitoring timer has failed, and issues an initialization instruction to the sub-system diagnostic processing device. As described above, in the conventional device, the OS needs to monitor and manage the state of the diagnostic processing device.

【0004】特開平7−219790号公報に開示され
ておおり、その構成が開示されている図3を参照する
と、この構成は、マルチプロセスで構成されたプログラ
ムにおける、各プロセスのストール状態の検出を可能に
する目的で、1個の親プロセス100とN個の子プロセ
ス200からなるマルチプロセスで構成された適用業務
を処理するプログラムで、親プロセス100内で動作し
N個の子プロセス200を監視するイベント監視手段1
02と、親プロセス100内で動作し、イベント監視手
段102を時間監視するタイマ監視手段101と、子プ
ロセス200内で動作し、親プロセス100からの監視
イベントBに対して応答イベントCを返すイベント応答
手段201−1を有する。
Referring to FIG. 3, which is disclosed in Japanese Patent Application Laid-Open No. 7-219790, and discloses the configuration thereof, this configuration detects a stall state of each process in a multi-process program. Is a program for processing an application composed of a multi-process consisting of one parent process 100 and N child processes 200. The program operates in the parent process 100 and controls the N child processes 200. Event monitoring means 1 to monitor
02, a timer monitoring unit 101 operating in the parent process 100 and monitoring the time of the event monitoring unit 102, and an event operating in the child process 200 and returning a response event C to the monitoring event B from the parent process 100 It has a response unit 201-1.

【0005】しかしながら、かかる構成においては、親
プロセスと複数の子プロセスとから成るマルチプロセス
を前提条件とし、親プロセスが子プロセスをそれぞれ監
視する方法であり、子プロセス同士の相互監視手段は一
切設けられていない。
However, such a configuration is based on the precondition that a multiprocess consisting of a parent process and a plurality of child processes is used, and the parent process monitors each child process. There is no means for mutual monitoring between the child processes. Not been.

【0006】また、特開平5−265807号公報に開
示されているシステムストール検出方式は、タスクとし
て実行されるプログラムを複数のグループに区分した各
グループ毎に設けられ、プログラムの実行開始もしくは
実行終了に際してストール監視要求を発するストール監
視要求手段と、複数のストール監視要求を受け付け、タ
イマ値の設定を行うと共に、タイムアウトした際にその
旨の通知を行うストール監視外部タイマと、ストール監
視外部タイマからタイムアウトした旨の通知を受け、自
系のコンピュータシステム及び他系のコンピュータシス
テムに外部割り込みによりシステムストール検出の旨を
通知するシステム割り込み通知手段とを備える。
The system stall detection method disclosed in Japanese Patent Application Laid-Open No. 5-265807 is provided for each of a plurality of groups in which a program to be executed as a task is divided into a plurality of groups. A stall monitoring request means for issuing a stall monitoring request, a stall monitoring external timer for accepting a plurality of stall monitoring requests, setting a timer value, and notifying that a timeout has occurred, and a stall monitoring external timer System interrupt notification means for receiving notification that the system stall is detected, and notifying the computer system of the own system and the computer system of the other system of the detection of the system stall by an external interrupt.

【0007】しかしながら、かかる構成においては、シ
ステムストールの対象となる複数のプログラムのタスク
を問題としており、グループ毎に設けられたプログラム
同士の情報の交換はない。また、システム割り込み通知
手段が故障すれば、システムストールの検出の旨を通知
できないという難点がある。
However, in such a configuration, the task of a plurality of programs to be stalled is a problem, and there is no exchange of information between programs provided for each group. Further, if the system interrupt notifying unit breaks down, there is a disadvantage that it is not possible to notify that a system stall has been detected.

【0008】[0008]

【発明が解決しようとする課題】そこで本発明の目的
は、従来のデュアル構成における、主系,従系それぞれ
の系のOSストール監視タイマを接続し、OSの状態を
監視することにより、OSに影響を与えることなく迅速
にシステム運行の継続を可能にする診断処理装置を提供
することにある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to connect OS stall monitoring timers of a master system and a slave system in a conventional dual configuration, and monitor the state of the OS, thereby enabling the OS to operate. It is an object of the present invention to provide a diagnostic processing device that enables continuation of the system operation without affecting the system.

【0009】また本発明の他の目的は、ストール監視外
部タイマが故障した場合でもシステムのストール監視が
続行できるようにした診断処理装置を提供することにあ
る。
It is another object of the present invention to provide a diagnostic processing apparatus capable of continuing stall monitoring of a system even when a stall monitoring external timer fails.

【0010】[0010]

【課題を解決するための手段】前述の課題を解決するた
め、本発明による診断処理装置は、オペレーティングシ
ステムと、主系と従系との2つの診断装置とを備えた診
断処理装置において、前記従系診断装置に前記主系診断
装置の障害を通知する第1の通信経路を設けて構成され
る。
In order to solve the above-mentioned problems, a diagnostic processing apparatus according to the present invention is a diagnostic processing apparatus having an operating system and two diagnostic apparatuses of a master system and a slave system. A first communication path for notifying a failure of the main system diagnostic device to the sub system diagnostic device is provided.

【0011】ここで、前記主系診断装置の障害を検知し
た前記従系診断装置は、自らのストール監視タイマを起
動させ、システムのストール監視を続行させ、また、前
記主系診断装置に、前記従系診断装置の障害を通知する
第2の通信経路を備えることができる。
Here, the slave diagnostic device which has detected the failure of the master diagnostic device activates its own stall monitoring timer to continue monitoring the stall of the system. A second communication path for notifying a failure of the slave diagnostic device can be provided.

【0012】[0012]

【発明の実施の形態】本発明の診断処理装置の実施形態
の構成が図1のブロック図に、その動作が図2のタイミ
ング図にそれぞれ示されている。図1及び図2におい
て、本発明の実施形態は、OS1、主系診断装置2、従
系診断装置3及びクロック装置4を備えて構成される。
OS1は、システム割り込み検出手段11とストール監
視要求手段12とを含み、クロック装置4との間に、主
系と従系の2つの診断処理装置2,3が介在する。主系
の診断処理装置2は、従系の診断処理3からの出力信号
と、系識別手段21の出力信号とを入力とする第1のO
Rゲート22と、この第1のORゲート22の出力信号
を入力とする系識別フリップフロップ23と、このフリ
ップフロップ23の出力信号とOS1のストール監視要
求手段12からの出力信号とが入力される第2のAND
ゲート24と、クロック装置4からのクロック信号と、
フリップフロップ23の出力信号とを入力する第3のA
NDゲート25と、OS1のストール監視要求手段12
からの出力信号、第2のANDゲート24の出力信号、
第3のANDゲート25の出力信号及び主系診断装置障
害検出手段27からの検出信号を入力する主系のストー
ル監視タイマ26とを備える。
FIG. 1 is a block diagram showing the configuration of an embodiment of a diagnostic processing apparatus according to the present invention, and FIG. 2 is a timing chart showing its operation. 1 and 2, the embodiment of the present invention includes an OS 1, a main system diagnosis device 2, a sub system diagnosis device 3, and a clock device 4.
The OS 1 includes a system interrupt detecting unit 11 and a stall monitoring requesting unit 12, and two diagnostic processing devices 2 and 3 are interposed between the clock device 4 and a main system and a sub system. The main system diagnostic processing device 2 receives a first O signal which receives an output signal from the auxiliary system diagnostic process 3 and an output signal of the system identification means 21 as inputs.
An R gate 22, a system identification flip-flop 23 to which the output signal of the first OR gate 22 is input, and an output signal of the flip-flop 23 and an output signal from the stall monitoring request unit 12 of the OS1 are input. Second AND
A gate 24 and a clock signal from the clock device 4;
A third A for inputting the output signal of the flip-flop 23
ND gate 25 and stall monitoring request unit 12 of OS1
, The output signal of the second AND gate 24,
A main stall monitoring timer 26 is provided for inputting an output signal of the third AND gate 25 and a detection signal from the main system diagnostic device failure detecting means 27.

【0013】従系診断処理装置3は、上述した主系のも
のと共通する機能を備える。即ち、系識別手段31,第
1のORゲート32,系識別フリップフロップ33,第
2のANDゲート34,第3のANDゲート35,従系
のストール監視タイマ36及び従系診断装置障害検出手
段37とを備える。さらに、主系と従系の診断処理装置
2と3のストール監視タイマ26と36の出力信号同士
を入力とするORゲート5を備える。ここで、通信経路
S1,S2が、主系と従系との間を往復している。
The slave diagnosis processing device 3 has functions common to those of the above-described master system. That is, the system identification means 31, the first OR gate 32, the system identification flip-flop 33, the second AND gate 34, the third AND gate 35, the slave stall monitoring timer 36, and the slave diagnostic device failure detecting means 37 And Further, an OR gate 5 is provided which receives the output signals of the stall monitoring timers 26 and 36 of the main and sub diagnostic processing devices 2 and 3 as inputs. Here, the communication paths S1 and S2 reciprocate between the master system and the slave system.

【0014】このように、本実施形態は、主系と従系の
2つの系を持つ情報処理装置において、両系の診断処理
装置2,3が通信経路S1,S2により結ばれている。
この実施形態では、主系の診断処理装置2と従系の診断
処理装置3とは、同一ロジック回路で構成されており、
設置されたそれぞれの系に内蔵された系識別手段21,
31により判別し、主系診断装置2ならば、その出力は
“1”で、従系診断装置3ならば、“0”を出力するの
で、それによりそれぞれの診断処理装置は、主系,従系
の診断処理装置2,3として動作するようにしている。
As described above, in this embodiment, in an information processing apparatus having two systems, a main system and a sub system, the diagnostic processing devices 2 and 3 of both systems are connected by the communication paths S1 and S2.
In this embodiment, the main-system diagnostic processing device 2 and the sub-system diagnostic processing device 3 are configured by the same logic circuit.
System identification means 21 built in each installed system,
In the case of the main system diagnostic device 2, the output is "1", and in the case of the sub system diagnostic device 3, the output is "0". The system operates as the system diagnostic processing devices 2 and 3.

【0015】OS1が管理するストール監視手段12
は、主系のシステムストール監視タイマ26と従系のシ
ステムストール監視タイマ36とに、カウント初期値を
設定する。両系のシステムストール監視タイマ26及び
36は、クロック装置4から送出される1秒周期のパル
ス信号により、カウントダウンを行う。しかし、従系の
システムストール監視タイマ36への1秒クロック信号
とOS1のストール監視手段12からのリセット信号と
が入力されるが、系識別手段31により系識別フリップ
フロップ33に“ゼロ”が設定され、その出力との上記
各信号との論理積を取られ、システムストール監視タイ
マ36への入力は抑止される。このため、従系のシステ
ムストール監視タイマ36は通常は動作せず、反対に主
系の系識別フリップフロップ23には、“1”が設定さ
れるので、システムストール監視タイマ26は、上記各
信号が入力され1秒クロックのタイミングでカウントダ
ウンを行う。両系のどちらかのシステムストール監視タ
イマ26,36のカウント値がゼロになると、OS1内
のシステム割り込み検出手段11にシステムストールが
発生したことを通知する。
Stall monitoring means 12 managed by OS 1
Sets the count initial value in the master system stall monitoring timer 26 and the slave system stall monitoring timer 36. The system stall monitoring timers 26 and 36 of both systems count down by a one-second cycle pulse signal sent from the clock device 4. However, the one-second clock signal to the slave system stall monitoring timer 36 and the reset signal from the stall monitoring unit 12 of the OS 1 are input, but the system identification unit 31 sets “0” in the system identification flip-flop 33. The output is ANDed with each of the above signals, and the input to the system stall monitoring timer 36 is suppressed. For this reason, the slave system stall monitoring timer 36 does not normally operate, and conversely, “1” is set in the master system identification flip-flop 23. Is input and countdown is performed at the timing of one second clock. When the count value of one of the system stall monitoring timers 26 and 36 of both systems becomes zero, it notifies the system interrupt detecting means 11 in the OS 1 that a system stall has occurred.

【0016】次に図1の回路の動作について、図2のタ
イムチャートを参照して説明する。図2において、通
常、システムのストール監視は、上記のように主系の方
で行われる。しかし、時刻T1のタイミングにおいて、
主系診断装置上でハードウウェア故障やデータ欠け等の
診断装置の障害が発生した場合、診断装置障害検出手段
37の出力信号が“0”から“1”となり、その出力信
号は従系診断装置の系識別フリップフロップ33に
“1”を設定する。これにより、今まで系識別フリップ
フロップ33の出力との論理積をとっているために、従
系のストール監視タイマ36への入力が妨げられていた
ストール監視要求手段12からのリセット信号とクロッ
ク装置4から送られる1秒クロック信号とが供給され、
従系のストール監視タイマ36が活動する。一方、リセ
ット信号T0に遅れる時刻T1の時点で診断装置障害検
出手段37の出力信号は、主系のストール監視タイマ2
6に診断装置障害発生を通知し、その通知を受けた主系
のストール監視タイマ1Aは、カウント値をホールド
し、時刻T1以降はタイマ1Aに1秒クロック信号が入
力されていても“ゼロ”にならない。
Next, the operation of the circuit of FIG. 1 will be described with reference to the time chart of FIG. In FIG. 2, the stall monitoring of the system is usually performed by the main system as described above. However, at the timing of time T1,
When a failure of the diagnostic device such as a hardware failure or missing data occurs on the primary diagnostic device, the output signal of the diagnostic device failure detecting means 37 changes from “0” to “1”, and the output signal is changed to the secondary diagnostic device. Is set to "1" in the system identification flip-flop 33 of. As a result, since the logical AND with the output of the system identification flip-flop 33 has been taken so far, the input to the slave stall monitoring timer 36 has been prevented, and the reset signal from the stall monitoring request unit 12 and the clock device 4 and a 1 second clock signal sent from
The slave stall monitoring timer 36 is activated. On the other hand, at time T1, which is behind the reset signal T0, the output signal of the diagnostic device failure detecting means 37 becomes the stall monitoring timer 2 of the main system.
6, the main system stall monitoring timer 1A, which has received the notification, holds the count value, and after the time T1, even if a 1 second clock signal is input to the timer 1A, "zero". do not become.

【0017】以上のように、本発明の実施形態によれ
ば、主系と従系との2つの診断装置で構成されているシ
ステムにおいては、主系診断装置で障害が起こった場
合、従系のストール監視タイマにシステムストール監視
を引き継がせるために、主系と従系との診断処理装置間
に信号線、即ち通信経路を設けて、従系診断装置に主系
診断装置の障害が起こったことを知らせる。主系診断装
置の障害を検知した従系診断装置は、自分のストール監
視タイマを起動させ、システムのストール監視を続行す
る。
As described above, according to the embodiment of the present invention, when a failure occurs in the main system diagnostic device in the system configured by the two diagnostic devices of the main system and the sub system, In order to allow the stall monitoring timer to take over the system stall monitoring, a signal line, that is, a communication path, is provided between the diagnostic processing devices of the master system and the slave system. Let them know. The secondary diagnostic device that has detected the failure of the primary diagnostic device starts its own stall monitoring timer and continues monitoring the stall of the system.

【0018】上述本発明の実施形態では、主系と従系と
もそれぞれANDゲート,ORゲートを用いているが、
これに限定されるものではなく、NANDゲート,NO
Rゲートを用いてもよい。この場合は、適切にインバー
タが使用されていることがある。
In the above embodiment of the present invention, the AND gate and the OR gate are used for both the master and slave systems, respectively.
The present invention is not limited to this.
An R gate may be used. In this case, the inverter may be used appropriately.

【0019】本発明によれば、従来装置では診断処理装
置が障害に陥ったとき、一定時間OSのストール監視が
中断されるので、この間にOSがストールすると診断処
理装置の切り替えもできなくなり、システムの自動再立
ち上げも出来なくなる危険を回避することができる。
According to the present invention, in the conventional apparatus, when the diagnostic processing apparatus fails, the monitoring of the stall of the OS is interrupted for a certain period of time. Danger that automatic restart of the computer cannot be performed can be avoided.

【0020】[0020]

【発明の効果】以上説明したように、本発明の診断処理
装置によれば、主系,従系の2つの診断処理装置で構成
されているシステムにおいて、これら診断装置上に設け
られたOSストール監視タイマの機能を主系の診断処理
装置が故障した場合にも続行できるように、従系の診断
処理装置との間に通信経路を設け、主系の診断処理装置
が障害を起こしたときには、その障害の通知を従系の診
断処理装置に通知し、OSストール監視の続行を可能に
することが出来る。
As described above, according to the diagnostic processing apparatus of the present invention, in a system composed of two diagnostic processing apparatuses, a main system and a sub system, the OS stall provided on these diagnostic apparatuses is provided. In order to continue the function of the monitoring timer even when the main diagnostic processing unit fails, a communication path is provided between the secondary diagnostic processing unit and when the main diagnostic processing unit fails, The notification of the failure is notified to the slave diagnostic processing apparatus, and the OS stall monitoring can be continued.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による診断処理装置の実施形態を示す構
成ブロック図である。
FIG. 1 is a configuration block diagram showing an embodiment of a diagnostic processing device according to the present invention.

【図2】本発明の実施形態の動作を示すタイミングであ
る。
FIG. 2 is a timing chart showing the operation of the embodiment of the present invention.

【図3】従来のマルチプロセス制御方式を示すブロック
図である。
FIG. 3 is a block diagram showing a conventional multi-process control method.

【符号の説明】[Explanation of symbols]

1 OS 2 主系診断処理装置 3 従系診断処理装置 4 クロック装置 5,22,32 ORゲート 11 システム割り込み手段 12 ストール監視要求手段 21,31 系識別手段 23,33 系識別フリップフロップ 24,25,34,35 ANDゲート 26,36 ストール監視タイマ 27,37 障害検出手段 DESCRIPTION OF SYMBOLS 1 OS 2 Primary system diagnostic processing unit 3 Secondary system diagnostic processing unit 4 Clock device 5,22,32 OR gate 11 System interrupt unit 12 Stall monitoring request unit 21,31 System identification unit 23,33 System identification flip-flop 24,25, 34,35 AND gate 26,36 Stall monitoring timer 27,37 Failure detecting means

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】オペレーティングシステムと、主系と従系
との2つの診断装置とを備えた診断処理装置において、
前記従系診断装置に前記主系診断装置の障害を通知する
第1の通信経路を設けたことを特徴とする診断処理装
置。
A diagnostic processing device comprising an operating system and two diagnostic devices, a main system and a sub system,
A diagnostic processing device, comprising: a first communication path for notifying a fault of the main system diagnostic device to the sub system diagnostic device.
【請求項2】前記主系診断装置の障害を検知した前記従
系診断装置は、自らのストール監視タイマを起動させ、
システムのストール監視を続行する請求項1に記載の診
断処理装置。
2. The slave diagnostic device which has detected a failure of the master diagnostic device activates its own stall monitoring timer,
The diagnostic processing apparatus according to claim 1, wherein the stall monitoring of the system is continued.
【請求項3】前記主系診断装置に、前記従系診断装置の
障害を通知する第2の通信経路も備える請求項1に記載
の診断処理装置。
3. The diagnostic processing apparatus according to claim 1, further comprising a second communication path for notifying the main diagnostic apparatus of a failure of the sub diagnostic apparatus.
JP8318718A 1996-11-13 1996-11-13 Diagnosis and processing device Pending JPH10143393A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8318718A JPH10143393A (en) 1996-11-13 1996-11-13 Diagnosis and processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8318718A JPH10143393A (en) 1996-11-13 1996-11-13 Diagnosis and processing device

Publications (1)

Publication Number Publication Date
JPH10143393A true JPH10143393A (en) 1998-05-29

Family

ID=18102201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8318718A Pending JPH10143393A (en) 1996-11-13 1996-11-13 Diagnosis and processing device

Country Status (1)

Country Link
JP (1) JPH10143393A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010186313A (en) * 2009-02-12 2010-08-26 Mitsubishi Electric Corp Configuration control system
JP2012014549A (en) * 2010-07-02 2012-01-19 Nec Corp Dual system, and data processing method and data processor thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010186313A (en) * 2009-02-12 2010-08-26 Mitsubishi Electric Corp Configuration control system
JP2012014549A (en) * 2010-07-02 2012-01-19 Nec Corp Dual system, and data processing method and data processor thereof

Similar Documents

Publication Publication Date Title
US5491787A (en) Fault tolerant digital computer system having two processors which periodically alternate as master and slave
EP2518627B1 (en) Partial fault processing method in computer system
JPH01258057A (en) Synchronous method and apparatus for a plurality of processors
EP1675006A2 (en) Fault tolerant computer system and interrupt control method for the same
US7089413B2 (en) Dynamic computer system reset architecture
JP3329986B2 (en) Multiprocessor system
US6321289B1 (en) Apparatus for automatically notifying operating system level applications of the occurrence of system management events
US6463492B1 (en) Technique to automatically notify an operating system level application of a system management event
JPH10143393A (en) Diagnosis and processing device
US7243257B2 (en) Computer system for preventing inter-node fault propagation
JPH0944376A (en) Process state management system
JPH1153225A (en) Fault processor
JPH064301A (en) Time division interruption control system
JP2998804B2 (en) Multi-microprocessor system
JP2937857B2 (en) Lock flag release method and method for common storage
JPH0652130A (en) Multiprocessor system
JPH11175108A (en) Duplex computer device
JPH05216855A (en) Multi-cpu control system
JPH1027110A (en) Computer system of plural computers
JP2744113B2 (en) Computer system
JP2002318643A (en) Information processor
JP2002244885A (en) Computer system monitoring system
JP2834062B2 (en) Information processing system
JPH05233576A (en) Duplex system
JPH0822441A (en) Information processor and its communication error detecting method