JPH026762A - ユーザ・インタフェース装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一般に、試験ベクトル定義システム、特に、
ベクトル・テンプレートの概念を用いたユーザ・インタ
フェース装置に関する。本発明は、同種のデータ管理問
題のあるロジック・シミュレータと共に用いることがで
きる。

〔従来の技術及び発明が解決しようとする課題〕集積回
路（ＩＣ）テスタは、信号シーケンスを被試験デバイス
（ＤＵＴ）に供給し、その応答を期待値と比較して、モ
ニタする。各試験サイクルにおいて、ＤＵＴの入力ピン
に供給すべき信号及びその出力ピンに期待される信号は
、試験データの「ベクトル」により表す。試験は、かか
るベクトルのシーケンスにより行われる。完了した試験
結果は、実際のデータ及び期待データの不一致のある種
のリストを通常含んでいる。

テスタを動作させるために、ユーザは、テスタのチャン
ネルをデバイスのピンに物理的に接続しなければならな
い。特定のデバイスを試験するには、先ず、テスタのチ
ャンネルをデバイス・ピンに割り当てたり、接続する多
くの作業がある。特に、テスタが最初のこれら設定を総
て記憶していれば、その後の作業のうち、物理的接続及
びチャンネル割り当ては、非常に簡単である。

テスタのチャンネルをデバイスのピンに物理的に接続す
る他に、典型的には、ユーザは、チャンネルを論理的に
グループ分けし、これらチャンネル及びチャンネルのグ
ループに論理名称を付すことを望む。チャンネルを論理
的に体系化し、名称を付した後、テスタを設定する最も
困難な処理の１つは、チャンネル機能、マスキング、及
びクロック・タイミングの総ての決定を行うことである
。

ユーザの行うことの内、全体的に影響することは、特定
のシーケンスにて実行すべき一連のベクトルにより、テ
スタをプログラムすることである。

データの１つのベクトルに関係した情報は、系統的に、
又は無条件に、少なくとも以下を含む。

ピン方向：テスタの動作のこのサイクル期間中、このチ
ャンネルを入力として用いるか、又は出力として用いる
か。

データ内容：このテスクのサイクル期間中、このチャン
ネルが「１」又は「０」を発生（又は受ける）すること
が期待されるか。

マスク：このサイクル期間中、このチャンネルのデータ
内容を無視したいか。

電圧レベル：　「高」データ値及び「低ｊデータ値を表
すのに、どのような電圧を用いるか。

タイミング情報：テスタ値りロンクに対して、いつ、信
号を開始し、停止するか。信号の幅はどの位か。

フォーマツＩ・情報：　（信号が実際の信号レベル間に
戻る全体的なタイミング及びロジック・レベルを考慮し
て、）テスク・ピンの信号をフォーマット又は「変調」
するのに、タイミング情報をどのように用いるか。

各々の幅が２５６チヤンネル以上の６５０００ベクトル
程を蓄積し、発生できるテスタにとって、このデータを
総てテスタに正確に人力することは非常に大変な作業で
ある。さらに、より精巧なテスタにおいて、テスタの動
作はＤＵＴからの帰還により決まる。すなわち、条件分
岐又はルーピングは、Ｉ）ＵＴ比出力発生又は非発生に
より制御できる。

かかる非常に多くのベク）・ルを手動で発生することは
、非実際的となったので、これらを発生ずる別の方法が
より重要となってきた。ある種のプログラミング言語を
用い、ネスティング、ルーピング及び分岐制御により、
これらベクトルをアルゴリズム的に発生できるので、比
較的わずかなコマンドにより、非常に多くのベクトルを
記述できる。さらに、入力及び出力用の多くのデータは
、装置の別の部分上のデバイスのシミュレーションから
得られ、テスタにダウンロードされて、シミュレータの
予想に対する実際の性能を確かめる。

デバイスが複雑となり、この複雑さに適合するように非
常に深いメモリを有するテスタが開発されるにつれ、か
かる自動、又は半自動試験ベクトル発生器が益々重要に
なってきた。

従来のテスタにおいては、ユーザは、２つの方法の一方
で、即ち、一連のメニュを選択するか、特定のプログラ
ミング言語を用いてテスタに直接プログラムするかして
、テスタの動作を制御した。

エイニスアイエクス・システムズ・コーポレーション（
ＡＳＩＸ　Ｓｙｓｔｅｍｓ　Ｃｏｒｐｏｒａｔｉｏｎ）
製ＡＳＩＸ１型テスタは、メニュ駆動ユーザ・インタフ
ェースを有するテスタの例であり、フェアチャイルド社
製セントリ・シリーズは、特定のプログラミング言語に
より制御されるテスタの例である。

テスタ制御に特殊化した言語（ティニスニスアイ・コー
プ（ＴＳＳＩ　Ｃｏｒｐ、）によるＦＡＣＴＯＲ）を用
いるフェアチャイルド社製セントリ・シリーズＡＴＥの
如く、ユーザによるシステムの直接制御にプログラミン
グ言語を用いるシステムでは、ユーザは、先ず、言語を
学習し、次に、草大な量のデータ及び彼自身の従来の経
験を検証しながら、テスタのハードウェア・レジスタを
プログラムしなければならない。このシステムにおいて
、典型的なコマンドは、次のようになる。

ＳＥＴ　Ｆ　００１１００１１００　１１００１１００
１１　００１１００１１００１１００１１００１１　；
又は ＳＥＴ　Ｆ　（５：０Ｏ１１００１１）となる。これら
コマンドの各々は、レジスタ（Ｆレジスタ）の最初の４
０ビツトを繰り返し２進値に設定している。このコマン
ドは、各テスタ・サイクル（ベクトル）用に確立しなけ
ればならない非常に多くのパラメータの１つを制御する
１つのレジスタに対して、データの４０ピントの状態を
確立するだけである点に留意されたい。

総ての機能用レジスタの各々の各ビットにわたって、１
度に１ベクトルを直接プログラム的に制御できる強力な
テスタの各チャンネルを制御する作業は、非常に複雑で
ある。これには、ユーザが、テスタのハードウェアと共
に、それに含まれるプログラミング言語に非常に精通し
ていなければならない。

エイニスアイエクス・システムズ・コーポレーション製
ＡＳＩＸ−１型テスタの如き従来のメニュ駆動型ユーザ
・インタフェースにおいて、ピン定義メニュにより、ユ
ーザは、機能、フォーマット及び各ピンのタイミング発
生器を選択できるが、これら定義を、特定の試験実行期
間中に変更できない。

そこで、ユーザがプログラミング言語の学習をする必要
がなく、試験ベクトル定義の作業を容易に管理できき、
チャンネル毎に、そしてベクトル毎に、各チャンネルに
対する最大数の機能にわたって制御でき、視覚的帰還に
より容易に扱えるヒユーマン・インタフェースが望まれ
ている。

したがって、本発明の目的は、多くの試験ベクトルを定
義する際に行わなければならない多（の決定をユーザが
容易に行えるようにして、集積回路テスタ又はロジック
・シミュレータの管理を改善し、簡単に利用できるユー
ザ・インタフェース装置の提供にある。

本発明の他の目的は、ヘクトル単位でテンプレートの総
ての情報を蓄積するのではなく、わずかな数のテンプレ
ートを１度蓄積し、ヘクトル単位でテンプレートのポイ
ンタを蓄積することによりメモリを節約するユーザ・イ
ンタフェース装置の提供にある。

本発明の更に他の目的は、テンプレート・メニュ内で、
フォーマット及びタイミング決定を行う際、ユーザ選択
を表す視覚的帰還をユーザに与えて、ベクトルを特定す
るだめのテンプレートの生成及び使用の際のユーザの効
率及び確認作業を改善したユーザ・インタフェース装置
の提供にある。

〔課題を解決するための手段及び作用〕本発明は、「テ
ンプレート」を生成するメニュを用いたテスタ又はシミ
ュレータ用のユーザ・インタフェース装置を提供する。

これらテンプレートは、１テスタ・サイクル期間中に生
じる総ての信号のタイミング、方向、及びマスキングに
関する１組のユーザ決定を体系化し、この作業を容易に
するために視覚的帰還を与える。ベクトルを実際に決定
する他のメニュにおいて、これらテンプレートは、各チ
ャンネルの機能、及び１テスタ・サイクル期間中のタイ
ミング特性を説明する速記的方法として作用する。よっ
て、本発明を用いなければ、繰り返し行わなければなら
ない多くの決定を１回のみで行え、適切なテンプレート
を参照して具体化できるので、これらテンプレートが体
系化を行い、ユーザの決定を簡単にする。

〔実施例］ 第１図は、本発明の好適実施例のブロック図であり、ベ
クトル毎に各チャンネルの完全且つ独立した制御が可能
なＩＣテスタの単一チャンネルに関連した回路である。

この回路は、禁止データ、刺激（ｆｏｒｃｅ）データ、
刺激タイミング、期待データ、マスク・データ、及び比
較タイミングの機能をチャンネル毎に、そしてヘクトル
毎に制御する。また、刺激フォーマット、比較フォーマ
ット及びクロック位相選択の機能に対しても、チャンネ
ル毎だけでなく、ベクトル毎にも制御する。

第２図は、本発明の好適な実施例のテスタに利用可能な
種々のフォーマットを示すタイミング図である。これら
フォーマットは、リターン・ツウ・ゼロ（ＲＯ）、ノン
・リターン・ツウ・ゼロ（ＮＲＺ）、デイレイド・ノン
・リターン・ツウ・ゼロ（ＤＮＲＺ）、リターン・ツウ
・ワン（Ｒ１）、リターン・ツウ・インヒビット（ＲＩ
）を含んでいる。後述するごとく、これらフォーマット
は、第６及び第９図に示す如きテンプレート・メニュの
［ピン・フォーマット」領域（５２）において、ユーザ
が選択する。

被試験デバイス（ＤＵＴ）（１０）は、その周囲との通
信のために多くのピンを有する。これらピンの１個（１
２）は、テスタの１つのチャンネルのデバイス・ドライ
ブ回路（１４）及びデバイス比較回路（１６）の両方に
接続している。この接続は、ある種のプローブ又はＤＵ
Ｔ保持カード（図示せず）により行える。

第１図は、ＤＵＴ　（１０）のピン（１２）への入力信
号及びこのピンからの出力信号の制御に関連したテスタ
回路部分を示している。デバイス・ドライブ回路（１４
）は、ドライバ・ロジック回路（１８）からの刺激信号
及びトライ・ステート信号に応じて、デバイス・ピン（
１２）に入力データを供給する。これら信号の「高」レ
ベル及び「低」レベルは、アナログ基準発生回路（２９
）からの「高」レベル及び「低」レベルのアナログ電圧
信号により制御する。トライ・ステート信号が出力され
ると、デバイス・ドライブ回路（１４）の出力である入
力データは、高インピーダンス状態になる。

ドライバ・ロジック回路（１８）は、禁止レジスタ（２
１）からの禁止データのロジック内容に応して、トライ
・ステート信号を発生する。このトライ・ステート状態
に入ったり、この状態から抜は出る正確なタイミングは
、状態レジスタ（２８）からの刺激フォーマント信号（
４ビツト）及び刺激タイミング回路（２０）からのドラ
イブ・クロックにより制御する。トライ・ステート信号
が出力されると、デバイス・ドライブ回路（１４）が高
インピーダンス状態になり、ＤＵＴ（１０）はピン（１
２）を制御できる。

ドライブ・ロジック回路（１８）は、更に刺激信号を発
生ずる。この信号は、刺激／期待データ信号のロジック
内容を含んでおり、この信号の縁の正確なタイミングは
、刺激フォーマット信号（４ピント）に含まれる情報及
び刺激タイミング回路（２０）からのト”ライブ・クロ
ックが制場卸する。状態レジスタのその他の情報として
は、２ビツトのクロック選択情報があり、利用可能なシ
ステム・クロックＡ−Ｄの４相の制御を行い、刺激タイ
ミング回路（２０）からドライバ・ロジック回路（１８
）にドライブ・クロックとして伝送する。

禁止レジスタ（２１）から出力された禁止データ信号の
結果、チャンネルがＤＵＴ　（１０）に制御され、ＤＵ
Ｔからの出力データを基準データと比較するとき、刺激
／期待データは、この出力データと比較するロジック・
データを比較ロジック回路（２２）に知らせる。デバイ
ス比較回路（１６）は、アナログ基準発生回路（２９）
からのアナログ闇値信号である比較レベルと、ＤＵＴ（
１０）からのデータ出力とを比較し、このデータ出力が
ロジック１の時と、ロジック０の時を判断し、ＤＵＴデ
ータを発生する。

取り込み信号及び期待信号の間の比較のための正確なタ
イミング、即ち、ストローブ点又は比較ウィンドウは、
比較タイミング回路（２４）からの比較クロックの選択
、及び状態レジスタ（２８）からの比較フォーマット信
号（２ビツト）に含まれる情報により制御する。ウィン
ドウ比較を特定すると、受信した信号は、ウィンドウの
期間を通して指示された状態に留まらなければならない
が、そうでないと、エラー指示をエラー処理回路（２６
）に伝送する。ストローブ点比較を失敗した時も、エラ
ー信号をエラー処理回路（２６）に伝送する。

比較をマスクする（ドント・ケア）際に、あるデータ・
チャンネルを無視するには、マスク・レジスタ（２７）
からのマスク・データ信号がかかるチャンネルを指示す
る。状態レジスタ（２８）からの２ビツトのクロック選
択情報により、４相のシステム・クロックＡ−Ｄから、
比較クロックを選択する。

クロック発生回路（２５）は、タイミング・レジスタ（
２３）からのタイミング制御情報に応じて、４相のシス
テム・クロックＡ−Ｄを発生する。

テンプレート・ポインタ信号（４ビツト）は、各テスタ
・サイクルで、禁止レジスタ（２１）、タイミング・レ
ジスタ（２３）及びマスク・レジスタ（２７）内に予め
ロードされた情報を選択する。これは、テンプレート選
択を行うことにより、禁止データ、マスク・データ及び
システム・クロックＡ−Ｄタイミング情報を各テスタ・
サイクルで可変でき、詳細に後述する如く、これら試験
ヘクトル特性の試験中の制御が可能になる。

ここまでは、ＤＵＴのピンに供給される信号及びこのピ
ンからの信号を制御するのに用いる電子回路を中心に、
本発明の好適実施例を説明した。

次に、本発明によるユーザ・インタフェース装置につい
て説明する。このユーザ・インタフェース装置において
行う決定により、上述の電気信号を制御する。本発明の
中心であるこの制御部分は、詳細に後述するテンプレー
ト・メニュにおいて行なうこのメニュで行う決定により
、データの方向を制御し、マスクを比較し、全体的なテ
スタ・サイクルに関連した時間にて、データを位置決め
するのに用いる４クロツクの縁のタイミングを制御する
。

ソフトウェア及びマイクロプロセッサにより、ユーザ・
インタフェース装置を実現し、このインタフェース装置
によりユーザが入力した情報を上述のハードウェア・レ
ジスタにロートする。ハードウェアにおいて、試験を実
行する際に、この情報を用いて、実際の電気信号を制御
する。このソフトウェア・インプリメンテーションの詳
細は、本発明にとって重要でないので、説明を省略する
。

ユーザ・インタフェースを制御する任意のプログラム言
語及び方法が利用できる。本発明の要旨は、ユーザのタ
スクを簡略化し、メモリを節約し、そして、試験の実行
を中止する事なく、いくつかの試験パラメータをより簡
単に制御できるように、１組の試験信号をテンプレート
に定義する情報を体系化する概念にある。

事実、上述のハードウェアの総てでさえ、本発明にとっ
て木質的なものではない。本発明は、上述のハードウェ
アの全部は用いないロジック・シミュレータに利用する
ことができる。このシミュレータは、そのハードウェア
が実際のテスタで行うシミュレーションによって、総て
の同じ機能を実行しなければならない。それでもなお、
ロジック・シミュレータの仮想環境にて本発明を用いる
ために、本発明を理解するのに、実際の環境で試験信号
をどのように制御するかを理解することは非常に有用で
ある。仮想環境でさえ、総ての同じ決定を行わなければ
ならず、また、総ての決定を体系化し、容易にするため
に、ユーザは、同じ複雑さに直面し、本発明によるテン
プレートが必要になる。

第３図は、チャンネル・メニュを含むスクリーン表示を
示す。このメニュを用いて、チャンネルをロジック・グ
ループに体系化し、これらグループ名を与え、このグル
ープをタイミングの基本に割り当て、決定をマスクする
列を決める。テスタの特定チャンネルを、付加的なメニ
ュであるＤＵＴ書込みメニュ（図示しないが、チャンネ
ル・メニュの下側のソフト・キーＦ２　（３６）により
アクセスする）において、ＤＵＴの特定のピンに関連さ
せる。

第４〜第９図は、より詳細をアクセスするためにオープ
ンされた種々のフィールドと共にテンプレート・メニュ
を示すスクリーンの表示である。

このメニュは、スクリーンの上側のワードｒＴｅｍｐｌ
ａｔｅ」　（４０）によって識別される。このメニュを
用いて、本発明の中心である「テンブレー１・」を作成
する。これらテンプレートを用いて、プログラミング・
タスクの残りを、より簡単に管理可能とする。このテン
プレートは、データの１ベクトル（テスク・サイクル）
期間中に用いる総てのチャンネルに対するタイミング、
方向、及びマスクキングの決定を行う。通常、期待され
る取り扱いの総ての異なる形式を、限定された１組のテ
ンプレートにより表すことができる。

好適な実施例において、全部で６４個のテンプレートが
利用可能であり、それらの１６個をハードウェアにロー
ドでき、いつでも瞬時に利用できる準備ができる。（他
のテンプレートは、プログラム実行期間中に交換できる
が、この結果、テスタ動作において、待ち状態が必要に
なる。）１度定義したこれらテンプレートを繰り返し利
用でき、本発明でなければ圧倒的な量のデータを入力し
なければならないタスクを、テンプレートの指示により
簡略化できる。

１度蓄積した適当なテンプレートを指示することは、実
行する各テスタ・サイクル用のテンプレート内に情報を
繰り返し蓄積するよりも、多くのメモリを必要としない
ので、このテンプレートの利用は、メモリ資源の節約に
役立つ。

左上から説明すると、テンプレート・メニュの内、最初
にユーザが制御するフィールドは、「テンプレート」フ
ィールド（４２）である。このフィールドを用いて、作
成するテンプレートの識別名、この場合「サイクル（Ｃ
ｙｃｌｅ）　６　Ｊを入力するか、既に名付けたテンプ
レートに移動する。

次のフィールドである［ロック（Ｌｏｃｋ）　Ｊフィー
ルド（４４）を用いて、プログラム実行期間中に、特定
のテンプレートをハードウェア・レジスタの内容と交換
するのを防ぐ。ここでは、これは、「オフ（Ｏｆｆ）　
ｊと示されている。全部で６４個の利用可能なテンプレ
ートの内１６個は、ハードウェア・レジスタでの瞬間的
利用に用意されている。付加的なテンプレートが必要な
とき、テスタは待ち状態に入り、必要なテンプレートが
これ等レジスタに移動する。ロック・フィールドに［オ
ン（Ｏｎ）　Ｊを入力をすると、ユーザは、時間的に厳
しくても、特定のテンプレートを識別できるので、この
テンプレートが移動して、他のための余白を作ることを
防止できる。よって、瞬間的な用途にも常に利用できる
ように、テンプレートが識別できるようにする。これは
、実時間実行が木質的である試験プログラムの部分にと
って、必要である。

ここでは、ｒ５００ｐｓ、＋が入力されている［分解能
（Ｒｅｓｏｌｕｔｉｏｎ）　Ｊフィールド（４６）は、
テスタ・クロックの選択を制御するので、利用可能な縁
の位置の選択の段階、及びテスタ・クロ・ンク・サイク
ルの最大長を決定する。「分解能」フィールドは、２つ
のテスタ・クロックの一方、即ち、５００ｐｓ又は２０
ｎｓ、外部クロック又は外部に同期した５００ｐｓを、
ハードウェア動作のタイムヘースとして選択するので、
利用可能な最大経配置分解能が決まる。

ここでは、’２０ｎｓＪを入力した「長さ（Ｌｅｎｇｔ
ｈ）　Ｊフィールド（４８）は、このテンプレートが制
御する各テスタ・サイクルの長さを決める。この「長さ
」フィールドの選択は、「分解能」フィールドで選択さ
れた値の倍数である。

第５図において、「ピン機能（Ｐｉｎ　Ｆｕｎｃｔｉｏ
ｎ）　Ｊフィールド（５０）は、特定のベクトル期間中
、チャンネル又はチャンネルのグループをどのように用
いるかを決める。好適な実施例において、その選択は、
［比較（ＣＯＭＰＡＲＥ）　Ｊ、「刺激（ＦＯＲＣＥ）
　Ｊ及び「マスク（ＭＡＳＫ）　Ｊである。現在のテン
プレートに影響を与えるフィールドにおいてのみ選択を
行う。すなわち、機能は、ベクトル毎に選択できる。こ
れとは対照的に、次の２つの領域である［ビン・フォー
マット（Ｐｉｎ　Ｆｏｒｍａｔ）　Ｊ　　（５２）及び
［クロック位相（Ｃ１ｏｃｋ　Ｐｈａｓｅ）　Ｊ　　（
５４）は、総てのテンプレートに影響する。すなわち、
これらは、ベクトル毎に選択できない。これらのフィー
ルドで変更を行うと、メツセージ「注意：比較フォーマ
ット割り当ては総てのテンプレートに影響する（ＣＡＵ
ＴＩＯＮ：　Ｃｏｍｐａｒｅ　ｆｏｒｍａｔ　ａｓｓｉ
ｇｎｍｅｎｔ　ａｆｆｅｃｔｓ　ａｌｌ　ｔｅｍｐｌａ
ｔｅｓ）　Ｊがユーザに警告する。（この制限は、本発
明においては任意である。すなわち、これら選択は、ベ
クトル毎にできるが、本発明に無関係な設計事項のため
、好適実施例のこの装置において、これら選択を可能と
する決定を行わない。） 第６図において、フィールド・カーソルが特定水平ライ
ンの［クロック位相（Ｃ１ｏｃｋ　Ｐｈａｓｅ）　」フ
ィールド（５４）に移動すると、これはこの図の「グル
ープ（Ｇｒｏｕｐ）　５　Ｊ　　（５５）に関連したラ
イン用なので、２つの付加的なフィールドが、「クロッ
ク位相」フィールド（５４）の右側のライン及びその少
し下に現れる。これらフィールドは、フィールド・カー
ソルが、この場合、「ピン・フォーマット」フィールド
（６８）に戻った後でも、見ることができる。これら２
つのフィールド「遅延（Ｄｅｌａｙ）　Ｊフィールド（
５６）及び「幅（Ｗｉｄｔｈ）　」フィールド（５８）
により、ユーザは、「クロック位相」フィールド（５４
）にて選択したクロック信号の遅延及び幅の調整ができ
る。利用可能な調整量は、「分解能」フィールド（４６
）にて選択した値の倍数である。「遅延」フィールド（
５６）にて人力した値は、関連したクロック信号の前縁
を遅延させるので、任意の信号のアクティブ部分の開始
を、そのクロック信号のいずれかの縁に時間合わせでき
る。「幅」フィールド（５８）は、同様に機能して、ク
ロック信号の幅を調整できるので、その前縁に関連した
クロック信号の後縁を遅延させる。

「ピン機能Ｊフィールド（５０）、「幅」フィールド（
５６）、及び「遅延」フィールド（５８）にてユーザが
行った決定は、上述の禁止レジスタ（２１）、マスク・
レジスタ（２７）及びタイミング・レジスタ（２３）の
内容を制御部する。これらのレジスタを予めロードし、
テンプレートの１６の選択を記憶しておくので、テスタ
出力において、いかなる遅延もなしに、これら選択を利
用できる。パターン・メモリ（図示せず）内のデータの
各ヘクトルの一部であるテンプレート・ポインタにより
、実行中に、これらにアクセスする。

４ビット幅の１個のテンプレート・ポインタのみが、予
めロードした多くのチャンネルの非常に多くの情報を同
時に選択するので、必要な全メモリ領域を大幅に減らせ
る。

装置のキーボード（図示せず）の「オープン」キーを押
すと、その時にフィールド・カーソルがあるフィールド
に関連した選択のプルダウン・ミニメニュが発生する。

第７図は、オープンされた［遅延ｊフィールド（５６）
によるテンプレート・メニュを示しており、遅延設定の
選択リスト（６０）を表す。総ての選択は、「分解能Ｊ
フィールド（４６）内の値の倍数であることに留意され
たい。

第８図において、「オープン」キーが押され、フィール
ド・カーソルが「クロック位相」ウィールド（５４）内
にあると、オープンしたウィンドウ（６２）は、総ての
クロック信号に対する現在の遅延及び幅設定を示す。こ
れにより、ユーザは、現在の設定の１つに関する決定を
行いながら、実際には、他のクロック位相用の現在の設
定を吟味できる。時間的にクロック信号の各々の両方の
縁と異なるいくつかの別々のイベントがあるので、ユー
ザは、別の場所にてこれらを設定する際、これらの関係
の概略により、注意深く変更のみを行おうとする。

ユーザ・タイミング選択の視覚的帰還を、「長さ」フィ
ールド（４８）の下で、［クロック位相Ｊフィールド（
５４）の右の大きなオープン領域内に設ける。この領域
に現れるものは、刺激チャンネルに対して、テスタ出力
に現れる波形を表し、比較チャンネルに対し、時間通り
の比較が行われることを表す。選択は、［ピン・フォー
マツＩ−Ｊフィールド（５２）、［クロック位相Ｊフィ
ールド（５４）、「分解能Ｊフィールド（４６）、「長
さ」フィールド（４８Ｌ並びに「遅延」及び「幅Ｊフィ
ールド（５６）、（５８）において行うので、テスタへ
の影響は、この可視的帰還領域において見ることができ
る。相対タイミング関係は、−目で見ることができる。

色をつけて、刺激及び比較データを区別できる。グラフ
ィック記号を用いて、ウィンドウ比較及び縁比較を区別
でき、最小幅で縁を表し、ウィンドウの幅はそれらの実
際の幅に比例する。同様に、単一チャンネル及びチャン
ネルのグループを、単一のライン及びダブルのラインで
夫々表し、トライ・ステート・チャンネルは、非アクテ
イブ期間中、ブランクで表し、比較が行われている期間
中、小さな３角形で表す。

上述の如く、第２図は、好適実施例のテスタにて利用可
能なフォーマットのタイミング図を表す。

第６図は、選択用にオープンした比較フォーマットのリ
スト（６４）を示す。このリストを得るには、ユーザが
キーボード（図示せず）の「オープンＪハードキーを押
し、［ピン機能１列（５ｏ）内の選択した比較（ＣＯＭ
ＰＡＲＥ）　　（７０）の行（５５）内に、フィールド
・カーソル（６８）を配置する。第９図において、フィ
ールド・カーソルが選択した刺激（ＦＯＩ？ＣＥ）　　
（７２）の行（６５）内にあると、刺激フォーマットの
リスト（６６）が代わりにオープンする。オープンした
リスト（６４）、（６６）の強調した選択部分は、アク
ティブ行（５５）、（６５）の［ビン・フォーマツトコ
フィールド（５２）内に入力した選択に対応する点に留
意されたい。第４〜第９図は、種々のフォーマット選択
に対する可視的帰還を示している。

第７図において、テンプレート・メニュの下側の機能キ
ー識別子（９６）により、ユーザは、Ｆ＃に対応したキ
ーボードのハードキーを用いて、テンプレートＦ２、Ｆ
３間で移動でき、テンプレートＦ６の名称を変更でき、
テンプレートＦ８、Ｆ７を付加又は削除でき、又はテン
プレートＦ４に入力した全情報をクリアできる。

第１０図は、パターン・メニュを示すスクリーン表示で
ある。これは、ＤＵＴに入力又はそこから出力する試験
ベクトル・データの流れを体系化するのに実際に用いる
メニュである。左側の列［ライン番号（Ｌｉｎｅ　Ｎｕ
ｍｂｅｒ）　Ｊ　　（８０）は、メモリ内のそのベクト
ルを示す一連の参照番号を含んでいる。この列（８２）
の上部のフィールドは、カーソル（８４）が示すデータ
位置の番号を含んでいる。また、このフィールドを用い
て、スクリン」二に表示されないラインの番号をタイプ
して、メモリ内で前方又は後方にジャンプできる。よっ
て、表示は、メモリのその部分に移動する。

パターン・メニュの次の列は、「選択（Ｓｅｌｅｃｔ）
　Ｊ（８６）で示され、テンブレー１−の名称が入力さ
れるフィールド（８８）を含んでいる。ここに、テンブ
レー１・名称を入力することにより、ユーザは、ピン機
能、テンプレート・メニュにて行ったマスク及びタイミ
ングに関する総ての決定を行う。

この列の残りは、実際のデータの入力用であり、その上
にチャンネルのグループの名称が付されている。この名
称は、チャンネル・メニュにて決定する。チャンネル・
メニュにて選択された基本の各列の上部におけるフィー
ル）’（９０）を用いて、データを人力する。

〔発明の効果〕

上述の如く、本発明によれば、多くの試験ベクトルを定
義する際に行わなければならない多くの決定をユーザが
容易に行え、集積回路テスタ又はロジック・シミュレー
タの管理及び利用を改善できる。また、ベクトル単位で
テンプレートの総ての情報を蓄積するのではなく、わず
かな数のテンプレートを１度蓄積し、ベクトル単位でテ
ンプレートのポインタを蓄積することによりメモリを節
約できる。さらに、テンプレート・メニュ内で、フォー
マット及びタイミング決定を行う際、ユーザの選択を表
す視覚的帰還をユーザに与えて、ヘクトルを特定するた
めのテンプレートの生成及び使用の際のユーザの効率及
び確認作業を改善できる。

【図面の簡単な説明】

第１図は本発明を用いる単一の双方向テスタ・チャンネ
ルのブロック図、第２図は種々の刺激フォーマットの違
いを示すタイミング図、第３図はチャンネル・メニュを
含むスクリーン表示を表す図、第４図はオープンした「
分解能」フィールドを有するテンプレート・メニュのス
クリーン表示を表す図、第５図はオープンした「長さ」
フィールドを有するテンプレート・メニュのスクリーン
表示を表す図、第６図は比較機能を選択したときにオー
プンした「フォーマット」フィールドを有するテンプレ
ート・メニュのスクリーン表示を表す図、第７図はオー
プンした［遅延Ｊフィールドを有するテンプレート・メ
ニュのスクリーン表示を表す図、第８図は「クロック位
相」フィールド内にオープンしたクロック位相ウィンド
ウを有するテンプレート・メニュのスクリーン表示を表
す図、第９図は刺激機能を選択したときにオープンした
「フォーマット」フィールドを有するテンプレート・メ
ニュのスクリーン表示を表す図、第１０図はパターン・
メニュのスクリーン表示を表す図である。 （２１）は禁止レジスタ、（２３）はタイミング・レジ
スタ、（２４）は比較タイミング回路、（２５）はクロ
ック発生器、（２７）はマスク・レジスタ、 （２８）は状態レジスタ。 同 松 隈 秀 盛

Claims (1)

1. 【特許請求の範囲】 各チャンネルが可変タイミング特性で、入力及び出力方
   向の一方となり、選択的にマスクされる複数チャンネル
   のデジタル信号で構成された試験ベクトルを定めるユー
   ザ・インタフェース装置であって、 １試験ベクトル期間中の各チャンネルのタイミング特性
   、方向及びマスクに関するユーザ選択用のテンプレート
   を発生する手段と、 上記テンプレートを試験ベクトルに関連させる手段とを
   具えたユーザ・インタフェース装置。