JPH0265277A - Non-volatile semiconductor memory device - Google Patents
Non-volatile semiconductor memory deviceInfo
- Publication number
- JPH0265277A JPH0265277A JP63217795A JP21779588A JPH0265277A JP H0265277 A JPH0265277 A JP H0265277A JP 63217795 A JP63217795 A JP 63217795A JP 21779588 A JP21779588 A JP 21779588A JP H0265277 A JPH0265277 A JP H0265277A
- Authority
- JP
- Japan
- Prior art keywords
- eprom
- data
- region
- light
- closed region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 229910052782 aluminium Inorganic materials 0.000 abstract description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 13
- 238000002161 passivation Methods 0.000 abstract description 11
- 230000003287 optical effect Effects 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 230000000717 retained effect Effects 0.000 abstract description 3
- 230000004888 barrier function Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 15
- 239000000758 substrate Substances 0.000 description 9
- 230000015654 memory Effects 0.000 description 5
- 208000001840 Dandruff Diseases 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
「産業上の利用分野]
本発明は電気的書込み及び光学的消去か可能な不揮発性
半導体メモリ装置に関し、特に、データ消去時に消去を
受(つるEPROM素子に選択性をもたぜた不揮発性半
導体メモリ装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a nonvolatile semiconductor memory device that can be electrically written and optically erased. The present invention relates to a non-volatile semiconductor memory device.
[従来の技術]
不揮発性半導体メモリ(以下、E P R,OMとしう
)装置は電気的書込み及び光学的消去が可能な読出し専
用メモリ(ROM)として広く使用されている。[Prior Art] Non-volatile semiconductor memory (hereinafter referred to as EPR, OM) devices are widely used as electrically programmable and optically erasable read-only memories (ROM).
第3図は、従来のE P R,OMの構造を示ず断面図
である。EPROM素子10,11,12.13はシリ
コン基板1に相互に素子分離されて形成されている。FIG. 3 is a cross-sectional view showing the structure of a conventional EPR, OM. EPROM elements 10, 11, 12, and 13 are formed on a silicon substrate 1 so as to be separated from each other.
シリコン基板1の表面に、厚さが約0.6乃至1μn)
の比較的厚いフィール1−酸化膜2と、このフィールド
酸化膜2に囲まれたメモリ素子形成領域に厚さか約10
0人の比較的薄い第1のケート酸化JI!3とが形成さ
れている。この第1のグー1〜酸化膜3上に多結晶シリ
コンからなるフローティンフケ−1〜4が形成されてお
り、更に、このフローティングケート4上に第2のグー
1〜酸化膜5を介して多結晶シリコンからなるコントロ
ールゲート6か形成されている。そして、フローティン
フケ−1・4及びコン1〜ロールヶ−1〜6を覆うよう
にして、眉間絶縁膜7が全面に形成されている。この眉
間絶縁膜7上には、Aρ等の金属配線8が所定の配線パ
ターンに従って形成されている。そして、この金属配線
8の一部は前記層間絶縁膜7に設けられたコンタクトホ
ールを介して基板1の表面に形成されているトランジス
タ素子のソース及びドレインの不純物拡散層(図示せず
)に接続されている。また、容素子1o乃至13は、保
護用のパッシベーションplA9により、その全面が覆
われている。(with a thickness of about 0.6 to 1 μn) on the surface of the silicon substrate 1
The relatively thick field 1-oxide film 2 and the memory element forming region surrounded by the field oxide film 2 have a thickness of about 10 mm.
0 relatively thin first cate oxidation JI! 3 is formed. Floating dandruffs 1 to 4 made of polycrystalline silicon are formed on the first goo 1 to oxide film 3, and furthermore, second goo 1 to oxide film 5 are formed on the floating dandruff 4. A control gate 6 made of polycrystalline silicon is also formed. A glabellar insulating film 7 is formed on the entire surface so as to cover the floating dandruffs 1 and 4 and the controllers 1 to 1 to 6. On this glabellar insulating film 7, metal wiring 8 such as Aρ is formed according to a predetermined wiring pattern. A part of this metal wiring 8 is connected to the source and drain impurity diffusion layers (not shown) of the transistor element formed on the surface of the substrate 1 through the contact hole provided in the interlayer insulating film 7. has been done. Further, the entire surfaces of the capacitive elements 1o to 13 are covered with a passivation plA9 for protection.
上述した従来のEPROMにおいては、データの書込み
は基板1の表面から第1のゲート酸化膜3を介してフロ
ーティングゲート4に電子をアバランシェ注入し、この
フローティングゲート4に電子を蓄積することにより行
われる。また、データの消去はEPROMの上部がら光
(通常は紫外線)を照射して行われる。即ち、この光は
パッシベーション膜9を透過してフローティンフケ−1
〜4中に蓄積されている電子を光励起し、この電子を基
板1及びコントロールゲート6中に放出させる。これに
より、フローティングゲート4に書込まれていたデータ
は消去される。このEPROMのデータの消去はEPR
OM領域の全ての素子に対し同時に行われる。In the conventional EPROM described above, data is written by avalanche injection of electrons from the surface of the substrate 1 through the first gate oxide film 3 into the floating gate 4, and by accumulating the electrons in the floating gate 4. . Further, data is erased by irradiating the top of the EPROM with light (usually ultraviolet light). That is, this light passes through the passivation film 9 and forms the floating dandruff 1.
The electrons accumulated in the substrate 1 and the control gate 6 are excited by light, and the electrons are released into the substrate 1 and the control gate 6. As a result, the data written in the floating gate 4 is erased. This EPROM data can be erased using the EPR
This is done simultaneously for all elements in the OM region.
[発明が解決しようとする課題]
而して、上述の従来のEPROM素子を有するMO3集
積回路においては、その設計上、EPROMのメモリ領
域を、ユーザが自由にデータを書込める領域(以下、オ
ープン領域という)と、メーカーがシステムの機能選択
及び電気特性の最適化等のために使用する領域(以下、
クローズ領域という)とに分割して使用することがある
。しがしながら、このようなシステムにおいて、ユーザ
が一旦書込んだデータを修正しようとしてこのデータを
消去することは不可能であった。これは従来のEPRO
Mの構造が前述の如くデータ消去時に全てのメモリセル
のデータが同時に消去されてしまい、クローズ領域のデ
ータまで消去されて集積回路が正常に動作しなくなるか
らである。[Problems to be Solved by the Invention] Therefore, in the MO3 integrated circuit having the conventional EPROM element described above, due to its design, the memory area of the EPROM is an area where the user can freely write data (hereinafter referred to as an open area). (hereinafter referred to as "region") and the region (hereinafter referred to as "region") used by manufacturers to select system functions and optimize electrical characteristics, etc.
(referred to as a closed area). However, in such a system, it has been impossible for a user to erase data once written by the user in an attempt to modify the data. This is the conventional EPRO
This is because the structure of M, as described above, causes the data in all memory cells to be erased at the same time when data is erased, and even the data in the closed area is erased, causing the integrated circuit to malfunction.
従って、上述のような設計の場合は、EPROMは、ユ
ーザが行うデータの書込みを1回に制限する所謂ワンタ
イムPROMとして使用されるたけであった。このため
、従来のEPROMの構造はデータの書込み及び消去を
繰返して行うことができるというEPROMの利点を積
極的に生かした集積回路の開発にとって障害となってい
た。Therefore, in the case of the above-mentioned design, the EPROM was only used as a so-called one-time PROM that limited data writing by the user to one time. For this reason, the conventional EPROM structure has been an obstacle to the development of integrated circuits that actively take advantage of the EPROM's ability to repeatedly write and erase data.
本発明はかかる問題点に鑑みてなされたものであって、
オープン領域(ユーザ領域)のデータ消去時にもクロー
ズ領域に書込まれたデータは消去されることがなく正常
に保持される不揮発性半導体メモリ装置を提供すること
を目的とする。The present invention has been made in view of such problems, and includes:
It is an object of the present invention to provide a nonvolatile semiconductor memory device in which data written in a closed area is not erased and is normally retained even when data is erased in an open area (user area).
[課題を解決するための手段]
本発明に係る不揮発性半導体メモリ装置は、電気的書込
み及び光学的消去が可能な複数個のEPROM素子を含
む不揮発性半導体メモリ装置において、前記EPROM
素子のうち選択された一部の複数のEPROM素子全体
を各素子と電気的に絶縁された状態で覆い、少なくとも
特定の波長の光を透過しない遮光層を有することを特徴
とする。[Means for Solving the Problems] A nonvolatile semiconductor memory device according to the present invention includes a plurality of electrically writable and optically erasable EPROM elements.
It is characterized by having a light shielding layer which covers a selected part of the plurality of EPROM elements in a state where they are electrically insulated from each element and does not transmit at least light of a specific wavelength.
[作用コ
本発明においては、不揮発性半導体メモリ装置の複数個
のEPROM素子のうち、選択された一部(クローズ領
域)の複数個のEPROM素子全体をこのE P R,
0M素子と電気的に絶縁された遮光層により覆っている
。これにより、不揮発性半導体メモリ装置全体に光を照
射した場合、この遮光層に覆われたEPROM素子のデ
ータは保存され、この遮光層に覆われていないEPRO
M素子のデータのみが消去される。[Function] In the present invention, a selected part (closed area) of a plurality of EPROM elements of a non-volatile semiconductor memory device is entirely covered with this EPR,
It is covered with a light shielding layer electrically insulated from the 0M element. As a result, when the entire nonvolatile semiconductor memory device is irradiated with light, the data in the EPROM element covered with this light-shielding layer is saved, and the data on the EPROM element not covered with this light-shielding layer is saved.
Only the data of M elements is erased.
[実施例]
次に、本発明の実施例について添付の図面を参照して説
明する。[Example] Next, an example of the present invention will be described with reference to the accompanying drawings.
第1図(c)は第1の実施例に係るEPROMを示す断
面図、第1図(a)、(b)はその製造方法を示す断面
図である。第1図において第3図と同一物には同一符号
を付しである。第1図(c)に示すように、EPROM
素子はフィールド酸化膜2に囲まれた領域に形成され、
第1のゲート酸化膜3上に形成されたフローティングゲ
ート4、第2のゲート酸化膜5、コントロールケート6
、層間絶縁膜7、金属配線8及びパッシベーション膜9
から構成される。FIG. 1(c) is a sectional view showing an EPROM according to the first embodiment, and FIGS. 1(a) and 1(b) are sectional views showing a manufacturing method thereof. Components in FIG. 1 that are the same as those in FIG. 3 are given the same reference numerals. As shown in Figure 1(c), the EPROM
The device is formed in a region surrounded by a field oxide film 2,
Floating gate 4 formed on first gate oxide film 3, second gate oxide film 5, control gate 6
, interlayer insulating film 7, metal wiring 8 and passivation film 9
It consists of
本実施例においては、半導体基板1に形成されたE P
ROM素子自体は従来のEPROM素子の構造と同一
である。そして、EPROM素子の形成領域はユーザか
書込み可能のオープン領域16と、メーカー側でデータ
を書込むクロース領域17とに分けられている。このう
ちクローズ領域17のパッシベーション膜9上には、厚
さが約05乃至3人である遮光用アルミニウム層14か
形成されている。このアルミニウム層14の厚さはアル
ミニウム、層を通常配線として使用する場合の膜厚く約
10人)より薄い。そして、このアルミニウム層]4」
二を含む素子形成領域全体か第2のパッシベーション膜
15により覆われている。In this embodiment, E P formed on the semiconductor substrate 1
The ROM element itself has the same structure as a conventional EPROM element. The area where the EPROM element is formed is divided into an open area 16 that can be written by the user, and a closed area 17 where data is written by the manufacturer. On the passivation film 9 in the closed region 17, a light-shielding aluminum layer 14 having a thickness of about 0.5 to 3.0 mm is formed. The thickness of this aluminum layer 14 is thinner than the thickness of aluminum (about 10 mm) when the layer is normally used as wiring. And this aluminum layer]4
The entire element formation region including the second passivation film 15 is covered with the second passivation film 15.
この実施例によれは、EPROMのクローズ領域17上
に光学的障避としてA℃の遮光膜が形成されているのて
、オープン領域]6のEPROM素子にデータを書込み
及び消去する操作を複数回行っても、クロース領域16
のEPROM素子に蓄えられたデータは消去されること
がなく保持される。According to this embodiment, since a light-shielding film of A°C is formed as an optical barrier on the closed area 17 of the EPROM, operations for writing and erasing data in the EPROM element in the open area 6 are performed multiple times. Even if you go, close area 16
The data stored in the EPROM element is retained without being erased.
次に、本実施例に係るEPROMの製造方法について説
明する。Next, a method for manufacturing an EPROM according to this embodiment will be explained.
第1図(a)は、従来のEPROMと同一の工程て形成
されたシリコン基板上のEPROM素子である。このよ
うに素子を形成した後、ウニハエ程でなされるEPRO
Mメモリ部の試験を含む集積回路の電気的試験を実施し
て不良品を除く。この電気的試験の後に、ウェハ全面に
紫外線を消去することにより、EPROMの記憶データ
を消去する。FIG. 1(a) shows an EPROM element on a silicon substrate formed in the same process as a conventional EPROM. After forming the device in this way, EPRO is performed at the level of a sea urchin fly.
Conduct electrical tests on integrated circuits, including tests on the M memory section, to eliminate defective products. After this electrical test, the data stored in the EPROM is erased by erasing ultraviolet light over the entire surface of the wafer.
次に、第1図(b)に示ずように、EPROM素子の上
のパッシベーション膜9上に、アルミニウムを通常の配
線として使用される厚さ(約10人)より薄い約0.5
乃至3人の厚さにスパッタリングし、アルミニウム層1
4を形成する。その後、フォトリソグラフィーによりク
ローズ領域上のアルミニウム層14を残存させて、オー
プン領域16上のアルミニウム層を除去する。これによ
り、クロース領域17上に遮光性のアルミニウムN14
が選択的に形成される。Next, as shown in FIG. 1(b), aluminum is coated on the passivation film 9 on the EPROM element to a thickness of approximately 0.5 mm, which is thinner than that used for normal wiring (approximately 10 layers).
Aluminum layer 1 is sputtered to a thickness of
form 4. Thereafter, the aluminum layer 14 on the closed area remains and the aluminum layer on the open area 16 is removed by photolithography. As a result, the light-shielding aluminum N14 is placed on the cloth area 17.
is selectively formed.
次いて、第1図(C)に示すように、このアルミニウム
層14上を含む素子形成領域上の全面に第2のパッシベ
ーション膜15を、例えは、プラズマ窒化膜により形成
する。これは、アルミニウム層14の酸化を防止するた
めである。このようにして、第1図<C)に示すEPR
OIVIを製造することができる。Next, as shown in FIG. 1C, a second passivation film 15 is formed, for example, from a plasma nitride film, over the entire surface of the element formation region including the aluminum layer 14. This is to prevent the aluminum layer 14 from being oxidized. In this way, the EPR shown in FIG.
OIVI can be produced.
第2図は、本発明の第2の実施例を示す断面図である。FIG. 2 is a sectional view showing a second embodiment of the invention.
第2図において、第1図と同一物には同一符号を付して
その説明を省略する。この実施例においては、このクロ
ーズ領域17のパッシベーション膜9上に光学フィルタ
18を適正な接着材料を使用して配設した点が先の実施
例と異なる。In FIG. 2, the same parts as those in FIG. 1 are given the same reference numerals and their explanations will be omitted. This embodiment differs from the previous embodiment in that an optical filter 18 is disposed on the passivation film 9 in the closed region 17 using a suitable adhesive material.
この光学フィルタ18は、特定の波長の光を透過し、そ
の他の波長の光を遮断するという特性を有している。こ
れにより、この実施例におけるEPROMは、照射する
光の波長を適切に選択することにより、光学フィルタ1
8を透過しない光を使用した場合はオープン領域16の
データのみを消去することができ、フィルタ18を透過
する光を使用した場合はオープン領域16及びクローズ
領域17の双方のデータを消去することができる。This optical filter 18 has a characteristic of transmitting light of a specific wavelength and blocking light of other wavelengths. As a result, the EPROM in this embodiment can control the optical filter 1 by appropriately selecting the wavelength of the irradiated light.
When using light that does not pass through the filter 8, it is possible to erase only the data in the open area 16, and when using light that passes through the filter 18, it is possible to erase the data in both the open area 16 and the closed area 17. can.
このように、状況に応して消去するデータを選択するこ
とができるということは、EPROMを含むシステムの
設計の自由度を大きくするものであり、極めて有益であ
る。The ability to select data to be erased depending on the situation increases the degree of freedom in designing a system including an EPROM, and is extremely beneficial.
[発明の効果]
以上説明したように本発明によれは、メーカー側でEP
ROMのクローズ領域に書込んだ機能選択及び電気特性
の最適化のためのデータを保持したまま、ユーザ側でオ
ープン領域に一旦書込んだデータを消去し、新たにデー
タを書込むことができる。このため、EPROMの利点
を最大限発揮し、EPROMを新たな用途に積極的に利
用したシステムの開発か可能になるという効果も奏する
。[Effect of the invention] As explained above, according to the present invention, the manufacturer can
While retaining the data for function selection and optimization of electrical characteristics written in the closed area of the ROM, the user can erase the data once written in the open area and write new data. Therefore, it is possible to develop a system that maximizes the advantages of EPROM and actively utilizes EPROM for new applications.
第1図(a)乃至(c)は本発明の第1の実施例を示す
断面図、第2図は本発明の第2の実施例を示す断面図、
第3図は従来のEPROMの構造を示す断面図である。
1;シリコン基板、2;フィールド酸化膜、3一つ−
1〇−1(a) to (c) are sectional views showing a first embodiment of the present invention, FIG. 2 is a sectional view showing a second embodiment of the present invention,
FIG. 3 is a sectional view showing the structure of a conventional EPROM. 1; Silicon substrate, 2; Field oxide film, 3 one - 10-
Claims (1)
PROM素子を含む不揮発性半導体メモリ装置において
、前記EPROM素子のうち選択された一部の複数のE
PROM素子全体を各素子と電気的に絶縁された状態で
覆い、少なくとも特定の波長の光を透過しない遮光層を
有することを特徴とする不揮発性半導体メモリ装置。(1) Multiple E that can be electrically written and optically erased
In a nonvolatile semiconductor memory device including a PROM element, a plurality of E
A non-volatile semiconductor memory device comprising a light-shielding layer that covers the entire PROM element in a state where it is electrically insulated from each element and does not transmit at least light of a specific wavelength.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63217795A JPH0265277A (en) | 1988-08-31 | 1988-08-31 | Non-volatile semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63217795A JPH0265277A (en) | 1988-08-31 | 1988-08-31 | Non-volatile semiconductor memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0265277A true JPH0265277A (en) | 1990-03-05 |
Family
ID=16709850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63217795A Pending JPH0265277A (en) | 1988-08-31 | 1988-08-31 | Non-volatile semiconductor memory device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0265277A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5545906A (en) * | 1991-11-21 | 1996-08-13 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device with contamination protection layers |
JP2009010185A (en) * | 2007-06-28 | 2009-01-15 | Nec Electronics Corp | Semiconductor integrated circuit device and method of manufacturing semiconductor integrated circuit device |
JP2009276388A (en) * | 2008-05-12 | 2009-11-26 | Sharp Corp | Semiconductor device, display, and portable equipment |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS616868A (en) * | 1984-06-20 | 1986-01-13 | Nec Corp | Mis type field-effect semiconductor device |
-
1988
- 1988-08-31 JP JP63217795A patent/JPH0265277A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS616868A (en) * | 1984-06-20 | 1986-01-13 | Nec Corp | Mis type field-effect semiconductor device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5545906A (en) * | 1991-11-21 | 1996-08-13 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device with contamination protection layers |
JP2009010185A (en) * | 2007-06-28 | 2009-01-15 | Nec Electronics Corp | Semiconductor integrated circuit device and method of manufacturing semiconductor integrated circuit device |
JP2009276388A (en) * | 2008-05-12 | 2009-11-26 | Sharp Corp | Semiconductor device, display, and portable equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4758869A (en) | Nonvolatile floating gate transistor structure | |
KR100660901B1 (en) | Eeprom device having single gate structure, operation method of the eeprom and fabrication method of the eeprom | |
EP0360288B1 (en) | EPROM erasable by UV radiation having redundant circuit | |
JP2006191049A (en) | Nonvolatile memory device, its manufacturing method and its operating method | |
US5885868A (en) | Process for fabricating SOI compact contactless flash memory cell | |
JPH0265277A (en) | Non-volatile semiconductor memory device | |
JP2005347589A (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
US5763308A (en) | Method for fabricating flash memory cells using a composite insulating film | |
JPH01278781A (en) | Nonvolatile semiconductor memory device | |
JPH04257270A (en) | Semiconductor storage | |
US7884005B2 (en) | Method of manufacturing a semiconductor device | |
JPS616868A (en) | Mis type field-effect semiconductor device | |
US5428572A (en) | Program element for use in redundancy technique for semiconductor memory device | |
JP2007281481A (en) | Semiconductor device with nonvolatile memory and its manufacturing method | |
JP2006278848A (en) | Semiconductor device | |
JPS6150372A (en) | Method of producing semiconductor device | |
US6274436B1 (en) | Method for forming minute openings in semiconductor devices | |
JP5096757B2 (en) | Semiconductor device | |
JPH11289021A (en) | Semiconductor integrated-circuit device and its manufacture as well as microcomputer | |
JP2960082B2 (en) | Non-volatile semiconductor memory | |
JPH01145869A (en) | Manufacture of uveprom with redundant circuit | |
JP2944104B2 (en) | Nonvolatile semiconductor memory device | |
JP4227681B2 (en) | Nonvolatile semiconductor device manufacturing method | |
JPH05259413A (en) | Nonvolatile semiconductor memory and fabrication thereof | |
JPS58225649A (en) | Semiconductor device and preparation thereof |