JPH0261171B2 - - Google Patents
Info
- Publication number
- JPH0261171B2 JPH0261171B2 JP60024346A JP2434685A JPH0261171B2 JP H0261171 B2 JPH0261171 B2 JP H0261171B2 JP 60024346 A JP60024346 A JP 60024346A JP 2434685 A JP2434685 A JP 2434685A JP H0261171 B2 JPH0261171 B2 JP H0261171B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- current mirror
- output
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 8
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はカレントミラー回路の出力電流の切替
えに関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to switching the output current of a current mirror circuit.
（従来の技術）
従来このような分野の技術としては「アナリシ
ス アンド デザイン オブ アナログ インテ
グレイテツド、サーキツト」ポウル アール．グ
レイロバート ジイー メヤーコピーライト
1977 バイ ジヨン ウイリー、サン、インコー
ポレイト．（″ANALYSIS AND DESIGN OF
ANALOG INTEGRATED CIRCUITS″PAUL
R.GRAY ROBERT G.MEYER Copyright
1977 by Joho Wiley、Sons，Inc.）に記載され
るものがあつた。(Prior art) Conventional technology in this field is "Analysis and Design of Analog Integrated Circuits" by Paul R. Gray Robert G.I. MayerCopyright
1977 By Jiyoung Willy, Sun, Incorporated. （″ANALYSIS AND DESIGN OF
ANALOG INTEGRATED CIRCUITS″PAUL
R.GRAY ROBERT G.MEYER Copyright
1977 by Joho Wiley, Sons, Inc.).
従来のカレントミラー出力電流切替え回路は、
一般に第２図、第３図に示されるように構成され
ていた。 The conventional current mirror output current switching circuit is
Generally, it was constructed as shown in FIGS. 2 and 3.
第２図は、カレントミラーCM２１と該カレン
トミラーCM２１の入力端子CNIN２と、電源
V21の間に直列に接続された抵抗R21と、抵抗R22
と該抵抗R22の両端に接続された、スイツチング
トランジスタTR２１と抵抗R23と、スイツチSW
２１と、電流電源I21とにより成るスイツチング
回路により構成される。 Figure 2 shows the current mirror CM21, the input terminal CNIN2 of the current mirror CM21, and the power supply.
A resistor R 21 connected in series between V 21 and a resistor R 22
and the switching transistor TR21 and the resistor R23 connected across the resistor R22 , and the switch SW
21 and a current power source I21 .
次に本回路の動作について説明すると、まずス
イツチSW２１をONすると、スイツチングトラ
ンジスタTR２１のエミツタ・コレクタ間が飽和
状態となり、この状態での出力電流I02ONは、
I02ON＝〔（V21−VxON−VCESAT
TR２１）／R21〕×Ｎ …(1)
但し、VCESATTR２１：TR２１の飽和電圧
VxON：カレントミラーの入力対基電位Ｇ
間電圧となる。 Next, to explain the operation of this circuit, first, when the switch SW21 is turned on, the emitter-collector of the switching transistor TR21 becomes saturated, and the output current I 02 ON in this state is I 02 ON = [(V 21 −VxON−V CESAT TR21)/R 21 ]×N …(1) However, V CESAT TR21: Saturation voltage of TR21 VxON: Current mirror input to base potential G
voltage between the two.
またスイツチSW２１をOFFすると、スイツチ
ングトランジスタTR２１は開放状態となり、出
力電流I02OFFは、
I02OFF＝〔V21−VxOFF）／
（R21＋R22）〕×Ｎ …(2)
但し、VxOFF：カレントミラーの入力対グラ
ンドＧ間電圧となり、従つて出力電流の切替え比
α02は
α02＝I02ON／I02OFF＝V21−VxON−VCESATTR２１／V2
1−VxOFF・R21＋R22／R21…(3)
となる。 When the switch SW21 is turned OFF, the switching transistor TR21 becomes open, and the output current I 02 OFF is I 02 OFF = [V 21 - VxOFF) / (R 21 + R 22 )] × N...(2) However, VxOFF : The voltage between the input and ground G of the current mirror, and therefore the output current switching ratio α 02 is α 02 = I 02 ON/I 02 OFF = V 21 −VxON−V CESAT TR21/V 2
1 −VxOFF・R 21 +R 22 /R 21 …(3).
第３図はカレントミラーCM３１の入力端子
CMIN３に電流源I13が接続され、入力端子CNIN
３と基準電位Ｇとの間に接続されたスイツチング
トランジスタTR３２と抵抗R31と抵抗R32とスイ
ツチSW３１と定電流源I31より成るスイツチング
回路により構成される。 Figure 3 shows the input terminal of current mirror CM31.
Current source I13 is connected to CMIN3, and input terminal CNIN
The switching circuit is composed of a switching transistor TR32, a resistor R31 , a resistor R32 , a switch SW31, and a constant current source I31 connected between the switch SW31 and the reference potential G.
本回路の動作について説明すると、スイツチ
SW３１をONすると、スイツチングトランジス
タTR３２のエミツタ・コレクタ間が飽和状態と
なり、この状態での出力電流I03ONは、
I03ON＝
（I13−VxON−VCESATTR32／R31）×Ｎ …(4)
また、スイツチSW３１をOFFすると、出力電
流I03OFFは、
I03OFF＝I13×Ｎ …(5)
となる。従つて出力電流の切替え比α03は
α03＝I03ON／I03OFF＝
１−VxON−VCESATTR３２／Ｒ３１・I13…(6)となる
。 To explain the operation of this circuit, the switch
When SW31 is turned on, the emitter-collector of the switching transistor TR32 becomes saturated, and the output current I 03 ON in this state is I 03 ON= (I 13 −VxON−V CESAT TR32/R 31 )×N... (4) Furthermore, when the switch SW31 is turned off, the output current I 03 OFF becomes I 03 OFF=I 13 ×N (5). Therefore, the output current switching ratio α 03 is α 03 =I 03 ON/I 03 OFF=1−VxON−V CESAT TR32/R31·I 13 (6).
（発明が解決しようとする問題点）
しかしながら上記構成の回路においては、式
(3)，式(6)に示す通り、飽和電圧が誤差項（VCESAT
TR２１及びVCESATTR３２）として存在し、また
式(6)においては、入力電源I13の値につよつて、
電流比が変化する為、高精度の切替え比を得られ
ないという欠点があつた。(Problem to be solved by the invention) However, in the circuit with the above configuration, the formula
(3) and Equation (6), the saturation voltage is the error term (V CESAT
TR21 and V CESAT TR32), and in equation (6), depending on the value of the input power supply I13 ,
Since the current ratio changes, a drawback is that a highly accurate switching ratio cannot be obtained.
（問題点を解決する為の手段）
この発明は上記問題点を解決する為になされた
もので、第１図により詳細に説明する。(Means for Solving the Problems) This invention was made to solve the above problems, and will be explained in detail with reference to FIG.
カレントミラー１の第１の出力端子を負荷５に
接続し、前記カレントミラー１の第２の出力よ
り、出力電流を帰還回路２を介して入力回路４に
接続し、帰還ループを形成し、該帰還ループを断
続する為に、前記カレントミラー１の第２の出力
を前記断続回路３に接続し、帰還用ループを断続
回路の信号により、断続することにより、カレン
トミラーの出力電流を切替えるようにしたもので
ある。 The first output terminal of the current mirror 1 is connected to the load 5, and the output current from the second output of the current mirror 1 is connected to the input circuit 4 via the feedback circuit 2 to form a feedback loop. In order to intermittent the feedback loop, the second output of the current mirror 1 is connected to the intermittent circuit 3, and the output current of the current mirror is switched by connecting the feedback loop intermittently with a signal from the intermittent circuit. This is what I did.
（作用）
本発明によれば、以上のようにカレントミラー
出力電流切替え回路を構成したもので、まず断続
回路のスイツチ等をON状態にすることにより、
カレントミラー第２の出力端子からの出力電流
を、前記断続回路のスイツチング素子が引き込ん
で飽和状態となる為、帰還回路の帰還素子が逆バ
イヤスとなり、前記カレントミラーの第２の出力
端子から前記帰還回路を介して、入力回路に電流
が流れなくなるように作動する。(Function) According to the present invention, the current mirror output current switching circuit is configured as described above, and by first turning on the switch etc. of the intermittent circuit,
Since the switching element of the intermittent circuit draws the output current from the second output terminal of the current mirror and becomes saturated, the feedback element of the feedback circuit becomes reverse biased, and the output current from the second output terminal of the current mirror is transferred to the feedback circuit. It operates so that no current flows through the circuit to the input circuit.
次に前記断続回路のスイツチ等をOFF状態に
することにより、該断続回路のスイツチング素子
が開放状態となる為、前記カレントミラーの第２
の出力端子からの出力電流は、前記帰還回路、及
び前記入力回路を介して、前記カレントミラーの
入力端子に流入する。したがつて、前記断続回路
のON／OFFによつて、前記カレントミラーの出
力電流を切替える際、スイツチング素子を介在す
ることがないから飽和電圧を含むことなく出力電
流の切替えを行う。 Next, by turning off the switch etc. of the above-mentioned intermittent circuit, the switching element of the above-mentioned intermittent circuit becomes open state, so that the second
An output current from the output terminal of the current mirror flows into the input terminal of the current mirror via the feedback circuit and the input circuit. Therefore, when switching the output current of the current mirror by turning on/off the intermittent circuit, there is no intervening switching element, so the output current is switched without including a saturation voltage.
（実施例）
第４図は本発明の第１の実施例を示す回路図で
ある。図において、カレントミラーCM４１の入
力端子CMIN４は抵抗R41の一端に接続され、該
抵抗R41の他端が抵抗R42の一端とダイオードＤ
４１のカソード側に接続され、前記抵抗R42の他
端が電源V41に接続され入力回路を形成し、前記
ダイオードＤ４１のアノードが前記カレントミラ
ーCM４１の第２の出力端子CMOUT４２と、ス
イツチングトランジスタTR４１のコレクタに接
続され、帰還回路を形成し、該スイツチングトラ
ンジスタTR４１のエミツタが、前記電源V41と
抵抗R43の一端に接続され、スイツチSW４１の
一端が定電流源I41に接続され、該スイツチSW４
１の他端が前記スイツチングトランジスタTR４
１のベースと、前記抵抗R43の他端に接続され、
断続回路を形成し、前記カレントミラーCM４１
の基準電源端子CMX４が基準電源Ｇに接続され、
カレントミラーCM４１の第１の出力端子が負荷
LOADに接続される。(Embodiment) FIG. 4 is a circuit diagram showing a first embodiment of the present invention. In the figure, the input terminal CMIN4 of the current mirror CM41 is connected to one end of a resistor R41 , and the other end of the resistor R41 is connected to one end of a resistor R42 and a diode D.
The other end of the resistor R42 is connected to the power supply V41 to form an input circuit, and the anode of the diode D41 is connected to the second output terminal CMOUT42 of the current mirror CM41 and a switching transistor. The switching transistor TR41 is connected to the collector thereof to form a feedback circuit, the emitter of the switching transistor TR41 is connected to the power supply V41 and one end of the resistor R43 , and one end of the switch SW41 is connected to the constant current source I41 , The switch SW4
The other end of 1 is the switching transistor TR4.
1 and the other end of the resistor R 43 ,
Forming an intermittent circuit, the current mirror CM41
The reference power supply terminal CMX4 of is connected to the reference power supply G,
The first output terminal of current mirror CM41 is a load.
Connected to LOAD.
まずスイツチSW４１をONすると、カレント
ミラーCM４１の第２の出力端子CMOUT４２か
らの電流をスイツチングトランジスタTR４１が
引き込んで該スイツチングトランジスタTR４１
が飽和状態となり、その為にダイオードＤ４１が
逆バイアスとなり、該ダイオードＤ４１には電流
が流れなくなる。従つてカレントミラー入力電流
I14と、出力電流I04の関係は、NII4＝I04となる。 First, when the switch SW41 is turned ON, the switching transistor TR41 draws the current from the second output terminal CMOUT42 of the current mirror CM41, and the switching transistor TR41
becomes saturated, and therefore the diode D41 becomes reverse biased, and current no longer flows through the diode D41. Therefore, the current mirror input current
The relationship between I 14 and output current I 04 is NI I4 = I 04 .
ここでスイツチSW４１がONの時の出力電流
I04ONは次のようになる。 Here, the output current when switch SW41 is ON
I 04 ON becomes as follows.
I04ON＝〔（V41−VxON）／
（R41＋R42）〕×Ｎ …(7)
次にスイツチSW４１をOFFすると、スイツチ
ングトランジスタTR４１のエミツタコレクタ間
が開放状態となり、カレントミラーCM４１の第
２の出力端子CMOUT４２からの電流は、ダイ
オードＤ４１を通り、抵抗R41，抵抗R42に流入
する。 I 04 ON = [(V 41 - VxON) / (R 41 + R 42 )] × N ... (7) Next, when the switch SW41 is turned OFF, the emitter-collector of the switching transistor TR41 becomes open, and the current mirror CM41 The current from the second output terminal CMOUT42 passes through the diode D41 and flows into the resistor R41 and the resistor R42 .
従つて、カレントミラーCM４１の第１の出力
端子からの出力電流I04OFFは、
I04OFF＝〔（V41−VxOFF）
／｛（１＋Ｍ）・R42＋R41｝〕×Ｎ …(8)
従つて出力電流比α04は、
α04＝I04ON／I04OFF
＝V41−VxON／V41−VxOFF・（１＋Ｍ）・R42＋R41／R
41＋R42…(9)
となり、(9)式に示す通り、スイツチングトランジ
スタTR４１の飽和電圧の項は含まれていない。 Therefore, the output current I 04 OFF from the first output terminal of the current mirror CM41 is: I 04 OFF = [(V 41 - VxOFF) / {(1 + M) · R 42 + R 41 }] × N ... (8) Therefore, the output current ratio α 04 is α 04 = I 04 ON/I 04 OFF = V 41 −VxON/V 41 −V x OFF・(1+M)・R 42 +R 41 /R
41 +R 42 (9), and as shown in equation (9), the term of the saturation voltage of the switching transistor TR41 is not included.
次に本発明の第２の実施例について説明する。
第５図は、本発明の第２の実施例を示す回路図で
あつて、カレントミラーCM５１の入力端子
CMIN５は入力電流I15と、SNPトランジスタTR
５１のコレクタに接続され、前記カレントミラー
CM５１の第２の出力端子CMOUT５２は、ダイ
オードＤ５１のアノードと、スイツチングトラン
ジスタTR５２のコレクターに接続され、前記ダ
イオードＤ５１のカソードが前記PNPトランジ
スタTR５１のエミツタに接続され、スイツチン
グトランジスタTR５２のベースが抵抗R51の一
端とスイツチSW５１の一端に接続され、前記抵
抗R51の他端と前記スイツチングトランジスタ
TR５２のエミツタと前記PNPトランジスタTR
５１のベースが中間基準電位V51に接続され、前
記スイツチSW５１の他端が定電流源I51に接続さ
れ、前記カレントミラーCM５１の基準電源端子
CMX５が基準電位Ｇに接続され、該カレントミ
ラーCM５１の第１の出力端子CMOUT５１が負
荷に接続される。 Next, a second embodiment of the present invention will be described.
FIG. 5 is a circuit diagram showing a second embodiment of the present invention, in which the input terminal of the current mirror CM51 is
CMIN5 is the input current I 15 and the SNP transistor TR
51 collector, the current mirror
The second output terminal CMOUT52 of CM51 is connected to the anode of a diode D51 and the collector of a switching transistor TR52, the cathode of the diode D51 is connected to the emitter of the PNP transistor TR51, and the base of the switching transistor TR52 is connected to a resistor. One end of R51 is connected to one end of switch SW51, and the other end of resistor R51 is connected to one end of switch SW51.
The emitter of TR52 and the PNP transistor TR
The base of the switch SW51 is connected to the intermediate reference potential V51 , and the other end of the switch SW51 is connected to the constant current source I51 , which is the reference power terminal of the current mirror CM51.
CMX5 is connected to the reference potential G, and the first output terminal CMOUT51 of the current mirror CM51 is connected to the load.
第１の実施例と同様にスイツチSW５１をON
したとき、スイツチングトランジスタTR５２
は、カレントミラーCM５１の第２の出力端子
CMOUT５２からの電流を引き込んで、飽和状
態となり、PNPトランジスタTR５１がOFFとな
る。従つてスイツチSW５１がONの時のカレン
トミラーCM５１の第１の出力端子の出力電流
I05ONは、
I05ON＝I15・Ｎ …(10)
また、スイツチSW５１がOFFした時の出力電
流I05OFFは、
I05OFF＝I15／１＋Ｍ・Ｎ …(11)
従つて出力電流比α05は、
α05＝I05ON／I05OFF＝１＋Ｍ …(12)
となり、飽和電圧の項が含まれることがなく、又
出力電流比は、入力電流源のI15に依存しない。 Turn on the switch SW51 as in the first embodiment.
When the switching transistor TR52
is the second output terminal of current mirror CM51
The current from CMOUT52 is drawn into the saturation state, and the PNP transistor TR51 is turned off. Therefore, the output current of the first output terminal of current mirror CM51 when switch SW51 is ON
I 05 ON is I 05 ON = I 15・N … (10) Also, the output current I 05 OFF when switch SW51 is OFF is I 05 OFF = I 15 /1+M・N … (11) Therefore, the output The current ratio α 05 is α 05 = I 05 ON/I 05 OFF = 1 + M (12), and the saturation voltage term is not included, and the output current ratio does not depend on the I 15 of the input current source. .
次に第６図に第３の実施例を示す。本実施例
は、前記第１の実施例に示したカレントミラーの
PNPタイプをNPNタイプのカレントミラーに変
えた実施例であり作用は第１の実施例と同じであ
る。 Next, FIG. 6 shows a third embodiment. This embodiment uses the current mirror shown in the first embodiment.
This is an embodiment in which the PNP type is replaced with an NPN type current mirror, and the operation is the same as the first embodiment.
また第７図は第４の実施例を示すものであり、
前記第２の実施例に示したPNPカレントミラー
タイプをNPNカレントミラータイプに変えたも
のであり作用は第２の実施例と同じである。 Further, FIG. 7 shows a fourth embodiment,
The PNP current mirror type shown in the second embodiment is replaced with an NPN current mirror type, and the operation is the same as that of the second embodiment.
なお第５図のダイオードＤ５１及び第７図のダ
イオードＤ７１は必要に応じて省略も可能であ
る。 Note that the diode D51 in FIG. 5 and the diode D71 in FIG. 7 can be omitted if necessary.
（発明の効果）
本発明は以上詳細に説明したように、カレント
ミラーの第２の出力から帰還回路を介して、前記
カレントミラーの入力に電流を帰還するループを
設けたので、出力電流を切替える場合、切替スイ
ツチなどによる誤差成分が含まれず、高精度な回
路が構成できるという利点がある。(Effects of the Invention) As explained in detail above, the present invention is provided with a loop that feeds back a current from the second output of the current mirror to the input of the current mirror via the feedback circuit, so that the output current can be switched. In this case, there is no error component caused by a changeover switch, etc., and there is an advantage that a highly accurate circuit can be constructed.
又高精度の出力電流の切替えがスイツチング素
子によらずにできるのでLSI化する際に利用でき
るという利点がある。 Furthermore, since the output current can be switched with high accuracy without using a switching element, there is an advantage that it can be used when implementing LSI.
第１図は本発明のカレントミラー出力電流切替
え回路の基本ブロツク図、第２図は従来のカレン
トミラー入出力電流比切替え回路の第１の例、第
３図は従来のカレントミラー入出力電流比切替え
回路の第２の例、第４は本発明の第１の実施例を
示す回路図、第５図は本発明の第２の実施例を示
す回路図、第６図は本発明の第３の実施例を示す
回路図、第７図は本発明の第４の実施例を示す回
路図、第８図はカレントミラーの一例を示す参考
図である。
１……カレントミラー回路、２……帰還回路、
３……断続回路、４……入力回路、５……負荷、
CM４１，CM５１……PNPタイプカレントミラ
ー回路、CM６１，CM７１……NPNタイプカレ
ントミラー回路、R41，R42，R43，R51，R61，
R62，R63，R71……抵抗、Ｄ４１，Ｄ５１，Ｄ６
１，Ｄ７１……ダイオード、V41，V61……電源、
TR４１，TR５２，TR６１，TR７２……スイ
ツチングトランジスタ、TR５１……PNPトラン
ジスタ、TR７１……NPNトランジスタ、SW４
１，SW５１，SW６１，SW７１……スイツチ、
Ｇ……基準電位、I41，I51，I61，I71……定電流
源、Vx……カレントミラー入力端子と基準電位
間の電圧、CMIN４，５，６，７……カレントミ
ラー入力端子、II4Ｄ，5，6，7……カレントミラー入
力電流、IO4，5，6，7……カレントミラー出力電流、
CMOUT４１，５１，６１，７１……カレント
ミラー第１の出力端子、CMOUT４２，５２，
６２，７２……カレントミラー第２の出力端子、
CMX４，５，６，７……カレントミラー基準電
位接続端子。
Figure 1 is a basic block diagram of the current mirror output current switching circuit of the present invention, Figure 2 is a first example of a conventional current mirror input/output current ratio switching circuit, and Figure 3 is a conventional current mirror input/output current ratio switching circuit. A second example of the switching circuit, No. 4 is a circuit diagram showing the first embodiment of the present invention, Fig. 5 is a circuit diagram showing the second embodiment of the invention, and Fig. 6 is a circuit diagram showing the third embodiment of the invention. FIG. 7 is a circuit diagram showing a fourth embodiment of the present invention, and FIG. 8 is a reference diagram showing an example of a current mirror. 1...Current mirror circuit, 2...Feedback circuit,
3... Intermittent circuit, 4... Input circuit, 5... Load,
CM41, CM51...PNP type current mirror circuit, CM61, CM71...NPN type current mirror circuit, R41 , R42 , R43 , R51 , R61 ,
R 62 , R 63 , R 71 ...Resistance, D41, D51, D6
1, D71...Diode, V41 , V61 ...Power supply,
TR41, TR52, TR61, TR72...Switching transistor, TR51...PNP transistor, TR71...NPN transistor, SW4
1, SW51, SW61, SW71...Switch,
G...Reference potential, I41 , I51 , I61 , I71 ...Constant current source, Vx ...Voltage between current mirror input terminal and reference potential, CMIN4, 5, 6, 7...Current mirror input Terminal, I I4 D, 5 , 6 , 7 ...Current mirror input current, I O4 , 5 , 6 , 7 ...Current mirror output current,
CMOUT41, 51, 61, 71...Current mirror first output terminal, CMOUT42, 52,
62, 72... Current mirror second output terminal,
CMX4, 5, 6, 7...Current mirror reference potential connection terminal.
Claims (1)
回路において、少なくとも２以上の出力回路を有
する、カレントミラー回路と、該カレントミラー
回路の一端の出力端子から、出力電流を帰還回路
及び入力回路を介して前記カレントミラー回路の
入力端子に帰還する帰還用ループと、前記カレン
トミラー回路の一端の出力端子に接続して前記帰
還用ループを断続する為の断続回路を設け、帰還
用ループの断続により、カレントミラー回路の出
力電流を切替えるようにしたことを特徴とするカ
レントミラー出力電流切替え回路。1. In an output current switching circuit configured with a current mirror, the current mirror circuit has at least two or more output circuits, and the output current is transmitted from the output terminal at one end of the current mirror circuit through the feedback circuit and the input circuit. A feedback loop that feeds back to the input terminal of the current mirror circuit, and an intermittent circuit that connects to the output terminal of one end of the current mirror circuit to disconnect the feedback loop are provided. A current mirror output current switching circuit characterized in that the output current of the circuit is switched.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60024346A JPS61184910A (en) | 1985-02-13 | 1985-02-13 | Switching circuit for current mirror output current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60024346A JPS61184910A (en) | 1985-02-13 | 1985-02-13 | Switching circuit for current mirror output current |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61184910A JPS61184910A (en) | 1986-08-18 |
| JPH0261171B2 true JPH0261171B2 (en) | 1990-12-19 |
Family
ID=12135628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60024346A Granted JPS61184910A (en) | 1985-02-13 | 1985-02-13 | Switching circuit for current mirror output current |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61184910A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0439368U (en) * | 1990-07-26 | 1992-04-03 |
-
1985
- 1985-02-13 JP JP60024346A patent/JPS61184910A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0439368U (en) * | 1990-07-26 | 1992-04-03 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61184910A (en) | 1986-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0514582Y2 (en) | ||
| JPH0261171B2 (en) | ||
| JP2518393B2 (en) | Voltage-current conversion circuit with output switching function | |
| JPH077337A (en) | Bipolarity voltage/current converting circuit | |
| JPH029373Y2 (en) | ||
| JPH0413696Y2 (en) | ||
| JP3103104B2 (en) | Buffer circuit | |
| US4260955A (en) | Current amplifier with regenerative latch switch | |
| JPH0710406Y2 (en) | Voltage / current generator | |
| JP2560195Y2 (en) | Constant current circuit | |
| JPH0545093B2 (en) | ||
| JP2797694B2 (en) | Electronic switch circuit | |
| JP2592990B2 (en) | Voltage control circuit | |
| JPS59104823A (en) | Waveform shaper | |
| JPH0377687B2 (en) | ||
| JP2909125B2 (en) | Switch circuit | |
| JPH0413693Y2 (en) | ||
| JPH0233385Y2 (en) | ||
| JP2596151B2 (en) | Voltage comparator | |
| JPS623520A (en) | Delay circuit | |
| JPH065494B2 (en) | DC power supply circuit | |
| JPH0478204B2 (en) | ||
| JPH0472410B2 (en) | ||
| JPS6149521A (en) | Switch circuit | |
| JPH05181555A (en) | Band gap type constant current source circuit |