JPH0258336A - Manufacture of thin film semiconductor device - Google Patents

Manufacture of thin film semiconductor device

Info

Publication number
JPH0258336A
JPH0258336A JP20998588A JP20998588A JPH0258336A JP H0258336 A JPH0258336 A JP H0258336A JP 20998588 A JP20998588 A JP 20998588A JP 20998588 A JP20998588 A JP 20998588A JP H0258336 A JPH0258336 A JP H0258336A
Authority
JP
Japan
Prior art keywords
channel
oxide film
polysilicon
whole face
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20998588A
Other languages
Japanese (ja)
Inventor
Eiji Togawa
戸川 榮司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP20998588A priority Critical patent/JPH0258336A/en
Publication of JPH0258336A publication Critical patent/JPH0258336A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To form a gate oxide film at a low temperature by implanting predetermined boron into the whole face of polycrystalline silicon, then activating it to oxidize the whole face by oxygen plasma, removing the unnecessary parts of an oxide film and the silicon, and forming a channel. CONSTITUTION:Polysilicon is deposited 1000Angstrom on a glass board in a reduced pressure CVD furnace. Then, after boron is implanted 2X10<13>cm into the whole face at 40keV by an ion implanting device, it is activated at 580 deg.C for 3 hours. Thereafter, oxygen plasma is generated by induction coupling type RF discharge, and it is anode-oxidized in the plasma. Subsequently, a channel is formed by a photoetching method. After it is patterned with negative resist, an oxide film is etched with aqueous solution of fluoric acid and a polysilicon film is etched with mixture solution of fluoric acid and ammonium fluoride. Then, a gate electrode is formed, boron is implanted 1X10<15>cm on a whole face at 40keV by the ion implanting device, and a P-channel is formed. After the P- channel is covered with photoresist, phosphorus is implanted 3X10<15>cm at 80keV, and an N-channel is formed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プラズマアノード酸化によりゲート酸化膜を
形成する方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of forming a gate oxide film by plasma anodic oxidation.

〔従来の技術〕[Conventional technology]

近年、液晶表示装置を中心として薄膜半導体の開発・商
品化が進められている。
In recent years, development and commercialization of thin film semiconductors have been progressing mainly for liquid crystal display devices.

N M半導体としては、大きく分けてポリシリコンを用
いるタイプと、アモルファスシリコンを用いるタイプの
2つが挙げられる。
There are two main types of NM semiconductors: a type using polysilicon and a type using amorphous silicon.

ポリシリコンを用いた薄膜半導体の特徴は1000°C
以上の高温で熱酸化したSi○、絶縁膜を得ることがで
き、また、MO8FET製造技術を適用しやすい利点が
あり、安定な特性を得やすい。
The characteristic of thin film semiconductors using polysilicon is 1000°C.
It is possible to obtain Si◯ and insulating films thermally oxidized at the above-mentioned high temperatures, and it also has the advantage of being easy to apply MO8FET manufacturing technology, making it easy to obtain stable characteristics.

また、不純物の打ち込みにより、チャネルの導電型やし
きい値電圧を選択できる。
Furthermore, the conductivity type and threshold voltage of the channel can be selected by implanting impurities.

さらに、キャリア移動度が10cm”/V −s程度と
大きいため、駆動回路を薄膜トランジスタと同一基板上
に集積することも可能である。 また、一般的にはポリ
シリコンは光に対して鈍感であり、遮光層を設ける必要
がない。
Furthermore, since the carrier mobility is as high as about 10 cm"/V-s, it is possible to integrate the drive circuit on the same substrate as the thin film transistor. Additionally, polysilicon is generally insensitive to light. , there is no need to provide a light shielding layer.

ポリシリコン薄膜半導体はこれらの特徴をいかして、駆
動回路内蔵型の液晶表示装置やアモルファスシリコン光
電変換素子をオンチップ化した密着型ラインセンサーが
開発・商品化されている。
Taking advantage of these characteristics of polysilicon thin film semiconductors, liquid crystal display devices with built-in drive circuits and close-contact line sensors with on-chip amorphous silicon photoelectric conversion elements have been developed and commercialized.

アモルファスシリコンは、グロー放電等を用いてSiH
+から形成する。 ゲート絶縁膜には酸化シリコンや窒
化シリコンがよく使われるが、両者ともグロー放電を用
いて作られることが多い。
Amorphous silicon can be made into SiH using glow discharge, etc.
Formed from +. Silicon oxide and silicon nitride are often used for gate insulating films, and both are often made using glow discharge.

アモルファスシリコンは化学的に安定で、薄膜トランジ
スタの製作にはフォトリソグラフィーが使用できる。暗
抵抗が高いため、薄膜トランジスタのオフ抵抗を高くす
ることができる。 キャリア移動度は0.1〜1cm’
/V−sと小さいが、アクティブマトリックスLCD用
スイッチには使用できる。
Amorphous silicon is chemically stable and photolithography can be used to fabricate thin film transistors. Since the dark resistance is high, the off-resistance of the thin film transistor can be increased. Carrier mobility is 0.1-1cm'
/V-s, which is small, but can be used for active matrix LCD switches.

アモルファスシリコントランジスタの製造プロセスは、
全工程を通じて300℃以下の低温であり、安価なガラ
ス基板を用いることが可能である。
The manufacturing process of amorphous silicon transistors is
The entire process is carried out at a low temperature of 300° C. or less, and an inexpensive glass substrate can be used.

アモルファスシリコン薄膜半導体は、低温で薄膜を形成
するため安価な大型基板を使用できるという、主に製造
上のメリットをいかして液晶カラーデイスプレィを中心
に実用化されている。
Amorphous silicon thin film semiconductors have been put to practical use mainly in liquid crystal color displays, mainly due to their manufacturing advantages, such as the ability to form thin films at low temperatures and use large, inexpensive substrates.

〔発明が解決しようとする課題 〕[Problem to be solved by the invention]

しかし、ポリシリコン薄膜半導体は前述のようにゲート
酸化膜を高温で形成するため、基板に石英のような高価
な材料を使用しなければならない。
However, since the gate oxide film of polysilicon thin film semiconductors is formed at high temperatures as described above, an expensive material such as quartz must be used for the substrate.

そのため、基板の大型化は困難でありコストが高くなる
という問題点があった。
Therefore, there was a problem that it was difficult to increase the size of the substrate and the cost increased.

一方、アモルファスシリコン薄膜半導体はゲートをグロ
ー放電で形成するため熱酸化膜のような安定した特性は
帰られず、長期信頼性がよくないという問題点があった
On the other hand, since the gate of amorphous silicon thin film semiconductor is formed by glow discharge, it does not have the stable characteristics of a thermal oxide film, and has the problem of poor long-term reliability.

本発明は、このような問題点を解決するもので、その目
的とするところは、ポリシリコン薄膜半導体のゲート酸
化膜を低温で形成する製造方法を提供するところにある
The present invention is intended to solve these problems, and its purpose is to provide a manufacturing method for forming a gate oxide film of a polysilicon thin film semiconductor at a low temperature.

〔課題を解決するための手段〕[Means to solve the problem]

本発明の薄膜半導体の製造方法は、 (1)絶縁性基板に多結晶シリコンを形成する工程と、 (2)該多結晶シリコンの全面に5xlO”cm以下の
ボロンを打ち込んだのち活性化する工程と、(3)多結
晶シリコンをプラスにバイアスして酸素プラズマにより
全面酸化する工程と、 (4)フォトエッチ方により、酸化膜および多結晶シリ
コンの不要部を除去する工程 により、トランジスタのチャネル部を形成することを特
徴とする。
The method for manufacturing a thin film semiconductor of the present invention includes (1) a step of forming polycrystalline silicon on an insulating substrate, and (2) a step of implanting boron of 5xlO"cm or less into the entire surface of the polycrystalline silicon and then activating it. (3) oxidizing the entire surface of the polycrystalline silicon with oxygen plasma while applying a positive bias; and (4) removing unnecessary portions of the oxide film and polycrystalline silicon using a photoetch method. It is characterized by the formation of

〔実施例〕〔Example〕

以下に、本発明をセンサーと駆動回路をオンチップ化し
た密着型イメージセンサに応用した実施例に従って詳細
に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Below, the present invention will be described in detail according to an embodiment in which the present invention is applied to a contact image sensor in which a sensor and a driving circuit are integrated on a chip.

ガラス基板に減圧CVD炉でポリシリコンを1000人
堆債する。 ガラス基板としては、ホウケイ酸系の耐熱
ガラスを用いた。 次に、イオン打ち込み装置でボロン
を全面に40 K e Vで2X10”cm打ち込んだ
後、580°Cで3時間活性化処理を行う。
1,000 layers of polysilicon are deposited on a glass substrate in a low-pressure CVD furnace. As the glass substrate, borosilicate-based heat-resistant glass was used. Next, boron was implanted into the entire surface using an ion implantation device to a depth of 2×10” at 40 K e V, and then an activation treatment was performed at 580° C. for 3 hours.

次に、誘導結合型のRFTIl、電を用いて酸素プラズ
マを発生させ、この酸素プラズマ中でアノード酸化を行
った。 アノード酸化の方法は以下の通りである。反応
器は内径60Cm、均熱長さ80Cmの・石英ガラス管
で、ロータリーポンプで0゜01Torr以下まで排気
した後、99.9%の酸素を流し、0,3Torrの圧
力に保った。 基板は、ポリシリコンを定電圧電源によ
り+20Vを印加し、250°Cに加熱した。この状態
で反応器に13.56MHzの高周波電源を用い、出力
を1゜2KWとし、プラズマを発生させた。 酸化は約
5000人までは、はぼ直線的に増加する。 本実施例
では、ゲート酸化膜を1200八とした。
Next, oxygen plasma was generated using inductively coupled RFTI, and anode oxidation was performed in this oxygen plasma. The method of anodic oxidation is as follows. The reactor was a quartz glass tube with an inner diameter of 60 cm and a soaking length of 80 cm. After evacuating the reactor to 0.01 Torr or less using a rotary pump, 99.9% oxygen was flowed in and the pressure was maintained at 0.3 Torr. The substrate was made of polysilicon and was heated to 250°C by applying +20V from a constant voltage power supply. In this state, a high frequency power source of 13.56 MHz was used in the reactor, and the output was set to 1°2 KW to generate plasma. Oxidation increases almost linearly up to about 5000 people. In this example, the gate oxide film is 12008.

酸化膜の生成速度は、プラスにバイアスする電圧が高い
ほど、プラズマの出力が高いほど、また、基板の加熱温
度が高いほど速くなる。
The rate of formation of the oxide film increases as the positive bias voltage increases, the plasma output increases, and the heating temperature of the substrate increases.

酸素圧力は、上記の項目と異なりある圧力で最大の酸化
膜の生成速度が得られる。
Regarding oxygen pressure, unlike the above items, the maximum rate of oxide film formation can be obtained at a certain pressure.

特に、ゲート酸化膜の膜質は、基板の加熱温度により大
きく左右される。 150°C以下では絶縁耐圧が著し
く低下し、また、300℃以上ではプラズマ反応器の安
定性が悪くなるため好ましくない。
In particular, the quality of the gate oxide film is greatly influenced by the heating temperature of the substrate. If the temperature is below 150°C, the dielectric strength will drop significantly, and if it is above 300°C, the stability of the plasma reactor will deteriorate, which is not preferable.

望ましくは、230°C〜280°Cである。Desirably, it is 230°C to 280°C.

酸化膜の膜厚は20cm角のガラス基板内で、±5%以
下であった。
The thickness of the oxide film was within ±5% within a 20 cm square glass substrate.

次に、フォトエッチ法によりチャネル部を形成する。ネ
ガレジストを用いてパターニングした後、フッ酸の水溶
液で酸化膜を、フッ酸とフッ化アンモニウムの混合液で
ポリシリコン膜をエツチングした。
Next, a channel portion is formed by photoetching. After patterning using a negative resist, the oxide film was etched with an aqueous solution of hydrofluoric acid, and the polysilicon film was etched with a mixed solution of hydrofluoric acid and ammonium fluoride.

つぎに、ゲート電極を形成した。 ゲート電極としては
、ポリシリコンを3500人堆積した後リンを熱拡散し
て低抵抗にしたものを使用した。
Next, a gate electrode was formed. The gate electrode used was made by depositing 3,500 layers of polysilicon and then thermally diffusing phosphorus to make it low in resistance.

?ttiパターンはフォトエッチ法を用いた。 ポリシ
リコンのエツチングは段差をテーパ形状にするため、C
F、と○、の混合ガスのプラズマで行った。
? The photo-etching method was used for the tti pattern. Polysilicon etching creates a tapered step, so C
This was done using a plasma of a mixed gas of F and ○.

次に、イオン打ち込み装てでボロンを40KeVでlX
l0”cm全面に打ち込み、Pチャネルを形成した。 
次に、Pチャネル部をフォトレジストでカバーしたのち
、イオン打ち込み装置でリンを80KeVで3x10″
’cot打ち込みNチャネルを形成した。
Next, boron was irradiated with lX at 40 KeV using an ion implantation device.
A P channel was formed by implanting 10" cm over the entire surface.
Next, after covering the P channel part with photoresist, 3x10''
'cot implant N channel was formed.

つぎに、フォトレジストを剥fill、600°Cで3
時間活性化処理を行った。次に層間絶縁膜として、常圧
CVD炉テS i O2(N S G )を8000人
形成し、フォーミングガス(Ar+5%H2)中で50
0℃1時間のアニールを行った。 このアニール処理に
より、NSC膜のひずみを除去すると同時に、水素をポ
リシリコン中に拡散させてトランジスタ特性を向上させ
ることができる。
Next, remove the photoresist and fill it at 600°C.
Time activation treatment was performed. Next, as an interlayer insulating film, 8000 SiO2 (N S G ) was formed in a normal pressure CVD furnace, and 5000 SiO2 (N S G ) was formed in a forming gas (Ar + 5% H2).
Annealing was performed at 0°C for 1 hour. This annealing process can remove strain from the NSC film and at the same time diffuse hydrogen into the polysilicon to improve transistor characteristics.

次に、透明導電膜としてI T O(S n Oxをド
ープしたInzOs)をスパッタ法で形成し、フォトエ
ッチ法により下電極を形成した。 次に、受光用センサ
ーとしてプラズマCVD法によりアモルファスシリコン
膜を形成した。 このアモルファスシリコン膜はITO
側から、500人のP型アモルファスSiC工、800
0人のアモルファスSi、500人のN型アモルファス
SiC工の構造となっている。 ここで、Xは0から1
までの値をとるが、本実施例ではXは約0.3であった
。 アモルファスシリコンをフォトエッチ後、トランジ
スタと導通をとるため、層間絶縁膜をフォトエッチ法で
除去した。 次に、トランジスタの導通とセンサーの上
部電極の形成を兼ねて、Alをスパッタ法で成膜し、フ
ォトエッチ法で電極を形成した。
Next, ITO (InzOs doped with SnOx) was formed as a transparent conductive film by sputtering, and a lower electrode was formed by photoetching. Next, an amorphous silicon film was formed as a light receiving sensor by plasma CVD. This amorphous silicon film is ITO
From the side, 500 P-type amorphous SiC workers, 800
The structure is made of 0 amorphous Si and 500 N-type amorphous SiC. Here, X is from 0 to 1
However, in this example, X was approximately 0.3. After photo-etching the amorphous silicon, the interlayer insulating film was removed by photo-etching in order to establish conduction with the transistor. Next, a film of Al was formed by sputtering to conduct the transistor and form an upper electrode of the sensor, and an electrode was formed by photoetching.

次に、信頼性を確保するためにパシベーション層を形成
し六〇パシベーション層は、SiC,とボッイミドとS
iO2の3層で形成した。 SiO2はスパッタ法で、
ポリイミドはスピンコード法でそれぞれ形成した。
Next, a passivation layer is formed to ensure reliability.The passivation layer is made of SiC, boimide, and S.
It was formed with three layers of iO2. SiO2 is made by sputtering method,
Each polyimide was formed by a spin cord method.

この様にして、ポリシリコンによるトランジスタで駆動
回路を、アモルファスシリコンでセンサ一部を形成した
オンチップ型密着型イメージセンサを作ることができた
In this way, we were able to create an on-chip contact image sensor in which the drive circuit was formed using polysilicon transistors and a portion of the sensor was formed using amorphous silicon.

トランジスタの特性を左右するのは、ポリシリコンの膜
質とゲートの膜質であるが、ポリシリコンは従来方法で
も比較的低温で形成するため膜質は実用上特に問題はな
い。 一方、ゲート膜は従来方法の高温酸化による形成
法と全く異なり低温で形成されるが、トランジスタ特性
は何ら変化は認められなかった。 本発明によるゲート
酸化膜は、陽極酸化法で形成するため、酸化膜に不均一
が生ずると、基板と表面層との間で電位差の分布が生じ
て薄い部分が優先的に酸化される。 従って、酸化膜の
均一性が自動的に良くなるという特徴を持っている。
The characteristics of a transistor are determined by the quality of the polysilicon film and the quality of the gate film, but since polysilicon is formed at a relatively low temperature even with conventional methods, the film quality does not pose any practical problem. On the other hand, although the gate film was formed at a low temperature, which is completely different from the conventional high-temperature oxidation method, no change in transistor characteristics was observed. Since the gate oxide film according to the present invention is formed by an anodic oxidation method, if non-uniformity occurs in the oxide film, a potential difference distribution will occur between the substrate and the surface layer, and thinner portions will be preferentially oxidized. Therefore, it has the characteristic that the uniformity of the oxide film automatically improves.

〔発明の効果〕〔Effect of the invention〕

本発明の効果を以下に示す。 The effects of the present invention are shown below.

(1)ゲート酸化膜を低温で形成することができるため
、基板に安価なガラスを使用することができ大型化によ
り、コストが安くなる。
(1) Since the gate oxide film can be formed at a low temperature, inexpensive glass can be used for the substrate, and the cost can be reduced by increasing the size.

(2)ゲート酸化膜の基板内の膜厚分布が均一であり、
デバイスの特性が向上する。
(2) The thickness distribution of the gate oxide film within the substrate is uniform;
Device characteristics are improved.

(3)酸化膜を堆積するのでなく基板から成長させるた
め、プラズマ装置に汚染がなく、量産的に安定である。
(3) Since the oxide film is grown from the substrate rather than being deposited, the plasma equipment is not contaminated and mass production is stable.

(4)トランジスタのチャネル部にボロンをドープして
いるため、特にNチャネルに発生しやすいトランジスタ
のダメージによるシフトを防ぐことができる。
(4) Since the channel portion of the transistor is doped with boron, it is possible to prevent shifts caused by damage to the transistor, which is particularly likely to occur in the N channel.

以上に述べたように、本発明は実用上極めて優れた発明
であり、液晶テレビ、駆動回路内蔵型液晶デイスプレィ
等薄膜トランジスタ応用デバイスに使用することが可能
である。
As described above, the present invention is extremely excellent in practical use, and can be used in devices to which thin film transistors are applied, such as liquid crystal televisions and liquid crystal displays with built-in drive circuits.

以上that's all

Claims (1)

【特許請求の範囲】[Claims] (1)絶縁性基板に多結晶シリコンを形成する工程と、 該多結晶シリコンの全面に5×10^1^3cm以下の
ボロンを打ち込んだのち活性化する工程 と、 多結晶シリコンをプラスにバイアスして酸 素プラズマにより全面酸化する工程と、 フォトエッチ法により、酸化膜および多結 晶シリコンの不要部を除去する工程、 により、チャネル部を形成することを特徴とする薄膜半
導体装置の製造方法。
(1) A process of forming polycrystalline silicon on an insulating substrate, a process of implanting boron of 5 x 10^1^3 cm or less over the entire surface of the polycrystalline silicon and activating it, and biasing the polycrystalline silicon in a positive direction. A method for manufacturing a thin film semiconductor device, characterized in that a channel portion is formed by the steps of: oxidizing the entire surface using oxygen plasma; and removing unnecessary portions of the oxide film and polycrystalline silicon using a photo-etching method.
JP20998588A 1988-08-24 1988-08-24 Manufacture of thin film semiconductor device Pending JPH0258336A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20998588A JPH0258336A (en) 1988-08-24 1988-08-24 Manufacture of thin film semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20998588A JPH0258336A (en) 1988-08-24 1988-08-24 Manufacture of thin film semiconductor device

Publications (1)

Publication Number Publication Date
JPH0258336A true JPH0258336A (en) 1990-02-27

Family

ID=16581952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20998588A Pending JPH0258336A (en) 1988-08-24 1988-08-24 Manufacture of thin film semiconductor device

Country Status (1)

Country Link
JP (1) JPH0258336A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387260B1 (en) * 1996-06-21 2003-08-14 주식회사 하이닉스반도체 Method for forming electrode of semiconductor device
JP2007081170A (en) * 2005-09-14 2007-03-29 Tokyo Electron Ltd Substrate treatment equipment, cor-treatment module and substrate lifting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387260B1 (en) * 1996-06-21 2003-08-14 주식회사 하이닉스반도체 Method for forming electrode of semiconductor device
JP2007081170A (en) * 2005-09-14 2007-03-29 Tokyo Electron Ltd Substrate treatment equipment, cor-treatment module and substrate lifting device

Similar Documents

Publication Publication Date Title
US6500703B1 (en) Insulated gate semiconductor device and process for fabricating the same
JPH0422120A (en) Thin film semiconductor device
WO2017020328A1 (en) Manufacturing method for array substrate
JPH0258336A (en) Manufacture of thin film semiconductor device
US6331717B1 (en) Insulated gate semiconductor device and process for fabricating the same
JPS63146436A (en) Manufacture of thin film transistor
JPS6336574A (en) Thin film transistor
JPH03104209A (en) Manufacture of semiconductor device
JP3109650B2 (en) Method for manufacturing thin film transistor
KR0178489B1 (en) Method for dopant activation in the fabrication of semiconductor devices
JPH0393273A (en) Manufacture of thin film semiconductor device
JP2523679B2 (en) Thin film transistor and manufacturing method thereof
KR100989200B1 (en) Fabrication method of polycrystalline silicon TFT
JPH10223913A (en) Manufacture of thin film semiconductor device
CN112768600B (en) Metal oxide semiconductor sensor and preparation method thereof
JPH10177968A (en) Thin film device, forming method thereof, and manufacturing method of this film transistor and liquid crystal display device
JPS62219574A (en) Semiconductor device
KR0139741B1 (en) Fabrication method of tft
JP3730185B2 (en) Thin film transistor manufacturing method
JPH10223911A (en) Thin film semiconductor device
JPH047843A (en) Manufacture of thin film transistor
JPH01309379A (en) Thin-film semiconductor element
JPH11150277A (en) Thin-film transistor and manufacture thereof
JPH0487340A (en) Manufacture of thin-film transistor
KR20100073580A (en) Crystallization method and method for manufacturing display device