JPH0257342B2 - - Google Patents

Info

Publication number
JPH0257342B2
JPH0257342B2 JP23996886A JP23996886A JPH0257342B2 JP H0257342 B2 JPH0257342 B2 JP H0257342B2 JP 23996886 A JP23996886 A JP 23996886A JP 23996886 A JP23996886 A JP 23996886A JP H0257342 B2 JPH0257342 B2 JP H0257342B2
Authority
JP
Japan
Prior art keywords
substrate
layer
polycrystalline
polycrystalline silicon
smooth surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP23996886A
Other languages
Japanese (ja)
Other versions
JPS6394654A (en
Inventor
Takashi Sawatani
Yasuhiro Maeda
Ichiro Hide
Masaaki Sasaki
Mikya Suzuki
Eisuke Fujitani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hokusan Co Ltd
Original Assignee
Hokusan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hokusan Co Ltd filed Critical Hokusan Co Ltd
Priority to JP23996886A priority Critical patent/JPS6394654A/en
Publication of JPS6394654A publication Critical patent/JPS6394654A/en
Publication of JPH0257342B2 publication Critical patent/JPH0257342B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 《産業上の利用分野》 本発明は、高い電圧に対えることのできるLSI
等を製造するに際し、その素子間を電気絶縁物に
よつて電気的に隔絶した所謂誘電体分離基板の製
造方法に関する。
[Detailed Description of the Invention] <<Industrial Application Field>> The present invention is directed to an LSI that can handle high voltages.
The present invention relates to a method for manufacturing a so-called dielectric isolation substrate in which the elements are electrically isolated by an electrical insulator.

《従来の技術》 これまで、誘電体分離基板を製造する方法とし
て採択されて来た基本的な手段は、以下の如きも
のである。
<<Prior Art>> The basic methods that have been adopted so far as methods for manufacturing dielectrically isolated substrates are as follows.

すなわち、第2図に示すように先ずV字状の如
き凹溝aを、予め上面bに形成した単結晶Si基板
cが用意され、当該上面bを熱酸化などの手段で
酸化することにより、当該上面bの凹凸にならつ
て、所定層厚dとした電気絶縁層eを形成し、さ
らに、この凹凸面である電気絶縁層eに対しC.
V.D.法により、多結晶シリコン(ポリSi)を施
すことで、平滑上面fをもつた多結晶Si層gを形
成するのである。
That is, as shown in FIG. 2, a single-crystal Si substrate c is prepared in which a V-shaped groove a is previously formed on the upper surface b, and the upper surface b is oxidized by means such as thermal oxidation. An electrical insulating layer e having a predetermined layer thickness d is formed following the unevenness of the upper surface b, and further, C.
By applying polycrystalline silicon (poly-Si) using the VD method, a polycrystalline Si layer g having a smooth upper surface f is formed.

ここで因に、このようにして形成された誘電体
分離基板Aなるものは、第2図aの状態から、同
図bの如く、単結晶Si基板cを、その下面より除
去線Bまでウエハ研磨することで、V字状とした
凹溝aの頂角下端a′まで研削除去し、このように
して次のLSI製造工程に移行することになるのは
既知の通りである。
Incidentally, the dielectric isolation substrate A thus formed is a wafer that moves from the state shown in FIG. As is known, by polishing, the lower end a' of the apex angle of the V-shaped groove a is removed by polishing, and in this way the next LSI manufacturing process is carried out.

ところで、上記製造方法によるときは、前記の
ように多結晶Si層gをC.V.D.法によつて形成しよ
うとしているところから、当該層の形成に可成り
の時間を費すこととなるだけでなく、上記のよう
にして得られた誘電体分離基板Cは、これをウエ
ハ研磨しなければならないから、当該研磨に際し
て加わる外力に耐えるだけの支持体としての強度
がなければならず、それには、どうしても200〜
500μm程度の厚い多結晶Si層であることを要求さ
れる。
By the way, when using the above manufacturing method, since the polycrystalline Si layer g is formed by the CVD method as described above, not only does it take a considerable amount of time to form the layer, but also Since the dielectric isolation substrate C obtained as described above must be subjected to wafer polishing, it must have enough strength as a support to withstand the external force applied during the polishing. ~
A thick polycrystalline Si layer of approximately 500 μm is required.

しかし、上記の如くC.V.D.法により多結晶Si層
gを形成しようとすると、前記の如く時間がかか
るというだけでなく、長時間かけても100μm前後
が限度となり、この結果上記の強度的条件を満足
させることができない。
However, when attempting to form the polycrystalline Si layer g using the CVD method as described above, not only does it take time as described above, but the thickness is limited to around 100 μm even if it takes a long time, and as a result, the strength condition described above is not satisfied. I can't do it.

そこで、上記手段を改良するため、前記の如く
電気絶縁層eをもつた単結晶Si基板cを用意し、
これを第3図の如くターンテーブルhなどにより
回転して、電気絶縁層e上に供与した溶融多結晶
シリコンを、遠心力により拡流させ、これを適時
冷却固化することで、上記の如き平滑上面fをも
つた多結晶Si層gを形成するようにした所謂スピ
ン法も、既に提案されている。
Therefore, in order to improve the above means, a single crystal Si substrate c having an electrically insulating layer e as described above was prepared,
This is rotated by a turntable h or the like as shown in Fig. 3, and the molten polycrystalline silicon applied onto the electrically insulating layer e is spread by centrifugal force, and is cooled and solidified at appropriate times to create a smooth surface as described above. A so-called spin method has also been proposed in which a polycrystalline Si layer g having a top surface f is formed.

ところが上記スピン法によるときは、確かに所
望厚の多結晶Si層gが得られることになるもの
の、遠心力による拡流する溶融多結晶シリコン
が、充分に凹溝a内下奥まで流入充填するに至ら
ず、未充填箇所iが生じ易くなり、このような場
合は当該誘電体分離基板Aを前記の如く除去線B
までウエハ研磨した際、これにより生じた分離島
j,j間に電気絶縁物が存しないこととなり、電
気絶縁性の点で不良品となつてしまうこととな
る。
However, when using the spin method described above, although it is true that a polycrystalline Si layer g of the desired thickness is obtained, the molten polycrystalline silicon that spreads due to centrifugal force flows sufficiently into the groove a to the bottom and fills it. In such a case, the dielectric isolation substrate A is removed along the removal line B as described above.
When the wafer is polished to the point where there is no electrical insulator between the resulting isolated islands j and j, the product becomes defective in terms of electrical insulation.

《発明が解決しようとする問題点》 本発明は上記従来のスピン法がもつ難点に鑑み
検討されたもので、先ず凹溝をもつた多結晶Si基
体の上面に電気絶縁物を施すに際し、熱酸化によ
るSiO2の形成でではなしに、外部から電気絶縁
物を付与してやることで、当該凹溝に電気絶縁物
を充填してしまうだけでなく、さらに上積みさせ
ることで、平滑表面をもつた電気絶縁物層を形成
するのであり、次にこの平滑表面上にスピン法に
より溶融多結晶シリコンを付与することで、多結
晶Si層を形成するようにし、このことにより従来
のスピン法による溶融多結晶シリコンの未充填箇
所発生といつた問題を絶滅可能となし、電気絶縁
性の点でも数100Vの耐圧が容易に得られるよう
にするのが、その目的である。
<<Problems to be Solved by the Invention>> The present invention was studied in view of the above-mentioned difficulties of the conventional spin method. By applying an electrical insulator from the outside rather than by forming SiO 2 through oxidation, it is possible to not only fill the groove with the electrical insulator, but also to add more electrical insulation with a smooth surface. Then, by applying molten polycrystalline silicon on this smooth surface by a spin method, a polycrystalline Si layer is formed. The purpose is to make it possible to eliminate problems such as the occurrence of unfilled areas of silicon, and to easily obtain a withstand voltage of several hundred volts in terms of electrical insulation.

《問題点を解決するための手段》 本発明は上記の目的を達成するため、上面に凹
溝を形成した単結晶Si基板上に、電気絶縁物を施
すことによつて、上記凹溝を充填し、かつ前記上
面を被覆して平滑表面を露呈させた電気絶縁層を
形成し、かくして得られた絶縁基板を回転させる
ことにより、上記平滑表面上に供与した溶融多結
晶シリコンを拡流させ、適時冷却固化するスピン
法によつて、所要厚さの多結晶Si層を形成するよ
うにしたことを特徴とする誘電体分離基板の製造
方法を提供したものである。
<<Means for Solving the Problems>> In order to achieve the above-mentioned object, the present invention fills the grooves by applying an electrical insulator on a single-crystal Si substrate with grooves formed on the upper surface. and forming an electrically insulating layer that covers the upper surface to expose the smooth surface, and by rotating the thus obtained insulating substrate, spreading the molten polycrystalline silicon provided on the smooth surface, The present invention provides a method for manufacturing a dielectric isolation substrate, characterized in that a polycrystalline Si layer of a required thickness is formed by a spin method that is cooled and solidified at appropriate times.

《作 用》 単結晶Si基体に施された電気絶縁層は、凹溝を
完全に埋めているので、この箇所に従来法の如き
空隙が発生することによる電気絶縁性の劣化は生
ぜず、しかも当該電気絶縁層の上面は平滑表面に
形成されているので、これに対しスピン法による
多結晶Si層の形成に際し、溶融多結晶シリコンの
拡流が円滑に行なわれ、従来法の如く凹溝の奥ま
で溶融多結晶シリコンが流入していくかどうかな
どの配慮も不要となり、スピン法の実施も簡易迅
速に行なうことができる。
《Function》 Since the electrical insulation layer applied to the single crystal Si substrate completely fills the grooves, there is no deterioration of electrical insulation due to the generation of voids in this area as in the conventional method. Since the upper surface of the electrical insulating layer is formed as a smooth surface, when forming the polycrystalline Si layer by the spin method, the flow of molten polycrystalline silicon is smoothly spread, and the grooves are not formed as in the conventional method. There is no need to consider whether or not molten polycrystalline silicon will flow deep, and the spin method can be performed easily and quickly.

《実施例》 本発明につき、これを以下第1図によつて詳細
に説示すれば、先ず同図aに示す通り、V字状等
に形成した凹溝1を、その上面2aに凹設した単
結晶Si基板2を用意し、当該上面2aに電気絶縁
層3を形成するものであるが、本発明では当該電
気絶縁層3を得るための手段として、C.V.D.法、
P.V.D.法そしてコーテイング剤の塗布後、これ
を焼成することによる方法などを用いるのがよ
い。
<<Example>> The present invention will be explained in detail below with reference to FIG. 1. First, as shown in FIG. A single-crystal Si substrate 2 is prepared, and an electrical insulating layer 3 is formed on the upper surface 2a. In the present invention, as a means for obtaining the electrical insulating layer 3, CVD method,
It is preferable to use a PVD method or a method in which a coating agent is applied and then baked.

ここで上記コーテング剤としては、塗布―焼成
型絶縁性無機化合物形成剤を用いるのであり、そ
の一例としてはSiO2を形成するシラノール液が
好適であつて、この場合には、当該シラノール液
を刷毛を用い、あるいはスプレー手段等によつて
前記上面2aに対して塗布するのであり、しかも
この場合の塗布は、シラノール液を凹溝1に充填
すると共に、同液によつて上面2a全体を被覆す
るのである。
Here, as the above-mentioned coating agent, a coating-baking type insulating inorganic compound forming agent is used, and a suitable example thereof is a silanol liquid that forms SiO 2 .In this case, the silanol liquid is applied with a brush. The silanol solution is applied to the upper surface 2a by a spraying method or the like, and in this case, the silanol solution is filled into the groove 1 and the entire upper surface 2a is covered with the same solution. It is.

この状態で、500℃にて20分程度の焼成を行な
うことによりSiO2による膜、すなわち電気絶縁
層3が形成されるが、上記塗布の形状からして、
当該電気絶縁層3は、凹溝1に充填されていると
共に、上面2aにおける平面部2bから厚さDだ
け上積みされ、かつその上面は平滑表面3aとな
つているのである。
In this state, a SiO 2 film, that is, an electrical insulating layer 3, is formed by baking at 500°C for about 20 minutes.
The electrical insulating layer 3 is filled in the groove 1 and is stacked up by a thickness D from the flat portion 2b of the upper surface 2a, and the upper surface is a smooth surface 3a.

次に上記のようにして形成された絶縁基板4を
既知の図示されていないスピン法用モールド内に
セツトし、その温度を800〜1400℃に保ちながら、
前記の第3図によつて説示した如くターンテーブ
ルなどを用いて回転させ、溶融済の多結晶シリコ
ンを、上記絶縁凹溝4の電気絶縁層3における平
滑表面3a上に流下供給するとか、固形の多結晶
シリコンを同士平滑表面3a上に置いて加熱溶融
するといつた手段によつて、ターンテーブル等に
よる遠心力により当該両流動状態の多結晶シリコ
ンを拡流させ、所望の拡流が得られたならば、上
記の加熱を停止、たとえば高周波加熱を止めるこ
とで、上記溶融多結晶シリコンを固化し、これに
より平滑上面5aをもつた多結晶Si層5を、所要
厚だけ形成するのであり、これにより誘電体分離
基板6が得られることとなる。
Next, the insulating substrate 4 formed as described above is set in a known spin method mold (not shown), and while maintaining the temperature at 800 to 1400°C,
As illustrated in FIG. 3, melted polycrystalline silicon is rotated using a turntable or the like to flow down onto the smooth surface 3a of the electrically insulating layer 3 of the insulating groove 4, or the solid polycrystalline silicon is By means of placing the polycrystalline silicon on the smooth surface 3a and heating and melting them, the polycrystalline silicon in both fluid states is expanded by the centrifugal force of a turntable, etc., and the desired flow expansion is obtained. If so, by stopping the heating, for example, stopping high-frequency heating, the molten polycrystalline silicon is solidified, thereby forming a polycrystalline Si layer 5 having a smooth upper surface 5a to the required thickness. As a result, a dielectric isolation substrate 6 is obtained.

このようにして得られた誘電体分離基板6は、
前記従来法による第2図bにより説示した如く除
去線Bまで単結晶Si基板2をウエハ研磨により除
去されることになるのであり、かくして分離島
7,7が形成されることとなる。
The dielectric isolation substrate 6 obtained in this way is
As illustrated in FIG. 2B using the conventional method, the single crystal Si substrate 2 is removed by wafer polishing up to the removal line B, thus forming the isolation islands 7, 7.

《発明の効果》 本発明は上記のようにして実施されるものであ
るから多結晶Si層は、C.V.D.法による従来手段と
は違つて、スピン法の利点を活用することで、所
望厚のものを簡易迅速に形成でき、従つて誘電体
分離基板の支持体として、充分にその役割を果し
得る多結晶Si層を形成することができ、従つてウ
エハ研磨作業に全く支障のないものを提供し得
る。
<<Effects of the Invention>> Since the present invention is carried out as described above, the polycrystalline Si layer can be formed to a desired thickness by utilizing the advantages of the spin method, unlike the conventional means using the CVD method. It is possible to form a polycrystalline Si layer easily and quickly, and therefore it is possible to form a polycrystalline Si layer that can fully play its role as a support for a dielectric separation substrate, and therefore provides a layer that does not hinder wafer polishing work at all. It is possible.

しかも、スピン法は平滑表面に対する溶融多結
晶シリコンの拡流として実施されるのであるか
ら、円滑かつ迅速な実施が保証されるだけでな
く、凹溝は予め電気絶縁物によつて完全に充填さ
れているので、凹溝に気泡などによる空所が形成
されるといつた従来の難点は、発生の余地なく、
分離島の耐圧は数百ボルトといつたものが簡易か
つ確実に得られることとなり、高耐電圧のLSI等
を製造する上で益するところ大である。
Moreover, since the spin method is carried out as a spreading flow of molten polycrystalline silicon onto a smooth surface, not only smooth and rapid implementation is ensured, but also the grooves are completely filled with electrical insulator beforehand. Because of this, there is no room for the conventional problem of air bubbles forming in the concave grooves.
The isolation island can easily and reliably obtain a withstand voltage of several hundred volts, which is of great benefit in manufacturing LSIs and the like with high withstand voltages.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図a,b,cは本発明に係る製造方法の工
程を説示するための、各工程における加工品の縦
断正面図、第2図a,bは既往従来の各工程にお
ける加工品縦断正面図、第3図は改良従来法とし
てのスピン法による加工品の縦断正面説明図であ
る。 1……凹溝、2……単結晶Si基板、2a……上
面、3……電気絶縁層、3a……平滑表面、4…
…絶縁基板、5……多結晶Si層、6……誘電体分
離基板。
Figures 1a, b, and c are longitudinal sectional front views of the processed product in each process for explaining the steps of the manufacturing method according to the present invention, and Figures 2 a and b are longitudinal sectional front views of the processed product in each process of the past conventional method. 3 are longitudinal cross-sectional front explanatory views of a workpiece processed by the spin method as an improved conventional method. DESCRIPTION OF SYMBOLS 1... Concave groove, 2... Single crystal Si substrate, 2a... Upper surface, 3... Electrical insulating layer, 3a... Smooth surface, 4...
...Insulating substrate, 5...Polycrystalline Si layer, 6...Dielectric separation substrate.

Claims (1)

【特許請求の範囲】 1 上面に凹溝を形成した単結晶Si基板上に、電
気絶縁物を施すことによつて、上記凹溝を充填
し、かつ前記上面を被覆して平滑表面を露呈させ
た電気絶縁層を形成し、かくして得られた絶縁基
板を回転させることにより、上記平滑表面上に供
与した溶融多結晶シリコンを拡流させ、適時冷却
固化するスピン法によつて、所要厚さの多結晶Si
層を形成するようにしたことを特徴とする誘電体
分離基板の製造方法。 2 電気絶縁層の形成手段が、C.V.D.法、P.V.
D.法、コーテイング剤塗布―焼成法であり、電
気絶縁物がSiO2である特許請求の範囲第1項記
載の誘電体分離基板の製造方法。
[Claims] 1. A single crystal Si substrate having grooves formed on its upper surface is coated with an electrical insulator to fill the grooves and cover the upper surface to expose a smooth surface. By rotating the thus obtained insulating substrate, the molten polycrystalline silicon provided on the smooth surface is spread, and the required thickness is obtained by a spin method in which the molten polycrystalline silicon is spread at appropriate times and solidified. Polycrystalline Si
A method for manufacturing a dielectric isolation substrate, characterized in that a layer is formed. 2 The method of forming the electrical insulating layer is CVD method, PV
D. method, a coating agent application-baking method, and the method for manufacturing a dielectrically separated substrate according to claim 1, wherein the electrical insulator is SiO 2 .
JP23996886A 1986-10-08 1986-10-08 Manufacture of dielectric isolation substrate Granted JPS6394654A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23996886A JPS6394654A (en) 1986-10-08 1986-10-08 Manufacture of dielectric isolation substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23996886A JPS6394654A (en) 1986-10-08 1986-10-08 Manufacture of dielectric isolation substrate

Publications (2)

Publication Number Publication Date
JPS6394654A JPS6394654A (en) 1988-04-25
JPH0257342B2 true JPH0257342B2 (en) 1990-12-04

Family

ID=17052511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23996886A Granted JPS6394654A (en) 1986-10-08 1986-10-08 Manufacture of dielectric isolation substrate

Country Status (1)

Country Link
JP (1) JPS6394654A (en)

Also Published As

Publication number Publication date
JPS6394654A (en) 1988-04-25

Similar Documents

Publication Publication Date Title
US3689357A (en) Glass-polysilicon dielectric isolation
US4971925A (en) Improved method of manufacturing a semiconductor device of the &#34;semiconductor on insulator&#34; type
EP0071205A2 (en) Method for forming high density dielectric isolation
JPH0312775B2 (en)
JPH0257342B2 (en)
US3974006A (en) Method of obtaining high temperature resistant assemblies comprising isolated silicon islands bonded to a substrate
JPH01251635A (en) Dielectric isolation type semiconductor device
JPS60132344A (en) Semiconductor device
JPS6165459A (en) Manufacture of semiconductor device
JP3016432B2 (en) Semiconductor substrate manufacturing method
JPH03265153A (en) Dielectric isolation substrate, manufacture thereof and semiconductor integrated circuit device using same substrate
JPS6265317A (en) Wafer structure for formation of semiconductor single crystal film
JPS63213941A (en) Manufacture of dielectric isolation substrate
JPS58192344A (en) Semiconductor device and its manufacture
JPH02161746A (en) Manufacture of dielectric isolated board
JPH0372657A (en) Flattened surface film forming method
JPH0467634A (en) Manufacture of semiconductor device
JP3327977B2 (en) Semiconductor substrate manufacturing method
JP2889109B2 (en) Semiconductor device insulating film forming method and insulating film forming apparatus
JP3011741B2 (en) Semiconductor substrate manufacturing method
JPS5929439A (en) Insulating isolation method for semiconductor device
RU2035805C1 (en) Structure formation method for integrated circuits with insulated components
JPH0714839A (en) Manufacture of semiconductor device and manufacturing device thereof
JPS63196040A (en) Manufacture of semiconductor device
JPS5812338A (en) Manufacture of compound semiconductor device