JPH025643A - 制御データ伝送のためのクロスバーシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は高速度コンピュータにおいて使用するためのデ
ータ伝送システムに関するものである。

［従来の技術］ コンピュータの速度は通常コンピュータが与えられた時
間内に実行できる仕事量に関して考慮された充分な設計
である。一般に高速度コンピュータに関して、仕事量お
よび計算費用が最大の設計目標である。

［発明の解決すべき課題］ 高速度コンピュータの製造において、各部品は速度に関
連して設計されなければならない。即ち、本質的にコン
ピュータはその最も遅い部品と同じ速度でしか動作でき
ない。その点で、コンピュータのデータ伝送システムま
たはクロスバ−が動作速度を決定する。結果的に、経済
的な構造における実行に影響を及はし得る程度に迅速な
有効なデータ伝送システムの必要性が存在する。

コンピュータにおける速度の増加を達成するための１技
術は同時動作を含む。このような技術は文献（“スーパ
ーコンピュータ　クラス　■　システム、ハードウェア
およびソフトウェア”Ｓ、　　Ｆｅｒｎｂａｃｈ　、　
Ｎｏｒｔｈ　　Ｈｏ１ｌａｎｄ、　１９８Ｇ）に開示さ
れている。命令の同時実行は多重独立データバスを含み
、それ故選択的データ伝送の必要性を増加する。例えば
、装置は個々の通信を制御するため複数の源と複数の目
的地をインターフェースする必要がある。例えば、選択
的に１０個のデータ源の任意の１つから１０個のデータ
目的地の任意の１つへ伝送することが望ましい。通常、
このような伝送の優先性は多少なりとも公平でなければ
ならない。例えば、もし３個の源が唯一の目的地へのデ
ータを何するなら、緊急なおよび妨害伝送を公平に優先
することが重要になる。

人間の源と目的地との間のコミュニケーションの類推が
問題を説明する。１０人の教師がデータの個々のメツセ
ージおよびユニットによって１０人の生徒を教えると仮
定する。ある時、数人の教師が１人の生徒を教えようと
するかもしれない。

すると別の時には、生徒のうちの１人へのメッセジを資
する教師がいない。公平な配列において、１０人の教師
は１０人の生徒の各々に対して公平なアクセスを与えら
れる。

コンピュータに類似する人間に関して、複数の信号デー
タ源を複数の信号データ目的地へインタフェースするた
めの経済的で公平なデータ伝送の必要性が存在する。

過去において、公平なデータ伝送はいわゆる“回転ロビ
ン“システムによってコンピュータ中で達成された。こ
のようなシステムは動作の各サイクル後に目的地のため
のシーケンスが各目的地のための優先度を変えることを
確立する。例えば、ｌ動作サイクル中の２つだけのデー
タ源を考えると、目的地は他方より一方の源を優先する
。次のサイクルの間に、優先度が逆転される。更に実際
的に、１０例のデータ目的地を１０個のデータ源へイン
ターフェースする伝送システムを仮定する。

回転ロビン動作は動作の各サイクル後に各目的地につい
ての優先スケジュールを変える一連の１０の過程を含む
。１０の優先スケジュールによって循環する１０個の目
的地を伴うシステムにおいて、１千個の論理ミンターム
（ａ＋ｊｎｔｃｒａ＋　）がチップ状態機上に必要とさ
れ、非常に実質的な構造を要求する。従って、複数の源
と目的地を公平にインターフェースし、実際の設計の経
済的構造において実施可能な改良された伝送システムの
必要性が存在する。

上述されたように、公平な動作がデータ伝送構造におい
て重要であるけれども、ある状況下では公平なスケジュ
ールから逸脱する必要がある。例えば、データジャミン
グまたは優先データの場合、異常な状態を適応させる公
平な優先スケジュールから逸脱できるシステムが必要で
ある。

［課題解決のための手段および作用］ 一般に、本発明は、複数のデータ源を複数のデータ目的
地とインターフェースし、データをパイプラインで送る
ため公平なスケジュールに従った伝送を計画するための
データ伝送システム（クロスバ−）である。このシステ
ムは疑似回転ロビン動作を含むものとして考えることが
でき、ここでは各目的地のための優先スケジュールが設
定され、あるいはスタチックおよび不公平である。しか
しながら、全ての１ｊ的曲進で、合成スケジュールが公
平になる。先に堤案されるように、公平なスケジュール
はデータジャミングのような異常な状況下で変化し、あ
るいは優先データに適応する。

［実施例］ 明細Ｈの一部を構成する図面において、本発明の実施例
を以下に説明する。

本発明の詳細な説明された実施例がここに開示される。

しかしながら、本発明に従って集合的に構成されたデー
タフ十−マット、制御動作および動作シーケンスは広く
様々な形で実施されてもよく、そのいくつかはここに開
示されるものと全く異なっていても良い。結果的に、こ
こに開示された特定の構造および機能的詳細は単に代表
的なものにすぎない。しかしその点で、それらは説明の
ため最も良い実施例を与え、ここで本発明の技術的範囲
を定める特許請求の範囲のための基礎を与えると思イつ
れる。

最初に第１図を参照すると、本発明のシステムは複数の
源の任意のものから複数の目的地の任意のものへデータ
を伝送するように機能するコンピユータにおいて使用す
るためのクロスバ一部品または素子として説明される。

開示された実施例において、源および目的地はデジタル
ワードのための並列データバスとしてのみ示されている
。特に、原人カラインＳＯ乃至Ｓ９はデータワードを様
々なコンピュータ構造の任意のものから個々の目的地ラ
インＤＯ乃至Ｄ９へ選択的に供給することについて説明
されている。この目的地ラインもまた様々なコンピュー
タ構造の任意のものへ接続されることができる。

生徒および教師を含む上述の設定された人間類推に多少
従って、第１図のシステムは源ＳＯ乃至Ｓ９から目的地
ラインＤＯ乃至Ｄ９へのデータ伝送のための公平なイン
ターフェースを実行する。

即ち、１０個のデータ源ラインＳＯ乃至Ｓ９は１０個の
目的地ラインＤＯ乃至Ｄ９へのアクセスを公平に与えら
れる。

１０個のデータ源ラインＳＯ乃至Ｓ９はゲーティング構
造を経てまたはカップリングＣＯ乃至Ｃ９を経て接続さ
れ、それらカップリングは集合的にクロスバ−を構成す
る。カップリングＣＯ乃至Ｃ９の各々はデータ源ライン
ＳＯ乃至Ｓ９の任意のものから目的地ラインＤＯ乃至Ｄ
９の任意のものへデータを伝送する。更に、クロスバ−
のため、伝送のスケジュールは公平である。

カップリングＣＯ乃至Ｃ９は同様のものであるので、カ
ップリングＣＯのみが第１図において詳細に示されてい
る。もう１つの慣習として、本発明の詳細な説明におい
て、セット、例えば源ラインＳＯ乃至Ｓ９中において多
重素子の頻繁な例があり、ここでは便宜上及び簡潔化の
ため、そのセットに総称的な識別文字、即ちラインＳを
簡単に使用する。１０個の素子のセットが数字０乃至９
を使用する数字参照符号から形成される。

並列データラインＳＯは目的地ラインＤの選択されたも
のへ伝送しようとするデータワードを蓄積するためのＦ
ＩＦＯバッファ構造ＦＩＯへ接続される。ＦＩＦＯバッ
ファＦＩＯからの出力は（カップリングＣＯ中の）ｔ＆
先ゲートＰＧＯへ結合され、また他のカップリングＣの
各々の中の優先ゲートＰＧへ同様に結合される。即ち、
優先ゲートＰＧＯは１０本のライン１４を受け、各々は
ＦＩＦＯバッフアバＦｌの各々からである。同様の接続
が、他方のカップリングＣの各々に存在する。

優先ゲートＰＧＯは選択的にＦＩＦＯ／＜ッファＦｌの
１つから目的地ラインＤＯへ信号を供給するようにゲー
ト制御優先装置１６によって制御される。優先スケジュ
ールを実行するゲート制御優先回路１６の動作は以下に
更に詳細に説明される。しかしながら、制御信号は装置
１６からライン１７を経てゲートＰＧを制御するように
供給される。その点で、装置１６は異常な状況下での修
正を伴うカップリングＣのための優先の公平なスケジュ
ールを達成するためＦＩＦＯバッファＦｌからライン１
Ｂを経て供給された信号を使用する。

要約すると、ゲート制御優先装置１６は指示要求（アド
レス）および目的地りの各々のための個々の異なる平衡
している優先スケジュールの論理に従って個々の源ライ
ンＳから個々の目的地ラインＤへのデータの選択的通過
のためカップリングＣを制御する。即ち、カップリング
Ｃ中で受信された各データワードは所望された目的地を
アドレスまたは特定するため目的地領域を含む。特定さ
れた伝送を適応させるための確立された優先スケジュー
ルは装置１Ｇによって通常実行されるように制御してい
る。しかしながら、このスケジュールは信号に従って修
正され、またライン１８を経て異常な状況を指示するた
めに与えられる。

個々の目的地ラインＤのための異なる平衡した優先スケ
ジュールは、個々のカップリングｃｏ乃至Ｃ９によって
ではなく、むしろ全システムに基づいてラインＳへの公
平なアクセスを与えることが注目される。公平なデータ
伝送を追及すると、各動作サイクル、例えばクロック期
間中、源ラインＳの任意のものからのデータは目的地ラ
インＤの特定のものへ伝送される。正常な動作中、目的
地ラインＤへのアクセスが与えられた特定の源ラインＳ
は総クロスバ−のための平衡した公平さを得るため各カ
ップリングＣにおいて異なる優先スケジュールに従って
決定される。カップリングＣＯに関する特定の例につい
て示す。

以下に更に詳細に説明されるように、データの個々のワ
ードＤＡの形式のデータはＦＩＦＯバッファＦＩＯ中に
蓄積するため源ライン０を経て受信される。結果的に、
データワードのスタック（５ｔａｃｋ　）はＦＩＦＯバ
ッファＦＩＯ中に累積され、各ワードはラインＤの１つ
を示す指示またはアドレスを含む。例えば、バッファＦ
ＩＯ中のワードのスタックは、各々、データラインＤＯ
１Ｄ１、Ｄ４およびＤ８への独立した伝送のため４つの
データワードを含む。各ワードは優先スケジュールに従
った、あるいは異常な状況の修正されたスケジュール下
で分離した期間中に伝送される。

優先スケジュールを考慮すると、優先ゲートＰＧＯによ
ってアクセスされたような目的地ラインＤＯの見通しに
よって状況を処理することは有効である。もしカップリ
ングＣの１つにおける次のデータワードＤＡが目的地ラ
インＤＯを特定するなら、目的地ラインＤＯに関する問
題は特にない。即ち、仮定された例において、バッファ
ＦＩＯからの次のワードは目的地ラインＤＯのためアド
レスされ、もしそのワードがアドレスされるクロスバ−
における唯一のワードであるなら、衝突（コンフリクト
）は存在せず、ワードは単に優先ゲートＰＧＯを経て目
的地ラインＤＯへ伝送される。

複雑な状態を考慮するため、１以上のカップリングＣが
、伝送のため与えられ目的地ラインＤＯのため示される
ワードを記録する。その状況において、コンフリクトが
存在し、考察されるように優先スケジュールに従って解
決される。

各カップリングＣは個々の異なる優先スケジュールを有
し、それは合成りロスバーにおいて公平に平衡される。

明らかに、優先ゲートＰＧＯは以下の順序、即ち５Ｏ１
Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８およ
びＳ９の順序で目的地ラインＤＯのため源Ｓへの優先ア
クセスを与えるように制御される。異常な状況下を除い
て、その優先スケジュールは固定されている。目的地ラ
インＤｏのための個々の優先スケジュールが不公平であ
ることに注意しなければならない。極端な場合、それは
源ＳＯを優先し、源５９を後にする。

しかしながら、これに従って、クロスバ−におけるその
他の個々の優先スケジュールの不公平さは公平さを得る
ため補償する。ゲートＰＧにおいて優先スケジュールを
実行するための論理は装置１Ｂにおいて実施される。

各カップリングＣための優先スケジュールは源Ｓの順序
によって第１図に示され、所望される公平さを得るため
オフセットまたは平衡を保たれることがわかる。特に、
個々のカップリングＣのための優先度は以下の通りであ
る。

優先度順の優先スケジュール ＣＯＳｏ、Ｓ２、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７
、Ｓ８．５９ＣＩ　　　ＳＬ、Ｓ２、Ｓ３、Ｓ４、Ｓ５
、Ｓ６、Ｓ７、Ｓ８、Ｓ９．５ＯＣ２Ｓ２、Ｓ３、Ｓ４
、Ｓ５、Ｓ６、Ｓ７、Ｓ８、Ｓ９．５Ｏ１ＳＩＣ３３３
、Ｓ４．８５、Ｓ６、Ｓ７、Ｓ８、Ｓ９．５Ｏ１８１，
５２Ｃ４Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８、Ｓ９．５Ｏ１
Ｓ１、Ｓ２、５３Ｃ５３５、Ｓ６、Ｓ７、Ｓ８、Ｓ９．
５Ｏ１ＳｔＳ３２、Ｓ３．５４ｃｅ　　　ｓｅ、Ｓ７、
Ｓ８、Ｓ９．５Ｏ１Ｓ２、　８２、Ｓ３、Ｓ４．５５Ｃ
７Ｓ７．８８、Ｓ９．５Ｏ１３１，、Ｓ２、Ｓ３、Ｓ４
、Ｓ５．５６Ｃｆｌ　　　Ｓ＆、Ｓ９．５ＯＳＳ２、　
Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６．５７Ｃ９Ｓ９．５Ｏ１
８１ＳＳ２、Ｓ３、Ｓ４、Ｓ５．５Ｏ１Ｓ７、Ｓ８上記
表から、カップリングＣの各々が後にされる、即ち各カ
ップリングが源ラインＳからデータを受けることに関し
て不公平であることが明らかとなる。しかしながら、個
々のカップリングＣの不公平さが全体的にクロスバ−に
対して平衡されていることもまた明らかである。従って
、公平さは全人カラインＳに関して存在する。いくつか
の例は１益である。

基本的動作の間、先に考察されたように、源ラインＳＯ
からのデータ伝送は目的地ラインＤＯによって常に優先
される。多少同様に、目的地ラインＤ１への伝送は源ラ
インＳ１を優先する。同様の状況がその他の目的地ライ
ンＤの各々に関して存在し、各目的地ラインＤは源ライ
ンＳの１つに優先性を与える。更に、上記表によって示
されるように、源ラインＳの各々は目標ラインＤの１つ
に対して第２のレベルの優先度を有する。同様に、各源
ラインＳは各目的地ラインＤに対して第３のレベルの優
先度をＨする。そして、優先スケジュールは公平な状況
に対して平衡した優先度の結果に伴って連続する。各源
ラインＳは目的地ラインＤの全てに関して平衡した位置
を有する。

第１図に示されるようなシステムの動作を更に検討する
ため、例えば、コンフリクトの状況が存在すると仮定す
る。特に、源ライン５Ｏ１Ｓ４、Ｓ５およびＳ７の各々
からのデータワードＤＡが目的地ラインＤＯへの移動の
ため保たれると仮定する。目的地ラインＤｏのためのス
ケジュールに従って、次の４つの時間ザイクルが源ライ
ン５Ｏ１Ｓ４、Ｓ５およびＳ７からそれぞれ順番にデー
タワードＤＡを供給する。

システムの公平さを検討するため、目標ラインＤ５がワ
ードを受信するという事実によって修正された上記と同
じ状況を仮定する。その状況において、４つの期間中の
ワードＤＡのための通過の順序はラインＳ５、Ｓ７、Ｓ
ＯおよびＳ４からである。もし目的地ラインＤ７が伝送
の目標であるなら、その順序はＳ７．５Ｏ１Ｓ４および
Ｓ５である。任意の多数の同様の例が平衡を保つ公平さ
を明らかにする。従って、クロスバ−構造は古典的なパ
イプラインとし機能し、所望されるルーチンに従ってデ
ータを公平に伝送する。

上述されたように、基本的優先スケジュールを実行する
論理はある異常な状況下でスケジュールを変更する。特
に、開示された実施例に従うと、異常な状況とは、（１
）ＦＩＦＯバッファＦ■が妨害される、あるいは（２）
伝送される一連のデータワ・−ドが一体（ｔｎｔｅｇｒ
ａｌ）を維持される、即ち分割されたり妨害されたりし
ないことを含む。

最初にカップリングＣ中の１（またはそれ以上）のＦＩ
ＦＯバッファＦＩが妨害されるようになるという異常な
状況を考察する。この状況はＦＩＦＯバッファＦｌが容
量を満たされるときに発生する。飽和されたバッファＦ
Ｉは関連する源ライン中のデータジャムをライン１８に
よって装置Ｉ６へ供給されたジャム信号Ｊによって示す
。装置１６の論理によるジャムに対する反応は各カッブ
リ〉グＣのための優先スケジュールを反転することであ
る。例を検討する。

データジャムは、源ラインＳＯからのデータワードＤＡ
が源ラインＳＯに低い優先度を与えるそれらの１」曲進
ラインＤへ伝送されたものではないので、カップリング
ＣＯにおいて発生すると仮定する。特に、例えば、カッ
プリングＣ１は源ラインＳＯに目的地ラインＤ１のため
の最低の優先度を与える。源ラインＳＯのための低い優
先度はまた目的地ラインＳ２．８３等へ与えられる。

ジャムがＦＩＦＯバッファＦＩＯを満たずとき、ジャム
信号ＪＯはゲート制御優先装置１６を刺激するライン１
８によって供給されて全ての通常の優先スケジュールを
反転する。結果として、目的地ラインＤ１のための反転
された優先スケジュールは５Ｏ１Ｓ９、Ｓ８、Ｓ７、Ｓ
６、Ｓ５、Ｓ４、Ｓ３、Ｓ２およびＳｌ（通常の優先ス
ケジュールの逆の順序）となる。結果的に、源ラインＳ
ＯからのデータワードＤＡは目的地ラインＤ１のための
最高の優先度を与えられる。通常。結果的に、ＦＩＦＯ
バッファＦＩＯにおけるジャムは敏速にクリアされる。

もう１つの例が同様の場合を説明する。カップリングＣ
９が源ラインＳ９から目的地ラインＤＯへデータワード
ＤＡを伝送する要望に対して妨害されると仮定する。目
的地ラインＤｏのための通常の優先スケジュールは５Ｏ
１Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８お
よび最後に８９である。カップリングＣ９におけるジャ
ムの異常な状況下で、目的地ラインＤＯのための優先ス
ケジュールはＳ９、Ｓ８、Ｓ７、Ｓ６、Ｓ５、Ｓ４、Ｓ
３、Ｓ２、ＳｌおよびＳＯである。従って、源ラインＳ
９は目的地ラインＤｏによってデータのクリアランスを
刺激できる最高優先度を与える。

末端の優先レベルは上述の例において取扱われたが、中
間レベルがジャムの事象において同様に調節されること
は明らかであろう。

上述のように、もう１つの異常な状況は、データワード
ＤＡのシーケンスが破壊されないまたは妨害されないデ
ータ連鎖としてデータカップリングＣに達するとき発生
する。コンピュータ動作の様々な理由のため、多数のデ
ータワードが、それらが連続する関係を維持するものに
なるという結果を伴って連鎖シーケンスにおいて相関さ
れるまたは（ｊ在するということが認められる。このよ
うな状況下で、優先フラッグビットがフラッグされたデ
ータワードＤＡと共にデータワードＤＡにおいて与えら
れ、データワードが次のワードから分離されることがな
いことを示す。ＦＩＦＯバッファＦｌに蓄積されたフラ
ッグの付されたデータワードＤＡによって、優先信号Ｐ
はラインＩ８を経てゲート制御優先装置１６へ供給され
る。結果として、フラッグの付されたデータワードＤＡ
の伝送前に、２進数が装置１６中で設定されワードのた
めのパスが後続するワードのため有効なままである制御
状況を課す。勿論、いくつかの後続するワードもまた優
先フラッグビットを含んでも良い。もしそうなら、別の
伝送サイクルが適用される。従って、連鎖シーケンス中
のデータワードＤＡが特定の源ラインＳから特定の目的
地ラインＤへ連続的に伝送される、即ち中断されない。

上記説明から、開示されたクロスバ−データ伝送システ
ムは複数の源と複数の目的地との間で平衡した公平さを
達成することが明らかにされた。

更に、このシステムはａ効なバイブライン動作のための
経済的な実行が可能である。その点で、現在の技術に従
って、第１図のクロスバ−論理構造は様々なデータ源お
よびデータ目的地と協同関係で本発明を実施するため単
一チップにおいて実行される。勿論、第１図の構造の個
々の部品は設計および論理の検討にかなり依存して変化
する。しかしながら、第２図は個々のカップリングＣの
ための詳細な例の構造を示し、第３図はゲート制御優先
装置１６のための詳細な例を示す。

最初に第２図を参照すると、カップリングＣＯが詳細に
示されている。源ラインＳＯはデータをＰＩＦＯＦＦＯ
へ送る。１実施に従って、源ラインＳＯはＦＩＦＯＦＦ
Ｏにおいて一時的に存在するように１４ビツトの二進デ
ータワードの並列伝送を行う。並列動作のための種々の
形式のＦＩＦＯは従来の技術において良く知られている
。

このような装置は入力端子から出力端子へ並列にデータ
ワードが流れるバッファレジスタとして動作できる。こ
のようなＦＩＦＯ装置の例示形式は米国特許箱３，９５
３．８３８号明細書（Ｇ　Ｉｌｂｅｒｇ等）および第４
，４２３，４８２号明細ｉ　（Ｈａｒｇｒｏｖｅ等）に
おいて開示されている。

ＰＩＦＯＦＦＯは“飽和（ｒｕｌｌ）　”ボックス３２
として表される構造の追加によって示されるような通常
の従来技術の装置からの僅かな修、正を伴っている。Ｐ
ＩＦＯＦＦＯが飽和である（容量まで負荷される）とき
、ボックス３２（２進数、または簡単な導体を含んでも
良い）は導体３４において出力信号ＪＯを供給する。導
体３４はゲート制御優先装置１６へ接続されたライン１
８（第１図）における信号通路の１つを構成する。以下
に更に詳細に説明されるように、飽和信号ＦＵは装置１
６を優先スケジュールを反転するように刺激する。

ＰＩＦＯＦＦＤ　（第２図）からの出力は目的地りへの
伝送を与える個々のデータワードＤＡを記録するためバ
ッファＢＵＯへ向はラレる。バッファＢＵＯは個々のデ
ータワードＤＡのフォーマットを示す。特に、８ビツト
のフィールドはセクション３８において記録されるよう
なデータを含む。

４ビツトは特定の目的地ラインＤを示すアドレスフィー
ルドを構成し、セクション４０において記録される。単
一の優先ビットＰはセクション４２において記録され、
単一有効性ビットＶはセクション４４において記録され
る。

優先ビットＰが“１°であるとき、ワードは後続するワ
ードから分離されない。その代わりに、もし優先ビット
が“ゼロ“であるなら、ワードは普通であり、後続する
ワードは通常の伝送スケジュールに従って処理されるこ
とができる。このような伝送の処理および適応は第１図
に関して上述された。

有効二進ビット■は実際のワードの存在を簡単に示す。

即ち、クリアされたデータから生じるような残余または
無意味な信号を識別するため、各現在の実際のデータワ
ードは“１”を示す有効ビットＶによって識別される。

有効ビットはテストされ、“ゼロ°有効ビットを生ずる
ワードは無視される。

バッファＢＵＯからの伝送は示されるように１４ビツト
の全データワードＤＡを含む。既知の構造の動作に従っ
て、バッファＢＵＯはデータの伝送によってクリアされ
、または新しいデータワードを読取ることによってクリ
アされる。

バッファＢＵＯから、データワードＤＡはケーブル４Ｂ
を経て優先ゲートＰＧＯへ送られる（やはり第１図に示
されている）。優先ゲートＰＧＯはケーブル４６によっ
て個々のカップリングＣの全てにおけるバッファＢＵの
各々からデータワードＤＡを受信するため接続される。

また、バッファＢＵＯから、データワードＤＡＯは全て
の優先ゲートＰＣのへ供給される。

データワードＤＡを搬送するケーブル４６中のラインは
共通接続ゲート（図示されていない）を経て一連の１０
個の個々の“アンド°ゲートＡＧへ供給される。第２図
においては、“アンド”ゲートＡＧＯＯおよびＡＧＯ９
のみが示されている。

しかしながら、中間のゲートＡＧＯＩ−ＡＧＯ８がカッ
プリングＣｌ−Ｃ８からのデータワードＤＡにそれぞれ
適応するために提供されている。

本質的に、優先ゲートＰＧＯはバッファＢＵにおいて生
じたデータワードの選択されたものを通すためケーブル
５０中の１０個の別々の命令信号の任意のものに応答す
る。通されるワードの選択はゲート制御３１優先装置１
Ｂの論理によって供給されるような現在の動作状態に従
う（第１図）。従って、優先ゲートＰＧのための制御信
号はゲート制御優先装置１６において発生させられる。

この説明で、優先ゲートＰＧがカップリングＣの選択さ
れたものから目的地ＤＯへデータを通過させるため１０
個の群の“アンド”ゲートＡＧＯ乃至ＡＧＯ９を含むこ
とを認識することが重要である。

システムにおける群ゲー）ＡＧの各々は並列デジタル信
号で表されるようなデータワードＤＡに適応するためこ
の技術分野において良く知られている並列ゲートを含む
。優先ゲートＰＧｏにおける各ゲートＡＧＯが異なるバ
ッファＢＵがらデータワードＤＡを受信する。ゲートＡ
ＧＯはそれがら選択的に１データワードＤＡを通すため
（期間中）ゲート制御優先装置１６へ接続されたケーブ
ル５０中の信号によって適格とされる。ゲートＡＧＯも
またバイブラインデータ伝送システムにおいて既知のよ
うな時間信号ｔによって限定されることが注意されるべ
きである。

ゲー）ＰＧＯの特定の形状は任意の源ラインＳから任意
の目的地ラインＤへのデータワードの通過を行うためカ
ップリングＣの各々において模倣される。

第２図に示されるようなカップリングＣＯの動作を考慮
すると、データワードＤＡはＰＩＦＯＦＦＯ中に一時蓄
積するため到達する。バッファＢＵＯからのワードの伝
送によって、ＰＩＦＯＦＦＯからの新しいワードは目的
地ラインＤへの伝送のためのバッファＢＵＯ中に設定さ
れる。勿論、伝送は詳細に上述されたような優先スケジ
ュールに従って行われる。

データワードＤＡが目的地ラインＤＯを（目的地ビット
によって）示す状況を仮定すると、それは通常目的地ラ
インＤＯの優先スケジュールのためゲートＰＧＯを経て
直接伝送される。従って、ケーブル５０はゲートＡＧＯ
Ｏを適格化するように信号を供給し、そのため信号ｔに
よって明示された伝送時間中、データワードＤＡは目的
地ラインＤＯへ通される。

各伝送に続いて、新しいデータワードＤＡはＦＩＦＯＦ
ＦＯからバッファＢＵＯへ移動させられる。勿論、新し
いワードは目的地ラインＤの任意のものを特定し、従っ
て、ワードのための伝送時間は優先スケジュールに依存
する。従って、特定の時間で、新しいワードは優先性を
与えられ、別の１つの伝送が生じる。

上述のように、ＦＩＦＯＦＦＯはライン３４中の二進信
号ＪＯが高くなるという結果に伴って飽和する（ジャム
する）。信号ＪＯは全カップリングＣのための優先スケ
ジュールを反転するため以下に説明されるようにゲート
制御優先装置１６（第１図）へ供給される。以下に詳細
に説明されるように、このような反転は通常ジャムをク
リアする。

もう１つの異常状況のとき、バッファＢＵＯはフラッグ
を付された優先ビットＰ（“１”）を伴ったワードを受
信する。信号ＰはバッファＢＵＯからゲート制御装置優
先装置１６（第１図）へ供給される。このような発生事
象はＰＩＦＯＦＦＯからの後続するワードのためアドレ
スされた目的地ラインＤへの開放通路を維持するため装
置１６の論理においてコミットメントを求める。

上述のように、もし有効ビットが設定されない（“ゼロ
″を示すように）なら、ワードは簡単に無視され、その
点で、ＦＩＦＯからの次のワードがバッファ３６へ移動
する。第３図において更に詳細に示されるようなゲート
制御優先装置１Ｂ（第１図）の動作を検討する。上述の
ように、各データワードＤＡはアドレスされた目的地ラ
インＤを示す４ビツト目的地コードＤＣ（バッファＢＵ
Ｏのセクション４０、第２図）を含む。目的地コード信
号ＤＣはカップリングＣの各々から目的地デコーダ６０
（第３図左下）へ供給される。（特定の目的地ラインを
示す）目的地アドレス信号ＤＣの受信において、目的地
デコーダ６０は目的地ラインＤを特定し、１０個のレジ
スタＤＲＯ乃至ＤＲ９の１つにおいて所望される源ライ
ン（Ｓｌ乃至Ｓ９）の指示を記録する。本質的に、レジ
スタＤＲＯは源ラインＳの任意または全てを示すため信
号を記録し、データワードＤＡはそこから目的地ライン
ＤＯへの伝送を待つ。例えば、もし目的地信号ＤＣＯが
目的地ラインＤＯへ伝送されるバッファＢＵＯ（カップ
リングＣｏ）におけるワードを示すなら、源ラインＳＯ
のための表示信号はレジスタＤＲＯにおいて記録される
。その代わりに、もし目的地ラインがラインＤ９である
なら、源ラインＳＯのための表示信号はレジスタＤＲ９
において記録される。

レジスタＤＲは選択的に発生した伝送信号ＴＲ０Ｏ乃至
ＴＲ９９を各カップリングＣ（第１図および第２図）の
個々の優先ゲートＰＧへ供給するためゲート信号発生器
６２へ結合される。それに関して、各カップリングＣが
１０個の目的地ラインＤへの伝送を行うため１０個のゲ
ートＡＧＯＯ乃至ＡＧＯ９を有することが注目されなけ
ればならない。１０個のカップリングＣがあるとき、１
００個のゲートＡＧ、特にゲート；ＡＧＯＯ−ＡＧＯ９
、ＡＧｌｏ−ＡＧ１９　；ＡＧ２０−ＡＧ２９　；　　
…　ＡＧ９０−ＡＧ９９が存在する。従って、発生器６
２は、制御装置６８と協同して、選択的にゲートＡＧを
適格化するため上述されたような通常のまたは異常な優
先スケジュールの論理実行に基づいた信号ＴＲの選択の
ための高い値を与える。通常、本発明を実施するシステ
ムの実行において、第３図の詳細な構造は中央プロセッ
サ中に組込まれる。しかしながら、別々の動作および処
理操作を説明するため、別のブロック部品が示されてい
る。要約すると、所望された目的地に基づいて、デコー
ダＢＯは源ラインＳの指示をレジスタＤＲの選択された
ものの中に置く。

特に、このシステムは以下の論理を実行する。

信号　コード ＤＣＯ０００１ ＤＣＩ　　００１０ ＤＣ２００１１ ＤＣ３０１００ ＤＣ４０１０１ ＤＣ５０１１０ ＤＣ６０１１１ ＤＣ７１０００ ＤＣ８１００１ ＤＣ９１０１０ 目標　　レジスタ ＤＯＤＲＯ ＤＩ　　　ＤＲＩ Ｄ２　　　ＤＲ２ Ｄ３　　　ＤＲ３ Ｄ４　　　ＤＲ４ Ｄ５　　　ＤＲ５ Ｄ６　　　ＤＲ６ Ｄ７　　　ＤＲ７ Ｄ８　　　ＤＲ８ Ｄ９　　　ＤＲ９ 構造的に、デコーダ６０は示された指示に従ってレジス
タＤＲ中へ（受信ライン１Ｂによって示された）源Ｓの
表示をキーイングするため見出し表を単に含むことがで
きる。

ゲート信号発生器６２は１０個までのゲート信号ＴＲを
上述された動作における優先スケジュールに従ってゲー
トＡＣへ供給する。論理は単にレジスタＤＲの各々に含
まれた最高優先源信号Ｓを識別する。最高優先源信号Ｓ
はそれからそのデータワードＤＡをゲートＡＧ（第２図
）を経て含まれるバッファＢＵと関連する目的地ライン
Ｄへ供給するカップリングＣの指示を生じる。制御装置
６８によってシーケンス的に動作されたゲート信号発生
器６２（第３図）はその論理に従って適切なゲト信号Ｔ
Ｒを供給するように容易に機能する。

先に詳述されたように、この論理はもし優先ビットＰが
二進数ＢＢを設定するため存在するならば修正される。

その場合には、最終ゲート信号ＴＲが次の伝送のため単
に繰返される。

制御装置６８はミニコンピユータ論理装置を含むが、し
かしながら全システムにおいて上記されたように、制御
装置６８の機能は中央プロセッサによって実行される。

制御を行ない信号ｔを連続することに加えて、制御装置
６８は、二進数６９が上記において詳述されたようにジ
ャム信号Ｊの１つによって設定されるとき優先論理を反
転する。

源ラインＳＯから目的地ラインＤＯへの伝送は第２図お
よび第３図の詳細を参照して説明される。

データワードＤＡは源ラインＳＯから供給され、時間内
にＰＩＦＯＦＦ０（第２図）からバッファＢＵＯへ生じ
るように移動する。その位置から、目的地信号ＤＣＯは
セクション４０から目的地デコーダ６０（第３図）へ示
される（４ビツト）。目的地デコーダ６０へ供給された
信号は源ラインＳＯの表示を含み、それはレジスタＤＲ
Ｏ中に蓄積されデータワードＤＡが目的地ラインＤＯへ
の伝送を待っていることを示す。そのいくつかのワード
が目的地ＤＯへのアドレスを示すようにレジスタＤＲＯ
（第３図）において示されることが注目されなければな
らない。

上記動作後、レジスタＤＲは各カップリングＣのための
識別を含み、それは各目的地ラインＤへの伝送のため与
えられたデータワードＤＡを含む。

現在の例が源ラインＳＯから目的地ラインＤＯへの伝送
を含むとき、レジスタＤＲＯによって示されたような最
高優先度を与えられる。従って、ゲート信号発生器６２
（第３図）は、源ラインＳＯから目的地ラインＤＯへの
仮定された伝送を生じる“アンド″ゲートＡＧＯＯを適
格化するため信号ＴＲ０Ｏを含む個々のゲートＰＧのた
め選択される適格信号を発達させる。

上述のように、もし多数の源がレジスタＤＲＯに含まれ
るなら、優先を伴うものはゲートＡＧ（第２図）の１つ
を適切に適格化するようにゲート信号発生器６２によっ
て適合される。

ＦＩＦＯの１つが飽和しているという場合において、“
飽和”二進数６９（第３図）はゲート信号発生器６２お
よびレジスタＤＲが上述のような優先スケジュールを反
転するという結果に伴って設定される。もう１つの異常
状態時に、もしデータワードの１つが優先ビットＰを含
むなら、優先二進数６６は同じ源ラインからの少なくと
も１つの後続するワードと共にデータワードＤＡを伝送
するためコミットメントが形成されるという結果に伴っ
て（抑制されない限り）設定される。

１実施例の上記説明を考慮して、本発明のシステムが、
有効で経済的で公平なデータ伝送インターフェースを達
成するためさまざまくな部品および構造を使用する各種
の論理システムにおいて経済的な実行が可能であること
が明らかとされた。

結果的に、この発明の技術的範囲は特許請求の範囲によ
って適切に決定されるべきものである。

【図面の簡単な説明】

第１図は本発明に従ったクロスバ−データ伝送システム
のブロック図である。 第２図は第１図のシステムの部品のブロック図である。 第３図は第１図のシステムの別の部品のブロック図であ
る。 ＳＯ〜Ｓ９…源ライン、ＤＯ〜Ｄ９…目的地うイン、１
Ｇ…データ制御優先装置、３２…飽和ボックス、３４…
導体、３Ｇ…バッファ、４６．５０…ケーブル、６０…
目標デコーダ、６２…ゲート信号発生器、６８…制御装
置。 制御装置。

Claims (14)

【特許請求の範囲】
1. （１）信号で表されたデータの制御された通過のため予
   め決められた数のデータ源と予め決められた数の目的地
   とを相互結合するためのデータ伝送システムにおいて、 前記データ源の各々を前記目的地の各々へ相互接続する
   ゲート構造と、 指示された目的地に前記源の各々の中のデータを供給す
   るための手段と、 実質的に前記源の各々のための個々のセットの平衡した
   優先スケジュールに従って、前記源の各々から前記指示
   された目的地へ前記ゲート構造を経てデータの通過を適
   応させるための優先手段とを具備するデータ伝送システ
   ム。
2. （２）前記源がＳ０、Ｓ１、Ｓ２、Ｓ３、…として特定
   され、前記目的地がＤ０、Ｄ１、Ｄ２、Ｄ３、…として
   特定され、前記目的地のための前記セット優先スケジュ
   ールが、Ｄ０の優先順番がＳ０、Ｓ１、Ｓ２、Ｓ３、…
   ；Ｄ１の優先順番がＳ１、Ｓ２、Ｓ３、Ｓ４、…；Ｄ２
   の優先順番がＳ２、Ｓ３、Ｓ４、Ｓ５、…；…およびＤ
   ９の優先順番がＳ９、Ｓ０、Ｓ１、Ｓ２である請求項１
   記載のシステム。
3. （３）前記優先手段が、前記源から前記目的地へのデー
   タの流れを容易にするため前記個々の異なる平衡した優
   先スケジュールを反転するための優先度反転手段を含む
   請求項１記載のシステム。
4. （４）前記優先度反転を付勢するため前記システムにお
   いて異常な状況を明示するための手段を含む請求項３記
   載のシステム。
5. （５）明示のための前記手段が前記システムにおけるデ
   ータジャムを明示する手段を具備する請求項４記載のシ
   ステム。
6. （６）前記ゲート構造が前記信号で表されたデータの伝
   送における遅延を適応するためのＦＩＦＯ蓄積構造を含
   む請求項１記載のシステム。
7. （７）前記信号で表されたデータがデジタルワードの形
   であり、前記ゲート構造が選択された目的地を識別する
   ため信号で表されたアドレス目的地に前記ワードを供給
   するための手段を含む請求項１記載のシステム。
8. （８）前記ゲート構造が現在の前記目的地の各々へデー
   タを伝送するように時間制御されたゲートを含む請求項
   １記載のシステム。
9. （９）前記データの前記任意のものが後続するデータの
   ための伝送の優先度を示し、前記優先手段が伝送の優先
   度を示す前記データに従って前記優先スケジュールを修
   正する手段を含む請求項１記載のシステム。
10. （１０）前記原がＳ０、Ｓ１、Ｓ２、Ｓ３、…として特
    定され、前記目的地がＤ０、Ｄ１、Ｄ２、Ｄ３、…とし
    て特定され、前記目的地のための前記セット優先スケジ
    ュールが、Ｄ０の優先順番がＳ０、Ｓ１、Ｓ２、Ｓ３、
    …；Ｄ１の優先順番がＳ１、Ｓ２、Ｓ３、Ｓ４、…；Ｄ
    ２の優先順番がＳ２、Ｓ３、Ｓ４、Ｓ５、…；…および
    Ｄ９の優先順番がＳ９、Ｓ０、Ｓ１、Ｓ２であり、前記
    優先手段が、前記源から前記目的地へのデータの流れを
    容易にする前記個々の異なる平衡した優先スケジュール
    を反転するための優先度反転手段を含み、前記ゲート構
    造が前記信号で表されたデータの伝送における遅延を適
    応するためのＦＩＦＯ蓄積構造を含む請求項１記載のシ
    ステム。
11. （１１）任意の一組の源から任意の一組の目的地へ信号
    で表されたデータワードを伝送するための方法において
    、 目的地を示すためアドレス信号を前記データワードに供
    給し、 伝送のため与えられた前記データワードを記録し、 伝送のため与えられたデータの源を記録し、前記目的地
    の各々に関して前記源のため記録され設定された優先ス
    ケジュールのような前記ワードの源に従って源から目的
    地へ伝送するため与えられたデータワードを伝送し、前
    記優先スケジュールが前記目的地への前記源中の公平な
    アクセスのため平衡されている過程を含む方法。
12. （１２）前記データワードが循環的に伝送されるデータ
    ワードの伝送のシーケンスを含む請求項１１記載の方法
    。
13. （１３）前記源がＳ０、Ｓ１、Ｓ２、Ｓ３、…として特
    定され、前記目的地がＤ０、Ｄ１、Ｄ２、Ｄ３、…とし
    て特定され、前記目的地のための前記セット優先スケジ
    ュールが、Ｄ０の優先順番がＳ０、Ｓ１、Ｓ２、Ｓ３、
    …；Ｄ１の優先順番がＳ１、Ｓ２、Ｓ３、Ｓ４、…；Ｄ
    ２の優先順番がＳ２、Ｓ３、Ｓ４、Ｓ５、…；…および
    Ｄ９の優先順番がＳ９、Ｓ０、Ｓ１、Ｓ２である請求項
    １１記載の方法。
14. （１４）データを伝送する前記過程が前記源から前記目
    的地へのデータの流れを容易にするため前記個々の異な
    る平衡した優先スケジュールの反転を含む請求項１１記
    載の方法。（１５）前記反転の過程が前記優先度反転を
    付勢するための前記システムにおける異常な状況の感知
    を含む請求項１４記載の方法。