JPH0254578A - 電磁放射強度検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、電磁放射強度の空間的変化を検出する装置に
関する。

［従来技術及び発明が解決しようとする課題］単一の半
導体チップ基板上で４個のホトダイオードを中心軸の回
りに等しい角度差で配置して形成した十字型の光検出器
は、光源に対して物体の位置決めをする装置に利用し得
る。このような光検出器は、物体の上に設けられ、その
物体が所望の方向を向いているときに、光源からの光線
により４個のホトダイオードが等しい電流を発生するよ
うになっている。この物体の方向が変化すると、少なく
とも２個のホトダイオードの発生する光電流が互いに異
なる値になり、これから得られた誤差信号が制御装置の
帰還ループに供給され、光検出器の４個のホトダイオー
ドの光電流が等しくなるように物体の位置が調整される
。従来のこの種の光検出器では、微弱な光源を用いて物
体の位置決めをするには不適当であった。例えば、星か
らの光に基づいて宇宙船の位置を調整するようなことは
、従来の光検出器では不可能であった。この理由は、ホ
トダイオードが受ける光の強度が極度に小さいので、４
個のホトダイオードの光電流値の相対的変化は実質的に
一様で識別が困難になり、従って、得られる誤差信号の
瞬時値は、宇宙船の方向の誤差を正しく示す信号とは成
り得ないからである。

撮像用のＣＣＤ　（電荷結合装置：　Ｃｈａｒｇｅ　Ｃ
ｏｕｐｌｅｄＤｅν１ｃｅ）を用いて、ＣＣＤに入射す
る光の強度を表す電気信号を発生させることは周知であ
る。このような撮像用ＣＯＤとして、従来のＭＯＳ　（
金属酸化物半導体）のプロセス技術を用いて形成したシ
リコンのチップ基板の表面下にチャネル領域を埋め込ん
だ型式のものがある。このチップ基板の中で、電荷が光
電効果により発生される。従って、光子がチップ基板に
入射すると、導電電子が発生し、この導電電子が埋め込
み型チャネル領域に供給される。ＣＣＤのゲート電極構
体にクロック信号を供給して、埋め込み型チャネル領域
に供給された電荷をある期間だけそのチャネル領域に閉
じ込めることが出来る。適当なりロック信号をゲート電
極に印加して埋め込みチャネル領域から集積電荷を取り
出すことも出来る。しかし、従来の撮像用ＣＣＤでは、
電磁放射の強度の極めて微弱な変化を検出出来るほど高
感度の装置は実現されていない。

本発明の目的は、光などの電磁放射の強度の空間的変化
を極めて正確に測定し得る装置を提供することである。

［課題を解決する為の手段及び作用］ 本発明によれば、所定のスペクトル領域内で、電磁放射
強度の空間的変化を検知する装置を提供している。この
装置の主要部は、半導体物質で形成されており、所定の
スペクトル領域の電磁放射に応答して電荷キャリアを生
成する。この半導体の主要部には、第１及び第２電荷集
積領域があり、これら第１及び第２電荷集積領域は、電
荷キャリアに対する電位障壁を形成する領域によって分
離されている。所定の電位がこれら電荷集積領域に生じ
ると、電荷キャリアがこれら電荷集積領域に集積される
。これら第１及び第２電荷コレクタは、夫々第１及び第
２出力手段に接続されており、これら第１及び第２出力
手段から電荷が取り出される。

本発明の他の好適実施例によれば、所定のスペクトル領
域内の電磁放射強度の空間的変化を検出する。この装置
の半導体の主要部は、所定のスペクトル領域の電磁放射
に応答して電荷キャリアを生成する。この装置の主要部
は、半導体材料で形成されており、所定のスペクトル領
域内の電磁放射に応じて電荷キャリアを生成する。この
半導体の主要部は、４つの電荷集積領域を有し、第１及
び第２電荷集積領域は、第１障壁領域により第３及び第
４電荷集積領域と分離され、第１及び第３電荷集積領域
は、第２障壁領域により第２及び第４電荷集積領域と分
離されている。電荷集積領域と障壁領域の導電率は異な
っており、障壁領域によって、電荷集積領域内の電荷キ
ャリアに対する電位障壁が形成される。電荷集積領域内
に所定の電位が生じると、電荷集積領域内に電荷キャリ
アが集積される。第１〜第４電荷集積領域には、夫々第
１〜第４出力手段が接続されており、これら第１〜第４
出力手段から電荷キャリアが出力される。

［実施例１ 第１図は、本発明の電磁放射強度検出装置の好適実施例
の平面図である。この十字型の装置は、１つのＰ型巣結
晶シリコンのチップ基板（２）の上に形成されている。

このチップ基板（２）は単結晶なので、どの領域の結晶
面も他のどの領域の結晶面に対して平行、又は共面の関
係にある。第２図は、第１図のＡ−Ａ線に沿って切った
部分の初期の形成過程における断面図である。この第２
図に示すように、最初のイオン打ち込みによって、Ｐ十
の導電率を有する周辺チャネル・ストップ領域（１０）
がチップ基板内に形成される。この周辺チャネル・スト
ップ領域（１０）は、最終的にチップ基板の能動領域に
なる部分を囲んでいる。

このチップ基板（２）の能動領域は、略長方形である。

第３図は、第２図の部分の更に後の形成過程の状態を示
す断面図である。先ず、チップ基板のフィールド領域（
能動領域の外側の領域）の上に厚い酸化層（１８）が熱
形成される。更に、第２回目のイオン打ち込みにより、
ｎ型の不純物イオンが能動領域に注入される。チップ基
板の能動領域の中に、イオン打ち込みマスク（図示せず
）によってイオンの打ち込みがされなかった２つの線状
部分が分離領域（１４）として、第１図に破線で示して
いる。これら２つの分離領域（１４）は、第１図に示す
ように、互いに直交しており、各分離領域は、チップ基
板の能動領域を２つに分割している。従って、第２回目
の不純物イオン打ち込みにより、チップ基板の能動領域
に４つの埋め込み型チャネル領域（２０）が形成される
。これら４つの埋め込み型チャネル領域（２０）は、総
て同様の領域で、分離領域（１４）により互いに分離さ
れている。

第４図は、第１図のＢ−Ｂ線に沿って切った部分の初期
の形成過程における断面図である。また、第５図は、第
４図の部分の更に後の形成過程における断面図である。

更に、第６図は、第１図の装置の一部分を簡略に示す断
面図である。二酸化シリコンの薄膜（３２）が能動領域
の上に形成され、ポリシリコンの電極（４０）〜（４８
）が能動領域内の酸化膜（３２）の上に形成される。第
４図及び第５図では、これらの電極が共通の面上にある
ように示しているが、実際には、第６図に示すように三
層構造で、第２及び第３の層が夫々第１及び第２の層と
重なり合っている。尚、第６図では、酸化層（３２）を
図示せず、省略している。

これらの電極（４０）〜（４８）が形成された後、薄い
酸化層（３２）が部分的に除去され、第５図に示すよう
に、部分的にチャネル領域が露出され、その後オープン
・チューブ・デイフュージョン処理が行われる。このオ
ープン・チューブ・デイフュージョン処理により、ｎ型
の不純物イオンが、ポリシリコン電極と、酸化層（３２
）が除去されて露出されたチャネル領域とに注入される
。このようにして、ポリシリコン電極の導電率が増加し
、フローティング・デイフュージョン領域（５ｏ）及び
出力デイフュージョン領域（５２）が能動領域内に形成
される。第６図に示すように、金属製コンタクト（５４
）及び（５６）がこれらのデイフュージョン領域（５０
）及び（５２）に設けられる。金属製コンタクト（５４
）は、第１図のＦＥＴ（電界効果トランジスタ）（５８
）のゲートに接続されており、このＦＥＴのソース及び
ドレインは、チップ基板の周辺部分の接続パッド（６０
）及び（６２）に夫々接続されている。金属製コンタク
ト（５６）は、接続パッド（６４）に接続されている。

各電極の下のチャネル領域に電位の井戸（ウェル）が形
成される。この電位井戸の深さは、各電極に印加される
電位によって決まる。第１層のポリシリコン電極（４０
）及び（４２）は、夫々転送ゲート及びリセット・ゲー
トを構成している。

リセット・ゲート（４２）は、フローティング・デイフ
ュージョン領域（５０）及び出力デイフュージョン領域
（５２）の間のチャネル領域部分の上に位置している。

４つのリセット・ゲート（４２）は、相互接続されてお
り、更にチップ基板の周辺部分にある接続パッド（６６
）に接続されている。尚、第１図では、４つのリセット
・ゲートの相互接続手段を図示していない。同様に、４
つの転送ゲート（４０）も相互接続されており、更に周
辺部分の接続パッド（６日）に接続されている。第２Ｎ
のポリシリコン電極（４４）及び（４６）の内、電極（
４４）は、フローティング・デイフュージョン領域（５
０）と転送ゲート（４０）の間のチャネル領域の上にあ
る最終ゲートを構成し、電極（４６）は、最終ゲート（
４４）から転送ゲート（４０）を挟んで反対側のチャネ
ル領域の上にある蓄積ゲートを構成している。４つの最
終ゲート（４４）は、共通の接続パッド（７０）に接続
されており、４つの蓄積ゲート（４６）は、共通の接続
パッド（７２）に接続されている。第３層のポリシリコ
ン電極（４８）は、唯一の検出電極で、周辺チャネル・
ストップ領域（１０）で囲まれた埋め込みチャネル領域
及び蓄積ゲートの下のチャネル領域の全体を覆っている
。

この検出電極（４８）は、内部のチャネル分離領域（１
４）の上も覆い、接続パッド（７８）に接続されている
。ｐ型のチップ基板は、別の接続パッド（図示せず）に
接続されている。

第７図は、本発明の装置の動作中における種々の電極の
チャネル電位の相互関係を図式的に示す図である。第７
図の各水平線は、その上に示している第６図の各電極の
下のチャネル電位を表している。括弧内の数値は、各電
極に印加される電圧値の例を示している。第７図の左側
の垂直目盛りは、チャネル電位を簡略に表している。例
えば、蓄積ゲート（４６）に−４，８Ｖ（ボルト）の電
圧が印加された時、その蓄積ゲート（４６）の下のチャ
ネル電位は、約＋５Ｖである。尚、第７図では下に向か
って電位の値が増加するように示している。

本発明の電磁放射強度検出装置を動作させる際に、チ・
ンブ基板（２）の能動領域の上のフロント面上に光源が
結像するようにチップ基板（２）の位置を調整する。光
子がチップ基板に入射すると、光電効果によりチップ基
板内に導電電子が発生する。埋め込みチャネル領域内に
発生ずる導電電子もあるが、ｐ゛型基板内に発生して埋
め込みチャネル領域内に拡散してくる導電電子もある。

検出電極（４８）は、ｐ型基板に対して負の一定電位に
維持されている。この検出電極の負電位は、チップ基板
の表面電位を反転可能にする程度の十分大きな値に選択
されている。これによって、チップ基板の表面の電位は
、基板内に対して略一定の電位に維持される。検出電極
（４８）の負電位を例えば−７■という適当な値に選択
することにより、この検出電極（４８）の下のチップ基
板表面の電位が基板の電位と実質的に同一になる。埋め
込みチャネル領域内において、深くなるにつれて電位が
高くなっており、その結果、チャネル領域内の電子は、
チップ表面から反発される。更に、表面電位の反転によ
り、表面のすく下の部分に薄いホール層が形成され、こ
のホール層により、チャネル領域は、表面から分離され
る。従って、表面状態に起因する暗電流が、埋め込みチ
ャネル領域に与える影響は除去される。

測定実行の準備として、検出電極（４８）の下の埋め込
みチャネル領域の検出電位井戸から電荷を除去する為に
、蓄積ゲー）（４６）、転送ゲート（４０）及び最終ゲ
ート（４４）に正のクロック信号を順次印加する。その
後、集積期間の開始時点で、蓄積ゲート（４６）には、
検出電極（４８）に比べ少し正の電位（−４，８Ｖ）が
印加され、他方、転送ゲー１−（４０）には、高い正電
位（＋１０Ｖ）が印加される。最終ゲート（４４）には
、蓄積ゲート（４６）と転送ゲート（４０）の電位の中
間の電位（＋３．５Ｖ）が印加される。また、リセット
・ゲート（４２）には、最終ゲート（４４）より低い電
位（＋ＩＶ）が印加される。検出電極（４８）の下の埋
め込みチャネル領域内で発生成いはその領域に侵入して
きた導電電子は、転送ゲート（４０）の電位井戸へと引
き込まれる。第８図は、リセット・ゲート（４２）及び
転送ゲー１−（４０）に夫々印加される信号の関係を示
すタイミング波形図である。集積期間の終了直前に、リ
セット・ゲー）（４２）の電位は、リセット信号により
＋８．１■に上昇し、この結果、出力デイフュージョン
領域（５２）とフローティング・デイフュージョン領域
（５０）の間に導電チャネルが形成される。よって、フ
ローティング・デイフュージョン（５０）は出力デイフ
ュージョン（５２）と同電位となる。その後、リセット
・ゲート（４２）は、＋１ｖの電位に戻り、上記導電チ
ャネルは消滅する。その後、第８図に示すように、集積
期間の終了時点で、転送ゲート（４０）の電位は、転送
信号によって最終ゲート（４４）の電位と蓄積ゲート（
４６）の電位の間の値（＋ＩＶ）に設定される。この結
果、転送ゲー１−（４０）の下の電位井戸に集積された
電荷が最終ゲート（４４）の下の電位井戸に転送され、
この電荷は、更にフローティング・デイフュージョン領
域（５０）を通過してＦＥＴ（５Ｂ）のゲートに供給さ
れる。転送電位井戸の電荷が確実にＦＥＴ（５８）のゲ
ートに供給されるのに十分な時間が経過すると、転送ゲ
ー）（４０）は再び高い正電位にクロック駆動され、新
たな集積期間が開始される。

検出電極（４８）は、第３層ポリシリコンの唯一の電極
であり、クロック信号で駆動しないので電流を流すこと
がない。従って、このポリシリコンの第３層の電極を非
常に薄く形成して量子効率を向上することが可能である
。その上、能動領域内の４つの領域は、別々のチップ基
板上に形成されたものを組み合わせたものではな（、チ
ャネル・ストップ領域により分離しているだけなので、
周辺チャネル・ストップ領域によって囲まれた全検出領
域により電磁放射の強度を検出することが出来る。

以上本発明の好適実施例について説明したが、本発明は
ここに説明した実施例のみに限定されるものではなく、
本発明の要旨を逸脱することなく必要に応じて種々の変
形及び変更を実施し得ることは当業者には明らかである
。例えば、蓄積ゲート（４６）は、上記実施例に関して
説明した動作に限定されるものではなく、種々のゲート
に印加した電位を適当に選択することにより、転送電位
井戸の替わりに蓄積ゲートの電位井戸に電荷を集積する
ようにしても良い。集積期間の終了時点で、転送ゲート
を蓄積ゲートより正電位に設定し、且つ、最終ゲートを
もっと高い正電位に設定することにより、蓄積電位井戸
から転送電位井戸に電荷を転送し、そこから最終電位井
戸に電荷を転送しても良い。また、ポリシリコンの第３
層の構成は必須のものではなく、第９図に示すように、
ｐ型不純物を電荷集積領域に極めて浅くドーピングし、
ｐ＋の導電率を有する薄層（８０）を形成することによ
り同じ効果を得ることも出来る。このｐ＋の薄層（８０
）は、チャネル・ストップ領域（１４）の上に形成され
ているので、基板領域に接続されて同電位となり、この
薄層（８０）によって電荷集積領域のチャネル電位が基
板領域に対し正の電位に維持される。１９８７年２月２
４日出願の米国特許出願筒０７／１８８３２号の明細書
に記載されているように、チップ基板を薄く形成すれば
、必ずしもこの装置のフロント表面側から電磁放射を当
てな（でも良い。尚、上述の種々の電位の値は、単なる
例示に過ぎないものと理解されたい。更に、第１図の実
施例で説明したような、電荷集積領域を４つに区分した
十字型の装置に限定されるものではなく、少なくとも２
つの領域に電荷集積領域を区分した装置でも良い。

［発明の効果］ 本発明によれば、電荷集積領域を複数の領域に区分し、
これら電荷集積領域を所定電位に維持し、複数の電荷集
積領域から夫々電荷を取り出すように構成することによ
り、電荷集積領域の量子効率及び電荷の出力効率を共に
向上させ、極めて高感度の電磁放射強度検出装置を実現
出来る。

【図面の簡単な説明】

第１図は、本発明の電磁放射強度検出装置の好適実施例
の平面図、第２図は、第１図のＡ−Ａ線に沿って切った
部分の初期の形成過程における断面図、第３図は、第２
図の部分の更に後の形成過程の状態を示す断面図、第４
図は、第１図のＢ−Ｂ線に沿って切った部分の初期の形
成過程における断面図、第５図は、第４図の部分の更に
後の形成過程における断面図、第６図は、第１図の装置
の一部分を簡略に示す断面図、第７図は、本発明の装置
の動作中における種々の電極のチャネル電位の相互関係
を図式的に示す図、第８図は、リセット・ゲート（４２
）及び転送ゲート（４０）に夫々印加される信号の関係
を示すタイミング波形図、第９図は、本発明に係る他の
実施例の一部分を示す断面図である。 （２）は半導体チップ基板、（１４）は分離領域、（２
０）は電荷集積領域、（４０）、（４４）、（４６）、
（４８）は電極手段、（５４）は出力手段である。

Claims (1)

1. 【特許請求の範囲】 電位障壁を形成する分離領域により互いに区分された複
   数の電荷集積領域を含み、所定のスペクトル領域の電磁
   放射に応じて電荷キャリアを発生する半導体物質の主要
   部と、 上記複数の電荷集積領域を所定の電位に維持し、上記電
   荷キャリアを集積させる電極手段と、上記複数の電荷集
   積領域から夫々電荷キャリアを取り出す複数の出力手段
   とを具えることを特徴とする電磁放射強度検出装置。