JPH0252297B2 - - Google Patents

Info

Publication number
JPH0252297B2
JPH0252297B2 JP60197503A JP19750385A JPH0252297B2 JP H0252297 B2 JPH0252297 B2 JP H0252297B2 JP 60197503 A JP60197503 A JP 60197503A JP 19750385 A JP19750385 A JP 19750385A JP H0252297 B2 JPH0252297 B2 JP H0252297B2
Authority
JP
Japan
Prior art keywords
peripheral
pid
sid
host computer
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP60197503A
Other languages
English (en)
Other versions
JPS6170649A (ja
Inventor
Pii Sariban Jeemusu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JPS6170649A publication Critical patent/JPS6170649A/ja
Publication of JPH0252297B2 publication Critical patent/JPH0252297B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646Configuration or reconfiguration
    • G06F12/0653Configuration or reconfiguration with centralised address assignment
    • G06F12/0661Configuration or reconfiguration with centralised address assignment and decentralised selection
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00Network arrangements, protocols or services for addressing or naming
    • H04L61/50Address allocation
    • H04L61/5038Address allocation for local use, e.g. in LAN or USB networks, or in a controller area network [CAN]

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、共通シリアル・データバスを用いて
ホスト・コンピユータ及び単数又は複数の周辺装
置間の通信リンクをするコンピユータ・システ
ム、特にバス上で各周辺装置にアドレスを動的に
割当てる周辺装置のアドレス割当て方法に関す
る。
〔従来の技術及びその問題点〕
単数又は複数のキーボード、ジヨイステツク又
はデジタイザの如き周辺装置が共通シリアル・デ
ータバスを介してホスト・コンピユータを通信す
るとき、バスを介してコンピユータが受取る特定
データをどの周辺装置が送つたかをコンピユータ
は見分けられなければならない。更に、コンピユ
ータが、バスを介して或る周辺装置にデータを送
るとき、選択した装置はデータが送られることを
知らなければならない。また、他の全ての周辺装
置はデータを無視すべきであることを知らなけれ
ばならない。従来は、通常、データ伝送プロトコ
ルを設定し、それにより周辺装置への又は周辺装
置からの全データ伝送は、普通、伝送の初めに周
辺アドレス情報を含む。各周辺装置には、独自の
アドレスが割当てられ、そのアドレスをコンピユ
ータへの全てのデータ伝送に織り込む。同様に、
コンピユータは各周辺装置への全伝送に選択した
周辺装置の独自のアドレスを織り込む。各周辺装
置は、その独自のアドレス・コードを含むデータ
伝送にのみ応答し、他を無視するように設定して
ある。
従来は、各周辺装置の独自のアドレスは、例え
ば、スイツチの設定の様な装置内のハードウエア
の調整により又は各装置内に含むリード・オンリ
ー・メモリ(ROM)に蓄積したデータにより設
定する。各周辺装置内の通信制御器は、ROM内
に蓄積した又はスイツチで設定した数に一致する
アドレスを含むメツセージのみに応答するように
プログラムされる。各周辺装置内でROMを使用
する欠点は、ROMが各周辺装置に対し異ならな
ければならないことである。例えば、2個のキー
ボードを同じバスに接続すれば、1個のキーボー
ド内のROMを変更しなければならない。
各周辺装置内でスイツチを使用すると、操作者
は各装置に独自のアドレスを容易に与えるれる。
しかし、多数の周辺装置に適応するために、アド
レスに数ビツトを使用すると、多数のスイツチを
使用しなければならない。また、操作者が多数の
スイツチを設定すると、操作上の設定誤りをす
る。
どの周辺装置内でもROMを変える必要なく、
又は、周辺装置内のスイツチに完全な装置アドレ
スを設定する必要なく、周辺装置をシリアル・バ
スに付加できれば、都合がよい。
従つて、本発明の目的は、単一シリルア・バス
に接続した各周辺装置のアドレス割当て方法を提
供することである。
本発明の他の目的は、異なる型の周辺装置を判
別するための周辺装置のハードウエアを変える必
要がないアドレス割当て方法を提供することであ
る。
本発明の他の目的は、同じ型の周辺装置を見分
けるために周辺装置のハードウエアに簡単な変更
のみが必要であるアドレス割当て方法を提供する
ことである。
本発明の他の目的は、装置が始動するとき、ホ
スト・コンピユータがシリアル・バスに接続した
各周辺装置の型を自動的に判断するアドレス割当
て方法を提供することである。
〔問題点を解決するための手段及び作用〕
本発明の周辺装置のアドレス割当て方法によれ
ば、単一シリアル・データバスを通つて中央即ち
ホスト・コンピユータと交信する複数の周辺装置
を動的にアドレスする。各周辺装置は遠隔汎用周
辺インタフエース装置(PID)及び4個1組のス
イツチを含む。ホスト・コンピユータは、両方向
性パラレル・ポートを介してマスタ制御器に接続
する。マスタ制御器及び全PIDの各々はシリア
ル・データバスに接続したシリアル・ポートを有
する。ホスト・コンピユータ及び周辺装置間を通
過する全情報は、マスタ及び相当するPIDを通
る。
各PIDは、周辺装置の型番号を蓄積するROM
を含む。例えば、キーボードPIDに蓄積した周辺
装置の型番号はジヨイステイクPIDに蓄積した周
辺装置の型番号と異なる。しかし、2個のキーボ
ードのPIDに蓄積した型番号は同一である。
各周辺装置内の4個のスイツチは、同じ型の2
個の周辺装置を判別するために用いる。例えば、
同じ識別周辺型番号をもつ同じ型の2個のキーボ
ードは同じシリアル・バスに接続し、そして、ス
イツチを異なつて設定する。各スイツチは、2個
の可能位置をもつ。どの周辺装置の4個のスイツ
チは16個の異なるスイツチ位置の組合わせのいず
れに設定してもよいので、スイツチは同じ型の16
個の周辺装置を識別できる。どのように特定の周
辺装置のスイツチ位置を実際に組合わせても、バ
ス上の同じ型の他の周辺装置の組合わせと一致し
ない限り問題ではない。各PIDは、内部レジスタ
内に特定のスイツチ設定を示す連続番号(1乃至
16)を蓄積する。
始動的に、各PIDは初めに汎用アドレス・コー
ドと共に伝送する命令又はデータを受け取るよう
にプログラムする。ホスト・コンピユータは、マ
スタ制御器が一連の“CONFIG(構成制御)”命
令を汎用アドレス・コードと共にPIDに伝送する
“構成制御サイクル”を開始する。このCONFIG
命令は、全PIDが認識し、各PIDは受け取つた
CONFIG命令を計数する。計数値がPIDに関連す
る型及び連続番号の独自の組合わせに関係するポ
ール番号に到達するとき、PIDは“REQUEST
SID(SID要求)”メツセージをマスタ制御器に伝
達する。“REQUEST SID“メツセージは、周辺
型番号及びスイツチ位置コードを含む。
“REQUEST SID“メツセージを受け取ると、マ
スタPIDはCONFIG命令の伝送を停止し、ホス
ト・コンピユータに周辺型番号及びスイツチ位置
コードを伝送する。次に、ホスト・コンピユータ
は、周辺装置用のアドレス・コードとして使用す
る“短縮認識番号”(SID番号)を決定し、次に
“ASSIGN SID(SID割当て)“命令を発する。
“ASSIGN SID”命令は、マスタ制御器により、
REQUST SIDメツセージで受けた型番号及び連
続番号と、SID番号と共にシリアルバスを介して
伝送される。
“REQUEST SID”メツセージを送るPIDは、
それ自体の周辺番号及び連続番号を含む
ASSIGN SID命令に応答するようにプログラム
され、ASSIGN SID命令は、PIDが内部アドレ
ス・レジスタにSID番号を蓄積するようにする。
その後は、PIDは特定のSID番号に従い伝送され
るどの到来メツセージにも応答し、発せられるメ
ツセージ毎にそのSID番号を含む。この様に、
SID番号は装置が再始動するまで、その周辺独自
アドレスになる。
“ASSIGN SID”命令を伝送した後、マスタ
制御器は、CONFIG命令が、PIDに関連した最高
可能ポール番号に等しいプリセツト計数限界値に
到達するまで、CONFIG命令の発生を続ける。
計数が限界に達すると構成サイクルが完了し、各
周辺装置は独自のSID番号アドレスを要求し、そ
して得る。ホスト・コンピユータ及び周辺装置間
の次の交信はSID番号アドレス・コードを用いて
伝送できる。
従つて、本発明は、ホスト・コンピユータが装
置の始動後、周辺アドレスを動的に設定できるよ
うにする。同じ型の全周辺装置は、同じROMを
含み、同じ型の2個の周辺装置を同じシリアル・
バスに接続しなければ、周辺装置を識別するため
に、周辺ハードウエアに対する手動調整は必要は
ない。その場合、操作者は同様の周辺装置内でス
イツチ設定を調整しなければならないが、設定が
同様の周辺装置に関するスイツチの設定と重複し
ない限り、スイツチの正確な設定は必要ない。ま
た、操作者の誤りの頻度も少ない。
同一型の全装置は、同じ周辺型番号を有するの
で、ホスト・コンピユータは、周辺型番号を受け
取るとき、始動中、周辺装置の型を認識するよう
に、プログラムできる。一度、ホスト・コンピユ
ータが周辺装置の型を認識すると、コンピユータ
は、予めプログラムし、本質的に適合した駆動回
路を介して周辺装置と通信できる。この様に、本
発明は周辺装置を動的に誤りするだけでなく、ホ
スト・コンピユータが周辺装置の型を認識するた
めの手段を提供する。
〔実施例〕
第1図は、ホスト・コンピユータ20と、キー
ボード、ジヨンステイツク又はデジタイザの如き
単数又は複数の周辺装置30との間で通信リンク
を行う本発明を実施するためのモジユラー入力シ
ステム10を示すブロツク図である。モジユラー
入力装置10は、マスタ・インタフエース制御器
40、単数又は複数の周辺インタフエース装置
(PID)50及び各PID用の4個のスイツチから
成るスイツチ群60を含む。
ホスト・コンピユータ20は、ホスト・コンピ
ユータ内の両方向性パラレル・ポート24をマス
タ・インタフエース制御器40内のパラレル・ポ
ート42に結合するパラレル・バス22を介して
マスタ制御器40と通信する。マスタ・インタフ
エース制御器40及び各PID50は、シリアル・
モジユラー・インタフエース・バス46を形成す
るために接続したシリアル・ポート44を有す
る。ホスト・コンピユータ20及びいずれかの周
辺インタフエース装置50間を通る全情報は、マ
スタ・インタフエース制御器40、シリアル・バ
ス46及びPID50を通過する。
各PID50は、周辺装置の型を示す番号(以下
周辺型番号という)を蓄積したROM52を含
む。例えば、キーボードPIDに蓄積した周辺型番
号は、ジヨイステイツクPIDに蓄積した周辺型番
号と異なる。しかし、2個の同一のキーボードに
関する型番号は、同一である。
周辺装置30内に取付けることができるスイツ
チ群60を用いて、同じ型の2個の周辺装置を区
別する。例えば、同じ識別周辺型番号の2個の同
じ型のキーボードを同じシリアル・バスに接続す
れば、スイツチ群60内のスイツチは異なるよう
に設定する。スイツチ群60内の各スイツチは、
2個の可能スイツチ位置を有する。いずれかの周
辺装置30のスイツチ群60内の4個のスイツチ
は、16個のスイツチ位置の組合わせのうちのいず
れかに設定できるので、16個の同じ型の周辺装置
をスイツチで区別できる。或る周辺装置のスイツ
チ位置の組合わせが、同じ型の他の周辺装置のス
イツチ位置の組合わせと一致しない限り、どの特
定の周辺装置30に対しスイツチ位置の実際の組
合わせをどうするかは重要ではない。各PID50
はスイツチ位置を調べ、特定スイツチ設定を表わ
す数(0乃至15の10進数)を連続番号レジスタ5
4内に置く。このレジスタ54は、プロセツサ5
6によりアクセスするランダム・アクセス・メモ
リ(RAM)48内に含むことができる。
各PID50は、型番号計数レジスタ58、連続
番号計数レジスタ62、アドレス・レジスタ80
及び通信バツフア64を含んでおり、これら前部
をRAM48内に含むことができるプロセツサ5
5は、通信バツフア64を使つて、バス46を介
して伝送するデータを一時的に蓄積する。レジス
タを以下に説明する。
マスタ・インタフエース制御器40も、ROM
72内に含むプログラムで制御するプロセツサ7
0、バス46を介して伝送するデータの一時的蓄
積のための通信バツフア74及びポール計数レジ
スタ76を含む。ポール計数レジスタ76及びバ
ツフア74はRAM78内に含むことができる。
第2図は、システム始動に続くシステム構成制
御の間、マスタ・インタフエース制御器40の動
作を制御するためのROM72内に含むルーチン
の流れ図である。制御器40がバス22を介して
ホスト・コンピユータ20から“CONFIG”命
令を受け取るとき、システム構成制御が開始す
る。これは、システムの始動又はリセツトの際に
生じる。構成制御ルーチンの目的は、ホスト・コ
ンピユータ20が各周辺装置30にアドレスを割
当てるようにすることである。
第1及び第2図を参照すると、構成制御ルーチ
ンの開始(第2図のブロツク101)を起動する
ホスト・コンピユータ20からのCONFIG命令
を受け取るとすぐに制御器40は、ポール計数レ
ジスタ76を0に設定し(ブロツク102)、汎
用アドレス“FE”を用いた全PID50にバス4
6を介してCONFIG命令を伝送し、
“TIMEOUT”タイマを始動させる。ブロツク1
04及び105では、制御器40は
“TIMEOUT”タイマの期間待機し、どのPID5
0でも“REQUEST SID”メツセージに応答す
るかどうかを調べる。これは、周辺装置アドレス
として使用するための、“短縮確認”(SID)番号
を周辺装置30が要求していることを示す。周辺
装置がこの様な番号を要求すると、ブロツク10
6で、制御器40は、ホスト・コンピユータ20
からSID番号を得て、アドレスされた“ASSIGN
SID”命令によりこのSID番号を汎用アドレス・
コードFEを用いた全周辺装置に伝送する。
ASSIGN SID命令は、更に“REQUEST SID”
メツセージを送るPIDがSID番号を受取り、一
方、他のPIDがそれを拒絶する以下に説明する情
報を含む。次に、受信したPIDは、SID番号の受
取を承認する。
“ACK”メツセージを制御器40に伝送する。
ブロツク106において、始動する第2タイマ
は、ACKメツセージを受け取るためのセツト時
間を考慮に入れる。ブロツク107及び111で
は制御器40はACKメツセージを持つループを
形成する。TIMERサイクルの終りでACKメツセ
ージを受け取らなければ、制御器40は承認誤り
を知らせるホストに“ACKF”メツセージを送
る。
SID番号を伝送し、受信PIDからACKメツセー
ジを受け取つた(ブロツク107)後、又は、
REQUEST SIDメツセージをTIMEOUT時間内
に受け取らなければ(ブロツク105)ACKFメ
ツセージを制御器40に伝送した(ブロツク11
2)後、ブロツク108で、ポール計数レジスタ
76内に含んだ数を1だけ増加し、次にブロツク
109で、蓄積した番号が、バス46に接続でき
る周辺装置の最大数4096に等しいかを調べる。
4096個のCONFIG命令した後、構成制御はブロ
ツク110で終了する。発するCONFIG命令が
4096より少なければ制御器40はブロツク103
内で他のCONFIG命令を伝送し、サイクルは再
び始まる。
システム構成制御中、各PIDは制御器40によ
りバス46上のCONFIG命令の数を計数し、制
御器40は16個のCONFIG命令毎に1回、型番
号計数レジスタ58の計数を増加させる。連続番
号計数レジスタ62は、CONFIG命令毎に1回
増加するが、16を計数した後、0にリセツトす
る。型番号計数レジスタ58に蓄積した計数値が
ROM52内に蓄積した周辺装置の型番号に一致
するとき、及び連続番号計数レジスタ62に蓄積
した数が連続番号レジスタ54に蓄積した連続番
号に一致するとき、PID50は“REQUEST
SID”メツセージを制御器40に伝送し、アドレ
ス・コードとして使用するために上述の様にSID
番号を含む“ASSIGN SID”メツセージを順番
に受け取る。連続番号及び型番号の組合わせは、
各PIDに関し独自のものなので、各PIDは独自の
SID番号を受け取る。各PID50は、アドレス・
レジスタ80に、そのSID番号を蓄積する。
第3図は、システム構成制御中、PID50の動
作を制御するためのROM52が含むプログラム
の流れ図である。第1図及び第3図を再び参照す
ると、PID構成ルーチンは、システムのパワーア
ツプに関し、ブロツク201で開始する。ブロツ
ク202では、各PID50は16進数FEをアドレ
ス・レジスタ80にロードする。各PIDは、レジ
スタ80内に含む数の前ではバス46を介して伝
送する情報に応答する。この様に、システム始動
後、全てのPID50にアドレスFEに送られたメ
ツセージに応答する。また、ブロツク202で、
各PID50はロジツク誤り状態に対する“型一
致”マーカを設定する。このマーカは、型番号計
数レジスタ58に蓄積したCONFIG命令計数値
がROM52に蓄積した型番号に達したかどうか
を示すために使用する。ロジツク誤り状態は、一
致がまだ起きていないことを示す。
アドレス・レジスタ80内のアドレスFEにつ
いて、あらゆるPID50はバス46を介してマス
タ・インタフエース制御器40により伝送される
第1CONFIG命令を待つ(ブロツク203)、第
1CONFIG命令を受け取ると、各PID50はブロ
ツク204で示す様に型番号計数レジスタ58及
び連続番号計数レジスタ62の内容を0にする。
各PID50はブロツク205及び216を含む
ループに入り、そこでPIDは連続的にバス46上
のCONFIG命令又はASSING SID命令の発生回
数を調べる。PID50は制御器40からCONFIG
命令を受け取るとき、ブロツク206で型一致マ
ーカが真であるかどうはを調べる。そうでなけれ
ば、PID50は連続番号計数レジスタ62の計数
を増加させる。ブロツク209で、PID50は連
続番号計数レジスタ62の計数が16に達したかど
うかを調べる。そうでなければ、PID50は動作
をブロツク205及び216に戻し、他の
CONFIG命令を待つ。連続番号計数レジスタ6
2の計数が16に達すると、PID50はブロツク2
10で連続番号計数を0にする。
ブロツク211で、PID50は番号計数レジス
タ58に含まれた数が256に等しいかどうかを調
べる。4096個のCONFIG命令をPIDが受け取つた
後、型番号計数値は256に達する。これは、伝送
する最大数である。通常の動作上、4096個の
CONFIG命令を発する前に各PIDは、SID番号を
受け取る。4096個のCONFIG命令を発するとき
までにPIDがSID番号を受け取らなければ、その
とき、構成制御誤りがある。その時点で、誤りメ
ツセージを発生できる。しかし、第3図では、こ
の様な誤りがあるとき、PID動作がブロツク20
2に戻され、構成制御に続く汎用アドレスFEを
PIDが保持する。
構成制御ルーチンがブロツク211に達すると
き、型番号レジスタ58に蓄積した計数値が256
に達していないとすると、PID50はブロツク2
12内の型番号計数レジスタ58の計数を増加さ
せ、ブロツク205に戻つて他のCONFIG命令
を待つ。
型番号計数レジスタ58に蓄積した計数値が
ROM52に蓄積した周辺装置の型番号に達する
とき、ブロツク207は型一致マーカを論理真値
に設定するブロツク213にPID50を向かわせ
る。その後、ブロツク214で、PID50は連続
番号計数レジスタ62の内容をレジスタ54内に
蓄積した周辺装置の連続番号と比較する。2つの
値が一致すると、PID50はブロツク215に従
つて、REQUEST SID命令を制御器40に送る。
2つの値が一致しないとき、又は、REQUEST
SIDメツセージを送つた後、レジスタ62内の連
続番号計数値がブロツク208で増加し、PID5
0はブロツク205のループに再び戻され、他の
CONFIG命令又はASSIGN SID命令を待つ。次
のCONFIG命令を受け取ると、ブロツク206
はPID50をブロツク214に直接に向かわせ、
型一致マーカがすでに真値であるのでブロツク2
13を迂回する。
ここで、型番号及び連続番号の組合わせが各
PID50に対して独自のものであるので、1個の
PID50のみが一度にREQUEST SID命令を送
る。ROM52に蓄積した型番号は各周辺装置3
0の型に対して独自であり、一方、レジスタ54
内の連続番号は同じ型の周辺装置を識別するため
に独自に設定する。
ブロツク215で制御器40に送つた
REQUEST SIDメツセージは、初めのPID50
の型及び連続番号を含む。制御器40は、この番
号をホスト・コンピユータ20に送る。ホスト・
コンピユータ20は、周辺装置の型を識別するた
めにこの型番号を用いることができ、周辺装置と
交信するとき適切なインタフエース・ルーチンを
後で用いることができる。ホスト・コンピユータ
20は、周辺装置のアドレス用に適当なSID番号
を決定し、ASSIGN命令によつてSID番号をPID
50に戻すように伝送する。ASSIGN命令は、
SID要求をするPID50の型及び連続番号を含
む。
全PID50がASSIGN命令を受け取るが、要求
するPID50がアドレス・レジスタ80内の
ASSIGN命令で伝送されるSID番号を蓄積する。
ブロツク217では、PID50はASSIGN SID
命令に含まれる型及び連続番号データを、それ自
体の蓄積した型及び連続番号と比較する。数が一
致しなければ、PID50の動作をブロツク205
に戻し、他のCONFIG又はASSIGN命令を待つ
ことにより、命令を無視する。数が一致すると、
次にブロツク218でPID50はアドレス・レジ
スタ80にSID番号を蓄積し、ブロツク219
で、SID番号の受け取りを認め、CONFIG命令の
発生を再開できるようにするマスタ・インタフエ
ース制御器40にACKメツセージを送る。従つ
て、伝送したSID番号をレジスタ80に蓄積する
PID50は、割当てたSID番号を含むどのメツセ
ージにも応答する。SID番号を受け入れたいずれ
かのPID用の構成ルーチンはブロツク220で終
了する。制御器40が4096個のCONFIG命令を
発生するときまでに、全PID50は独自のSID番
号を要求し受け取る。その後、ホスト・コンピユ
ータ20及び周辺装置30はSID番号アドレスを
使用する。
好適な実施例では、マスタ・インタフエース制
御器40及びPID50は、初期の構成の間、IBM
標準同期データ・リンク制御プロトコルのサブセ
ツトを実行し、第2図及び第3図に示すルーチン
を実行するためにプログラムしたROMと共にイ
ンテル社製8744リモート汎用周辺インタフエー
ス・マイクロコンピユータを含む。しかし、制御
器40及びPID50のハードウエア要求は、第1
図に示したものと同様の特徴を含み、本発明から
逸脱することなく第2図及び第3図に示した段階
を実行するようにプログラムできるマイクロプロ
セツサ即ち制御器により、制御器40及びPID5
0のハードウエア要求が実行できることが理解で
きる。更に、スイツチ群60は、可動若しくは切
断可能な1組のジヤンパ、又は第1図の連続番号
レジスタ54内に蓄積するための独自の方法で置
換できる。
第2図の流れ図を実行するための簡略コード・
リストを次に示す。
10 POLL=0 20 SEND CONFIG TO ADDFESS FE 30 START TIMEOUT 40 IF SID REQUEST RECEIVED
THEN GOTO60 50 IF TIMEOUT LIMIT THEN
GOTO100 60 START TIMER 65 GET SID FROM HOST 70 SEND ASSIGN SID TO ADDRESS
FE 80 IF ACKNOWLEDGE RECEIVED
GOTO100 85 IF TIMER LIMIT THEN
GOTO90ELSE GOTO80 90 SEND ACKF TO HOST 100 POLL=POLL+1 110 IF POLL<>4096 THEN GOTO 20 120 END 第3図の流れ図を実行するための簡略コード・
リストを次に示す。
05 ADDRESS=FE 10 TMATCH=0 20 IF CONFIG NOT RECEIVED THEN
GOTO225 30 TCOUNT=0 40 SCOUNT=0 50 IF CONFIG FECHIVED THEN
GOTO90 60 IF ASSIGN NOT RECEIVED THEN
GOTO50 70 IF TYPE=TNUMBER AND SERIAL
=SNUMBER THEN ADDRESS=SID ELSE
GOTO50 80 END 90 IF TMATCH=1THEN120 100 IF TCOUNT<>TYPE THEN130 110 TMATCH=1 120 IF SCOUNT=SERIAL THEN SEND
REQUEST SID 130 SCOUNT=SCOUNT+1 140 IF SCOUNT<16GOTO50 160 SCOUNT=0 170 IF TCOUNT=256THEN GOTO05 180 TCOUNT=TCOUNT+1 190 GOTO50 〔発明の効果〕 本発明によれば、キーボード、ジヨイステイツ
ク等の周辺装置のインタフエース装置内で、周辺
装置の型番号を例えばROMに蓄積し、且つ同じ
型の周辺装置を識別するための連続番号を例えば
レジスタに変更可能に蓄積し、両番号の組合わせ
により、周辺装置を特定してアドレス設定できる
ので、同じ型の周辺装置を見分けるためにインタ
フエース装置を変更する必要がない。
【図面の簡単な説明】
第1図は本発明による周辺装置のアドレス割当
て方法を実施するためのコンピユータ・システム
のブロツク図、第2図は第1図のマスタ・インタ
フエース制御器の動作を表わす流れ図、第3図は
第1図の周辺インタフエース装置の動作を表わす
流れ図である。 図中において、20はホスト・コンピユータ、
30は周辺装置、40はマスタ・インタフエース
制御器、50は周辺インタフエース装置である。

Claims (1)

  1. 【特許請求の範囲】 1 インタフエース装置及びバスを介してホス
    ト・コンピユータと通信する複数の周辺装置を有
    するコンピユータ・システムにおいて、 各インタフエース装置に、対応する周辺装置の
    型に関する型番号を蓄積し且つ同一型の周辺装置
    を識別するための識別番号を変更可能に蓄積し、 上記ホスト・コンピユータは、上記バスに計数
    命令を出力し、 上記各インタフエース装置は、上記計数命令を
    計数し、特定のインタフエース装置に蓄積した所
    定型番号及び識別番号の組合わせにより決る数値
    を計数したとき、上記ホスト・コンピユータに上
    記型番号及び識別番号を含むアドレス要求メツセ
    ージを送り、 上記ホスト・コンピユータは、上記アドレス要
    求メツセージに従い上記特定のインタフエース装
    置にアドレス・コードを割当てることを特徴とす
    周辺装置のアドレス割当て方法。
JP60197503A 1984-09-07 1985-09-06 周辺装置のアドレス割当て方法 Granted JPS6170649A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US64854184A 1984-09-07 1984-09-07
US648541 1984-09-07

Publications (2)

Publication Number Publication Date
JPS6170649A JPS6170649A (ja) 1986-04-11
JPH0252297B2 true JPH0252297B2 (ja) 1990-11-13

Family

ID=24601209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60197503A Granted JPS6170649A (ja) 1984-09-07 1985-09-06 周辺装置のアドレス割当て方法

Country Status (3)

Country Link
EP (1) EP0173905A2 (ja)
JP (1) JPS6170649A (ja)
CA (1) CA1249374A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4730251A (en) * 1985-10-28 1988-03-08 International Business Machines Corporation Automatic I/O address assignment
JPS62299440A (ja) * 1986-06-19 1987-12-26 Isuzu Motors Ltd 異常検出装置付車両のクラツチ制御装置
US5053883A (en) * 1988-12-23 1991-10-01 Scientific-Atlanta, Inc. Terminal polling method
US5787305A (en) * 1995-04-25 1998-07-28 Pc-Tel, Inc. Host signal processing modem using a software simulation of a UART
DE19733906C2 (de) * 1997-08-05 1999-09-30 Siemens Ag Verfahren zur automatischen Adreßvergabe, Bussystem zur automatischen Adreßvergabe und Kommunikationsteilnehmer, die im Bussystem bzw. im Rahmen des Verfahrens einsetzbar sind
DE19931202A1 (de) * 1999-07-07 2001-01-11 Philips Corp Intellectual Pty Modulare Bedieneinrichtung für videotechnische Geräte
EP1206868B1 (de) 1999-08-23 2005-03-16 PILZ GmbH & CO. Verfahren zum konfigurieren eines sicheren busteilnehmers und sicheres steuerungssystem mit einem solchen

Also Published As

Publication number Publication date
JPS6170649A (ja) 1986-04-11
CA1249374A (en) 1989-01-24
EP0173905A2 (en) 1986-03-12

Similar Documents

Publication Publication Date Title
US4773005A (en) Dynamic address assignment system
US5063494A (en) Programmable data communications controller
US4485438A (en) High transfer rate between multi-processor units
US5165022A (en) Channel and control unit having a first I/O program protocol for communication with a main processor and a second universal I/O program protocol for communication with a plurality of I/O adapters
EP0221303B1 (en) Automatic i/o address assignment
EP0308408B1 (en) Information transfer method and arrangement
US6389495B1 (en) Dedicated circuit and method for enumerating and operating a peripheral device on a universal serial bus
CA1241766A (en) Communication controller using multiported random access memory
US4488231A (en) Communication multiplexer having dual microprocessors
US5809334A (en) Receive packet pre-parsing by a DMA controller
EP0459714A2 (en) Interrupt processing allocation in a multiprocessor system
US5410709A (en) Mechanism for rerouting and dispatching interrupts in a hybrid system environment
JPH0426743B2 (ja)
US4523310A (en) Synchronous communications multiplexer
US5444860A (en) Translator system for message transfers between digital units operating on different message protocols and different clock rates
KR920009449B1 (ko) 공통 버스제어방법 및 시스템
JPH0252297B2 (ja)
CA1169158A (en) Communication multiplexer variable priority scheme
JPH0142415B2 (ja)
EP0049158B1 (en) I/o data processing system
EP0424658A2 (en) Computer system
KR920004061B1 (ko) 입/출력 제어 시스템 재구성용 시스템
EP0028891B1 (en) A data processing system
CA1169157A (en) Communication multiplexer having an apparatus for establishing a single line priority
EP0060535A2 (en) Multiprocessor network