JPH0251917A - Inter-frame predictive coding transmission method - Google Patents

Inter-frame predictive coding transmission method

Info

Publication number
JPH0251917A
JPH0251917A JP63203004A JP20300488A JPH0251917A JP H0251917 A JPH0251917 A JP H0251917A JP 63203004 A JP63203004 A JP 63203004A JP 20300488 A JP20300488 A JP 20300488A JP H0251917 A JPH0251917 A JP H0251917A
Authority
JP
Japan
Prior art keywords
error
inter
circuit
prediction coefficient
predictive coding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63203004A
Other languages
Japanese (ja)
Other versions
JPH0771294B2 (en
Inventor
Hisayuki Tanoi
田野井 寿行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP20300488A priority Critical patent/JPH0771294B2/en
Publication of JPH0251917A publication Critical patent/JPH0251917A/en
Publication of JPH0771294B2 publication Critical patent/JPH0771294B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

PURPOSE:To eliminate the effect of an error caused on a transmission line and to improve the picture quality by multiplying a value of the unity or below with an inter-frame prediction signal of an inter-frame coding and decoding device is response to the presence of the occurrence of a transmission line error. CONSTITUTION:Inter-frame predictive coding and decoding devices A, B are opposed to each other with lines L1, L2 sending a compressed picture data and lines L3, L4 sending error occurrence information on the transmission line inbetween. The control gives multiplication of the unity as a prediction coefficient to its inter-frame prediction signal. If any error takes place on the transmission line, the error is detected and transmission line error detection information is sent to the opposite side and the control multiplying the value below the unity is applied to an output signal of a frame memory of the opposite and its own inter-frame prediction coding and decoding devices thereby applying the leakage integration type inter-frame predictive coding. Thus, the effect of an error occurred on the transmission line is eliminated without almost deteriorating the transmission efficiency and the picture quality is improved.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテレビ信号を高能率符号化して伝送する符号化
伝送方法に関し、特に、伝送路上のエラーの影響が次フ
レームに伝搬して行くフレーム間予測符号化伝送方法に
関するものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a coding transmission method for highly efficiently coding and transmitting a television signal, and particularly for frames in which the influence of errors on the transmission path propagates to the next frame. The present invention relates to an inter-predictive coding transmission method.

〔従来の技術〕[Conventional technology]

従来、この種のフレーム間予測符号化伝送方法は、その
フレーム間予測符号化回路およびフレーム間予測復号化
回路の基本的構成は、第4図に示す予測係数回路22ま
たは54において乗じる係数を1に固定した場合であり
、伝送路エラーが発生した場合にはその影響は次フレー
ムに伝搬して行くことになり永久に解消されないため、
このような伝送路エラーに対してはフレーム内予測符号
化を用いて対処していた。
Conventionally, in this type of interframe predictive coding transmission method, the basic configuration of the interframe predictive coding circuit and interframe predictive decoding circuit is that the coefficient to be multiplied by 1 is used in the prediction coefficient circuit 22 or 54 shown in FIG. If a transmission path error occurs, the effect will propagate to the next frame and will not be resolved forever.
Intraframe predictive coding has been used to deal with such transmission path errors.

(発明が解決しようとする課題〕 上述した従来のフレーム間予測符号化伝送方式では、伝
送路上でエラーが発生した場合の対策として、時々フレ
ーム内予測符号化を用いて伝送する方式としていたため
、伝送効率が悪くなるという欠点があった。
(Problems to be Solved by the Invention) In the conventional interframe predictive coding transmission method described above, as a measure against errors occurring on the transmission path, intraframe predictive coding is sometimes used for transmission. The disadvantage was that the transmission efficiency deteriorated.

〔課題を解決するための手段〕[Means to solve the problem]

このような欠点を除去するために本発明によるフレーム
間予測符号化伝送方式は、画像信号に対して付加された
パリティ信号を用いて伝送路エラーを検出し、伝送路エ
ラーの発生の有無に応じて、エラー発生の伝送路に接続
されているフレーム間予測符号化復号化装置のフレーム
間予測信号に対して1又は1未満の値を乗じるようにし
たものである。
In order to eliminate such drawbacks, the interframe predictive coding transmission method according to the present invention detects transmission path errors using a parity signal added to the image signal, and performs an error function depending on whether or not a transmission path error occurs. Therefore, the interframe prediction signal of the interframe prediction encoding/decoding device connected to the transmission path where the error occurred is multiplied by 1 or a value less than 1.

〔作用〕[Effect]

本発明によるフレーム間予測符号化伝送方法においては
、伝送効率をほとんど低下させることなく伝送路上で発
生したエラーの影響を解消でき、その結果画質を改善で
きる。
In the interframe predictive coding transmission method according to the present invention, the influence of errors occurring on the transmission path can be eliminated without substantially reducing transmission efficiency, and as a result, image quality can be improved.

〔実施例〕〔Example〕

第1図は本発明によるフレーム間予測符号化伝送方法を
説明する原理図である。同図は、2つのフレーム間予測
符号化復号化装置AおよびBが、圧縮画像データを伝送
する回線L1およびL2と、これとは別に伝送路上のエ
ラー発生情報を伝送する回線L3およびL4とを介して
対向しているものである。
FIG. 1 is a diagram illustrating the principle of the interframe predictive coding transmission method according to the present invention. In the figure, two interframe predictive coding/decoding devices A and B use lines L1 and L2 for transmitting compressed image data, and lines L3 and L4 for transmitting error occurrence information on the transmission path. They are facing each other through the

第1図において伝送路上にてエラーが発生した場合を考
える。フレーム間予測符号化復号化装置AおよびBにお
いては、通常ではそのフレーム間予測信号は予測係数と
して“1”が乗じられる制御となっており、単にフレー
ムメモリ出力信号がそのままフレーム間予測信号となる
フレーム間予測符号化が行なわれる。予測係数とは、フ
レームメモリ出力信号に対して乗じられる係数であり、
これをフレームメモリ出力信号に乗じたものがフレーム
間予測信号となる。
In FIG. 1, consider the case where an error occurs on the transmission path. In the interframe predictive coding/decoding devices A and B, the interframe predictive signal is normally multiplied by "1" as a prediction coefficient, and the frame memory output signal simply becomes the interframe predictive signal as it is. Interframe predictive coding is performed. The prediction coefficient is a coefficient by which the frame memory output signal is multiplied.
The frame memory output signal multiplied by this becomes the interframe prediction signal.

伝送路上でエラーが発生した場合においては、そのエラ
ーを検出し、伝送路エラー検出情報を相手側に伝送し、
相手側のフレーム間予測符号化回路および自分側のフレ
ーム間予測復号化回路のフレームメモリの出力信号に対
して予測係数として“1”未満の値を乗じる制御を行な
い、リーク積分型のフレーム間予測符号化を行なう。こ
のように、伝送路上のエラーに対してリーク積分型のフ
レーム間予測符号化を行なうことにより、伝送効率をほ
とんど下げずに伝送路エラーの影響を効率よく抑圧でき
る。
If an error occurs on the transmission path, the error is detected, transmission path error detection information is transmitted to the other party,
Leak integration type interframe prediction is performed by controlling the output signals of the frame memory of the interframe predictive coding circuit on the other side and the interframe predictive decoding circuit on the own side to be multiplied by a value less than "1" as a prediction coefficient. Perform encoding. In this way, by performing leakage integration type interframe predictive coding for errors on the transmission path, the effects of transmission path errors can be efficiently suppressed without substantially reducing transmission efficiency.

本発明によるフレーム間予測符号化伝送方法の実施例と
して、2つの装置AおよびBが対向している場合の2例
を示す。第2図は本発明によるフレーム間予測符号化伝
送方法の第1の実施例を説明するためのブロック系統図
、第3図は第2の実施例を説明するためのブロック系統
図である。
As an embodiment of the interframe predictive coding transmission method according to the present invention, two examples will be shown in which two devices A and B are facing each other. FIG. 2 is a block diagram for explaining the first embodiment of the interframe predictive coding transmission method according to the present invention, and FIG. 3 is a block diagram for explaining the second embodiment.

玉土■去旌斑 第2図は2つの装置AおよびBが伝送路15を介して対
向しているものである。同図において、l、11は画像
信号が入力される入力端子、2゜12はフレーム間予測
符号化回路、3,14は多重化回路、4.8は分離回路
、5,9はフレーム間予測復号化回路、6.13は予測
係数制御回路、7.10は画像信号が出力される出力端
子、15は伝送路、16.17は遅延回路である。
Figure 2 shows two devices A and B facing each other via a transmission line 15. In the figure, 1 and 11 are input terminals into which image signals are input, 2 and 12 are interframe predictive coding circuits, 3 and 14 are multiplexing circuits, 4.8 is a separation circuit, and 5 and 9 are interframe prediction A decoding circuit, 6.13 is a prediction coefficient control circuit, 7.10 is an output terminal to which an image signal is output, 15 is a transmission path, and 16.17 is a delay circuit.

フレーム間予測符号化回路2,12およびフレーム間予
測復号化回路5.9の構成を第4図(alおよび(bl
に示し、予測係数制御回路6.13の構成を第5図に示
す。フレーム間予測符号化回路2゜12およびフレーム
間予測復号化回路5.9は第4図に示すように一般的な
フレーム間符号化・復号化ループに加え、予測係数回路
22.54およびパリティ演算回路25.55を有して
いる。
The configurations of the interframe predictive coding circuits 2 and 12 and the interframe predictive decoding circuit 5.9 are shown in FIG.
The configuration of the prediction coefficient control circuit 6.13 is shown in FIG. As shown in FIG. 4, the interframe predictive coding circuit 2.12 and the interframe predictive decoding circuit 5.9 have a general interframe coding/decoding loop, as well as a predictive coefficient circuit 22.54 and a parity calculation circuit. It has a circuit 25.55.

予測係数回路22は予測係数制御信号aにより制御され
、入力信号であるフレームメモリ23の出力信号すに対
して予測係数を乗じて予測信号Cを出力するものである
The prediction coefficient circuit 22 is controlled by a prediction coefficient control signal a, and outputs a prediction signal C by multiplying the output signal of the frame memory 23, which is an input signal, by a prediction coefficient.

第6図は、予測係数回路22の例として、予測係数制御
信号aの値al〜a4に対する予測係数αの値を表わし
たものである。同図に示す例では、予測係数制御信号a
の値が21以下の場合には予測係数を1“とし、フレー
ムメモリ23の出力信号すをそのまま予測信号Cとし、
予測係数制御信号aの値がalを越える場合には、その
値が大きくなるにつれて予測係数を“1”未満の小さい
値としてリークを強くかけるようにしている。予測係数
回路54も同様な回路である。
FIG. 6 shows, as an example of the prediction coefficient circuit 22, the values of the prediction coefficient α for the values al to a4 of the prediction coefficient control signal a. In the example shown in the figure, the prediction coefficient control signal a
If the value of is 21 or less, the prediction coefficient is set to 1'', the output signal of the frame memory 23 is used as the prediction signal C,
When the value of the prediction coefficient control signal a exceeds al, as the value increases, the prediction coefficient is set to a small value less than "1" and leakage is applied more strongly. The prediction coefficient circuit 54 is also a similar circuit.

パリティ演算回路25は、局部復号信号dに対して1フ
レ一ム期間においてビットブレーン毎にパリティを計算
してパリティ信号eを出力するものであり、パリティ演
算回路55も同様である。
The parity calculation circuit 25 calculates parity for each bit brain in one frame period for the local decoded signal d and outputs a parity signal e, and the parity calculation circuit 55 also does the same.

第2図に示す遅延回路16は、予測係数制御信号aを遅
延して差分画像信号fとのタイミングを取るための回路
であり、遅延回路17についても同様である。
The delay circuit 16 shown in FIG. 2 is a circuit for delaying the prediction coefficient control signal a to obtain timing with the difference image signal f, and the same applies to the delay circuit 17.

予測係数制御回路6は、2つのパリティ信号gおよびh
とを比較して伝送路エラーを検出し、エラーの重みに応
じた予測係数制御信号を出力するものであり、第5図に
示すように、エラービット検出回路62および重み付は
回路61とから構成される。このエラービット検出回路
62では、パリティ信号gおよびパリティ信号りとを遅
延を考慮して比較し、ビットブレーン毎にエラーの有無
を検出する。さらに、重み付は回路61において各ビッ
トブレーン毎のエラーの有無により異なる重み付けを行
ない、その結果として予測係数制御信号iを出力する。
The prediction coefficient control circuit 6 receives two parity signals g and h.
The error bit detection circuit 62 and the weighting circuit 61 detect transmission path errors and output a prediction coefficient control signal according to the weight of the error, as shown in FIG. configured. This error bit detection circuit 62 compares the parity signal g and the parity signal ri, taking into account delay, and detects the presence or absence of an error for each bit brain. Furthermore, a circuit 61 performs different weighting depending on the presence or absence of an error for each bit brain, and outputs a prediction coefficient control signal i as a result.

例えば、間車な例として、Nビットの画像信号の場合、
第0位ビット(1≦n≦N)のパリティエラーにおける
重み付けをw(nl(但し、w (1)≦W(2)≦・
・・・・5w(N−1) 5w (N) )とし、第0
位ビット(1≦n≦N)のエラーの有無をe(n)(但
し、e (nl = 1のときエラーあり、e (n)
 = 0のときエラーなしとする)とすれば、その出力
である予測係数制御信号aは次のように定義できる。
For example, as a simple example, in the case of an N-bit image signal,
The weighting for the parity error of the 0th bit (1≦n≦N) is w(nl (however, w (1)≦W(2)≦・
...5w (N-1) 5w (N) ), and the 0th
The presence or absence of an error in the digit bit (1≦n≦N) is determined by e(n) (however, when e (nl = 1, there is an error, e (n)
= 0, there is no error), then the prediction coefficient control signal a, which is the output thereof, can be defined as follows.

a=Σe (nl w (nl 予測係数制御回路13についても同様な動作をする。a=Σe (nl w (nl The prediction coefficient control circuit 13 also operates in a similar manner.

以下では、装置B側から装置A側への伝送路Lb上でエ
ラーが発生した場合の動作について説明する。
Below, the operation when an error occurs on the transmission path Lb from the device B side to the device A side will be described.

第2図において、対向局(装置B)から送られてくるデ
ータjは分離回路4に入力され、予測係数制御信号a、
圧縮画像信号に、パリティ信号gおよび予測係数制御信
号lに分離される。
In FIG. 2, data j sent from the opposite station (device B) is input to a separation circuit 4, and prediction coefficient control signals a,
The compressed image signal is separated into a parity signal g and a prediction coefficient control signal l.

第2図において、伝送路Lb上でエラーが発生した場合
を考える。予測係数制御回路6のエラービット検出回路
62(第5図参照)において、分離回路4により分離し
たパリティ信号gと、フレーム間予測復号化回路5のパ
リティ演算回路55により計算されたパリティ信号りと
を遅延を考慮して比較し、ビットブレーン毎にエラーを
検出し、重み付は回路61によりその結果に対してビッ
ト毎に異なる重み付けを行ない、予測係数制御信号iと
して出力する。この予測係数制御信号iは、伝送路La
を通して装置B側に伝送される。
In FIG. 2, consider the case where an error occurs on the transmission path Lb. In the error bit detection circuit 62 (see FIG. 5) of the prediction coefficient control circuit 6, the parity signal g separated by the separation circuit 4 and the parity signal ri calculated by the parity calculation circuit 55 of the interframe predictive decoding circuit 5 are processed. are compared in consideration of delay, errors are detected for each bit brain, and a circuit 61 applies different weights to the results for each bit, and outputs the result as a prediction coefficient control signal i. This prediction coefficient control signal i is transmitted through the transmission path La
It is transmitted to the device B side through.

装置B側に伝送された予測係数制御信号iは分離回路8
により伝送データより予測係数制御信号mとして分離さ
れ、フレーム間予測符号化器12の予測係数回路22に
人力され、前述したように予測係数を“1”または“1
”未満の値に制御する。例えば、前述した例では、比較
的上位ビットのエラーが発生した場合には予測係数を“
1”未満の小さな値とし、リークを強くかけ、下位ビッ
トのエラーに対しては予測係数を“1”としてビットエ
ラーを無視するか、または、“1”未満で“1”に近い
値としてリークを弱くかけるような制御が行なわれる。
The prediction coefficient control signal i transmitted to the device B side is sent to the separation circuit 8
is separated from the transmission data as a prediction coefficient control signal m, which is manually inputted to the prediction coefficient circuit 22 of the interframe predictive encoder 12 to set the prediction coefficient to "1" or "1".
For example, in the above example, if a relatively high-order bit error occurs, the prediction coefficient is controlled to a value less than “
Set it to a small value less than "1" and apply strong leakage, and set the prediction coefficient to "1" for lower bit errors and ignore the bit error, or set it to a value less than "1" and close to "1" and leak it. Control is performed to apply weakly.

一方、この予測係数制御信号mを遅延回路17により圧
縮画像データnとのタイミングをとり予測係数制御信号
pとして装置A側へ伝送路Lbを通して送られる。この
予測係数制御信号pは装置Aにおいて分離回路4により
予測係数制御信号lとして分離され、フレーム間予測復
号化回路5の予測係数回路54に入力され、予測係数を
制御する。
On the other hand, this prediction coefficient control signal m is timed with the compressed image data n by a delay circuit 17 and is sent to the device A side through the transmission line Lb as a prediction coefficient control signal p. This prediction coefficient control signal p is separated as a prediction coefficient control signal 1 by the separation circuit 4 in the device A, and is input to the prediction coefficient circuit 54 of the interframe predictive decoding circuit 5 to control the prediction coefficient.

このようにして、伝送路エラーが発生しない場合には予
測係数を“1”として通常のフレーム間符号化を行ない
、伝送路エラーが発生した場合には送信側および受信側
ともにリークをかけて伝送路エラー〇伝搬の影響を抑圧
することができる。
In this way, if no transmission path error occurs, the prediction coefficient is set to "1" and normal interframe coding is performed, and if a transmission path error occurs, both the transmitting side and the receiving side leak and transmit. The influence of road error propagation can be suppressed.

以上述べたことは、伝送路La上でエラーが発生した場
合についても同様である。
The above description also applies to the case where an error occurs on the transmission path La.

工又■大施拠 以下に述べる第2の実施例は、第1の実施例と比較して
、予測係数制御信号を対向局側のフレーム間予測符号化
回路に伝送するとともに自局のフレーム間予測復号化回
路の予測係数を制御する点が異なる。
Compared to the first embodiment, the second embodiment described below transmits the prediction coefficient control signal to the interframe predictive coding circuit of the opposite station, and also transmits the prediction coefficient control signal to the interframe predictive coding circuit of the own station. The difference is that the prediction coefficients of the predictive decoding circuit are controlled.

第3図は、第2の実施例のブロック系統図である。同図
においては、遅延回路18および19を除けば、それぞ
れのブロックは第1の実施例のそれと同じ動作をする。
FIG. 3 is a block system diagram of the second embodiment. In the figure, except for delay circuits 18 and 19, each block operates in the same manner as in the first embodiment.

装置Aにおいては、予測係数制御信号11を対向局の符
号化回路12に伝送して予測係数を制御するとともに、
自局の復号化回路5の予測係数を制御するために遅延回
路18は予測係数制御信号11に対して予め定められた
量の遅延を行なう。
In device A, the prediction coefficient control signal 11 is transmitted to the encoding circuit 12 of the opposite station to control the prediction coefficient, and
In order to control the prediction coefficients of the decoding circuit 5 of its own station, the delay circuit 18 delays the prediction coefficient control signal 11 by a predetermined amount.

第1の実施例と同様に伝送路Lb上でエラーが発生した
場合を考える。このエラーは、予測係数制御回路6によ
り、2つのパリティ信号gおよびパリティ信号りとを比
較することにより検出される。さらに、この予測係数制
御回路6の出力である予測係数制御信号11は伝送路L
aを介して装置B側へ伝送され、予測係数制御信号mと
してフレーム間予測符号化回路12の予測係数を制御す
る。一方、予測係数制御信号i1は、遅延回路18によ
り、フレーム間予測符号化回路12の予測係数が制御さ
れるときとのタイミングを合わせるために予め定められ
た時間だけ遅延され、予測係数制御信号qとして自局の
フレーム間予測復号化回路5の予測係数を制御する。
Let us consider a case where an error occurs on the transmission line Lb as in the first embodiment. This error is detected by the prediction coefficient control circuit 6 by comparing the two parity signals g and parity signal 1. Further, the prediction coefficient control signal 11, which is the output of the prediction coefficient control circuit 6, is transmitted to the transmission line L.
a to the device B side, and controls the prediction coefficients of the interframe predictive coding circuit 12 as a prediction coefficient control signal m. On the other hand, the prediction coefficient control signal i1 is delayed by a predetermined time by the delay circuit 18 in order to match the timing when the prediction coefficients of the interframe predictive coding circuit 12 are controlled, and the prediction coefficient control signal q The prediction coefficients of the interframe predictive decoding circuit 5 of the local station are controlled as follows.

このようにして、第1の実施例と同様に、伝送路エラー
の有無に対応して、送信側および受信側の予測係数を制
御することができる。
In this way, similarly to the first embodiment, the prediction coefficients on the transmitting side and the receiving side can be controlled depending on the presence or absence of a transmission path error.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、伝送路エラーの発生の有
無に応じて、フレーム間符号化復号化装置のフレーム間
予測信号に対して、1または1未満の値を乗じることに
より、伝送路エラーが発生しない場合には予測係数を1
としておき、伝送路エラーが発生した場合にはそのエラ
ーをビット毎に検出して上位ビットのエラーに対しては
強いリークをかけ、下位ビットのエラーに対しては弱い
リークをかけるようにすることができるので、伝送効率
をほとんど低下させることなく伝送路上で発生したエラ
ーの影響を解消でき、その結果画質を改善できる効果が
ある。
As explained above, according to the present invention, transmission path errors are detected by multiplying the interframe prediction signal of the interframe encoding/decoding device by 1 or a value less than 1, depending on whether or not a transmission path error has occurred. If this does not occur, set the prediction coefficient to 1.
If a transmission path error occurs, detect the error bit by bit and apply a strong leak for errors in the upper bits, and apply a weak leak for errors in the lower bits. As a result, the effects of errors occurring on the transmission path can be eliminated with almost no reduction in transmission efficiency, and as a result, image quality can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明が適用されるフレーム間予測符号化復号
化装置を説明する原理図、第2図および第3図は本発明
によるフレーム間予測符号化伝送方法の第1の実施例お
よび第2の実施例を説明するためのフレーム間予測符号
化復号化装置を示すブロック系統図、第4図はフレーム
間予測符号化回路とフレーム間予測復号化回路を示すブ
ロック系統図、第5図は予測係数制御回路を示すブロッ
ク系統図、第6図は予測係数対予測係数制御信号の特性
を示す特性図である。 1.11・・・入力端子、2.12・・・フレーム間予
測符号化回路、3.14・・・多重化回路、4.8・・
・分離回路、5,9・・・フレーム間予測復号化回路、
6.13・・・予測係数制御回路、7.10・・・出力
端子、15・・・伝送路、16.17・・・遅延回路。 特許出願人   日本電気株式会社
FIG. 1 is a principle diagram illustrating an interframe predictive coding/decoding device to which the present invention is applied, and FIGS. FIG. 4 is a block system diagram showing an interframe predictive coding/decoding device for explaining the second embodiment, FIG. 4 is a block system diagram showing an interframe predictive coding circuit and an interframe predictive decoding circuit, and FIG. FIG. 6 is a block diagram showing the prediction coefficient control circuit, and a characteristic diagram showing the characteristics of prediction coefficients versus prediction coefficient control signals. 1.11... Input terminal, 2.12... Inter-frame predictive coding circuit, 3.14... Multiplexing circuit, 4.8...
- Separation circuit, 5, 9... interframe predictive decoding circuit,
6.13... Prediction coefficient control circuit, 7.10... Output terminal, 15... Transmission line, 16.17... Delay circuit. Patent applicant: NEC Corporation

Claims (1)

【特許請求の範囲】[Claims] 画像信号に対して付加されたパリテイ信号を用いて伝送
路エラーを検出し、前記伝送路エラーの発生の有無に応
じて、エラー発生の伝送路に接続されているフレーム間
予測符号化復号化装置のフレーム間予測信号に対して1
又は1未満の値を乗じることを特徴とするフレーム間予
測符号化伝送方法。
An interframe predictive coding/decoding device that detects a transmission path error using a parity signal added to an image signal, and is connected to the transmission path where the error occurs, depending on whether or not the transmission path error occurs. 1 for the interframe prediction signal of
Or, an interframe predictive coding transmission method characterized by multiplying by a value less than 1.
JP20300488A 1988-08-15 1988-08-15 Interframe predictive coding transmission system Expired - Lifetime JPH0771294B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20300488A JPH0771294B2 (en) 1988-08-15 1988-08-15 Interframe predictive coding transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20300488A JPH0771294B2 (en) 1988-08-15 1988-08-15 Interframe predictive coding transmission system

Publications (2)

Publication Number Publication Date
JPH0251917A true JPH0251917A (en) 1990-02-21
JPH0771294B2 JPH0771294B2 (en) 1995-07-31

Family

ID=16466738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20300488A Expired - Lifetime JPH0771294B2 (en) 1988-08-15 1988-08-15 Interframe predictive coding transmission system

Country Status (1)

Country Link
JP (1) JPH0771294B2 (en)

Also Published As

Publication number Publication date
JPH0771294B2 (en) 1995-07-31

Similar Documents

Publication Publication Date Title
US4255763A (en) Technique for reducing transmission error propagation in an adaptively predicted DPCM video encoder
JPH0251917A (en) Inter-frame predictive coding transmission method
JPH02105690A (en) Inter-frame encoding transmission system
JPS62137983A (en) System for restoring recorder
JP2910388B2 (en) Encoding device
JPS6171769A (en) Coding system of time series signal
JPH01205667A (en) Moving picture signal encoder
JPH02233082A (en) Two-dimensional forecast dpcm decoding device
JPH03196771A (en) Two-dimension prediction dpcm coding method
JPH0344229A (en) Method for preventing pseudo synchronization
JPH03205926A (en) Equalizer
JPH04170194A (en) Movement detection circuit
JPS6058785A (en) Motion vector interpolation encoding system
JPH01171376A (en) Predictive coding device for video signal
JPS61247139A (en) Method of data transmission
JPH07264585A (en) Moving image processor
JPH06311494A (en) Method and device for transmitting picture signal
JPH01318379A (en) Picture signal decoding method
JPS61140231A (en) Automatic circuit equalizing device
JPS61234626A (en) Modulating device for differential pulse code
JPS61247137A (en) Data transmission method
JPH0159796B2 (en)
JPS6171768A (en) Coding and decoding device for picture signal
JPH02295238A (en) Pulse code modulation transmission system
JPH08116318A (en) Inter-cross polarized wave interference compensator