JPH0251302B2 - - Google Patents

Info

Publication number
JPH0251302B2
JPH0251302B2 JP8621781A JP8621781A JPH0251302B2 JP H0251302 B2 JPH0251302 B2 JP H0251302B2 JP 8621781 A JP8621781 A JP 8621781A JP 8621781 A JP8621781 A JP 8621781A JP H0251302 B2 JPH0251302 B2 JP H0251302B2
Authority
JP
Japan
Prior art keywords
signal
line
error
circuit
predictor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8621781A
Other languages
Japanese (ja)
Other versions
JPS57201329A (en
Inventor
Norio Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8621781A priority Critical patent/JPS57201329A/en
Publication of JPS57201329A publication Critical patent/JPS57201329A/en
Publication of JPH0251302B2 publication Critical patent/JPH0251302B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Error Detection And Correction (AREA)

Description

【発明の詳細な説明】 本発明は画像信号を予測符号化し、予測符号化
した信号を予測復号化する予測符号化復号化装置
に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a predictive encoding/decoding device that predictively encodes an image signal and predictively decodes the predictively encoded signal.

カラーテレビジヨン信号等の画像信号を能率よ
く符号化する方法の1つとして予測符号化があ
る。予測符号化を行なつた信号を伝送した場合、
伝送路でエラーが生じるとこれを受信し復号した
信号は正しく再生されずそのエラーは伝播する。
1次元の予測関数、いいかえると同一ライン上の
標本化画素のみを用いた予測関数の場合、予測復
号化によつてエラーの伝播は一次元的に、いいか
えると水平方向にのみ生ずる。一方、1次元に比
較して予測能率の良い2次元の予測関数、いいか
えると同一のラインおよびそれ以前のラインの画
素を用いた予測関数の場合、予測復号化によつて
エラーの伝播は2次元的に、いいかえると水平お
よび垂直方向の両方に生ずる。
Predictive coding is one method for efficiently coding image signals such as color television signals. When transmitting a signal that has been predictively encoded,
If an error occurs on the transmission path, the received and decoded signal will not be reproduced correctly, and the error will propagate.
In the case of a one-dimensional prediction function, in other words, a prediction function using only sampled pixels on the same line, error propagation occurs one-dimensionally, or in other words, only in the horizontal direction due to predictive decoding. On the other hand, in the case of a two-dimensional prediction function that has better prediction efficiency than one-dimensional prediction function, or in other words, a prediction function that uses pixels from the same line and previous lines, error propagation is reduced to two-dimensional prediction by predictive decoding. In other words, it occurs both horizontally and vertically.

1次元予測に対しては各ラインの始のいくつか
の画素はPCM(Pulse Code Modulation)信号
を伝送してリセツトを行なうようにすればエラー
伝播を1ライン内に抑えることができる。そして
エラーが生じたラインに対しては前のラインの復
号信号を用いて補間を行なうことにより再生され
た画像の画質劣化をふせぐことができる。ところ
が2次元予測に対しては一般にエラーが起こつた
ラインから以後連続する全べてのラインにエラー
が生じるための前ラインでエラーラインを補間す
ることができない。このため従来の2次元予測の
予測符号化復号化においてはエラーラインに対し
て補間を行なつても補間に用いる信号が離れたラ
インの復号信号であることや、補間されるエラー
ラインが何ラインも連続することから補間によつ
て満足のいく復号信号を得ることはできなかつ
た。
For one-dimensional prediction, if the first few pixels of each line are reset by transmitting a PCM (Pulse Code Modulation) signal, error propagation can be suppressed within one line. By interpolating the line in which the error has occurred using the decoded signal of the previous line, it is possible to prevent deterioration in the quality of the reproduced image. However, for two-dimensional prediction, it is generally not possible to interpolate an error line with the previous line because errors occur in all subsequent lines from the line where the error occurred. For this reason, in conventional predictive coding and decoding of two-dimensional prediction, even if interpolation is performed on an error line, the signal used for interpolation is a decoded signal of a distant line, and the number of error lines to be interpolated is It was not possible to obtain a satisfactory decoded signal by interpolation because the signals were continuous.

本発明の目的は2次元の予測関数を用いた予測
符号化復号化装置において伝送路で生じたエラー
によつて誤まつて再生されたエラーラインの復号
信号に対し、符号化能率は劣化させずに補間を行
なつて画質劣化の生じない復号信号を得ることが
できる予測符号化復号化装置を提供することにあ
る。
The purpose of the present invention is to prevent deterioration of coding efficiency for decoded signals of error lines that are erroneously reproduced due to errors occurring in the transmission path in a predictive coding/decoding device using a two-dimensional prediction function. An object of the present invention is to provide a predictive encoding/decoding device that can obtain a decoded signal without image quality deterioration by performing interpolation.

本発明の画像信号用予測符号化復号化装置は、
現ラインおよび偶数番目前のライン上の標本化画
素のみを用いて構成される2次元予測器と現ライ
ンのみの標本化画素を用いて構成される1次元予
測器とを予め定められたライン毎に切り換えて予
測符号化を行い画像信号から予測誤差信号を得る
手段と、前記予測誤差信号を伝送する信号に変換
する手段と、ライン単位毎の伝送誤りが検出でき
る様に誤り検出の為の信号を伝送信号に付け加え
る手段とを備える予測符号化装置を有すること、
及び、前記予測符号化装置から送られた信号を受
信し伝送誤りの有無をライン単位に検出する手段
と、送信側と同じ構成の予測器を用い予測復号化
を行い受信信号からの画像の復号信号を得る手段
と、検出された伝送誤りの有無の信号からどのラ
インの画像の復号信号が誤りを含むかを判定する
手段と、判定された結果に従い誤つて復号化され
たラインの復号信号に対して誤りのないラインの
復号信号を用いて補間する手段を備えた予測復号
化装置を有することを特徴とする。
The predictive coding/decoding device for image signals of the present invention includes:
A two-dimensional predictor configured using only sampling pixels on the current line and the even-numbered previous line and a one-dimensional predictor configured using sampling pixels only on the current line are calculated for each predetermined line. means to perform predictive encoding to obtain a prediction error signal from the image signal, means to convert the prediction error signal into a signal to be transmitted, and a signal for error detection so that transmission errors can be detected on a line-by-line basis. a predictive coding device comprising: means for adding a signal to a transmission signal;
and means for receiving the signal sent from the predictive encoding device and detecting the presence or absence of a transmission error on a line-by-line basis, and performing predictive decoding using a predictor having the same configuration as the transmitting side and decoding an image from the received signal. a means for obtaining a signal; a means for determining which line of the decoded signal of an image contains an error from the signal indicating the presence or absence of a detected transmission error; The present invention is characterized in that it has a predictive decoding device equipped with means for interpolating using a decoded signal of an error-free line.

本発明によれば予測器の予測関数を現ラインお
よび偶数番目前のライン上の標本化画素のみから
構成しているため予測復号化によるエラー伝播は
伝送路エラーが生じたラインに対して以降の偶数
番目のラインに対してのみ伝播するようになり、
誤まつて復号された偶数番目のラインの復号信号
は各々のラインに対して誤まりのないラインの復
号信号を用いて補間することによつて復号信号を
再生することが可能となり伝送路エラーがあつて
も符号化能率を下げないで画質をそこなわずに画
像信号を再生することができる。
According to the present invention, since the prediction function of the predictor is composed only of sampled pixels on the current line and the even-numbered previous line, error propagation by predictive decoding is performed on subsequent lines where a transmission path error has occurred. It now propagates only to even-numbered lines,
By interpolating the decoded signals of the even-numbered lines that were incorrectly decoded using the decoded signals of the correct lines for each line, it is possible to reproduce the decoded signals, thereby eliminating transmission path errors. Even if there is a problem, the image signal can be reproduced without reducing the encoding efficiency or deteriorating the image quality.

以下本発明について実施例を用いて詳細に説明
する。
The present invention will be described in detail below using examples.

第1図は本発明の第1の実施例の構成を示すブ
ロツク図である。
FIG. 1 is a block diagram showing the configuration of a first embodiment of the present invention.

本実施例はNTSCカラーテレビジヨン信号の画
像信号をサブキヤリアfSCの3倍の周波数で標本
化して予測符号化した信号を予測復号化する場合
について述べる。入力端子1に入力された画像信
号はA/D変換器2へ送られサブキヤリアfSC
3倍の標本化周波数Sで標本化が行なわれてデイ
ジタル信号に変換され減算器3に供給される。減
算器3においてはA/D変換器2より供給されデ
イジタル化された画像信号から予測器6より供給
された予測信号を減算して出力に予測誤差信号を
出力し、量子化器4へ供給する。量子化器4では
減算器3より供給された予測誤差信号があらかじ
め定められた量子化特性に従がつて量子化され、
量子化器の出力に量子化された予測誤差信号を出
力し、符号変換器7と加算器5へ供給する。加算
器5では量子化器4より供給された量子化された
予測誤差信号と予測器6より供給された予測誤差
信号を加算し加算器5の出力に局部復号信号を出
力し予測器6へ供給する。予測器6は現ラインを
含む偶数番目前のラインにある標本化画素のみを
用いて構成される予測器(すなわち2次元予測
器)を有し、水平方向のエラー伝播によつて次の
ラインにエラーが伝播するのを防ぐため各ライン
の始めには予測器6の内部の値をリセツトしなが
ら局部復号信号より次の標本化時刻の予測信号を
求めて予測器6の出力に出力し、予測信号を減算
器3および加算器5へ供給する。また予測器6は
垂直方向のエラー伝播を止めるため適当なライン
ごとに(例えば奇数のラインおよび偶数のライン
とも5ラインごとに行なう。)1ラインの期間1
次元の予測関数(いいかえると1次元予測器)で
予測を行なつて予測器6内の値をリセツトして予
測復号化による垂直方向へのエラー伝播を止める
エラーリセツトの機能を有している。
In this embodiment, a case will be described in which a picture signal of an NTSC color television signal is sampled at a frequency three times that of the subcarrier f SC and predictively encoded, and a signal is predictively decoded. The image signal input to the input terminal 1 is sent to the A/D converter 2, where it is sampled at a sampling frequency S three times the subcarrier f SC , converted into a digital signal, and supplied to the subtracter 3 . The subtracter 3 subtracts the prediction signal supplied from the predictor 6 from the digitized image signal supplied from the A/D converter 2, outputs a prediction error signal, and supplies the signal to the quantizer 4. . The quantizer 4 quantizes the prediction error signal supplied from the subtracter 3 according to predetermined quantization characteristics,
A quantized prediction error signal is output from the quantizer and is supplied to the code converter 7 and the adder 5. Adder 5 adds the quantized prediction error signal supplied from quantizer 4 and the prediction error signal supplied from predictor 6, outputs a locally decoded signal to the output of adder 5, and supplies it to predictor 6. do. The predictor 6 has a predictor (i.e., a two-dimensional predictor) configured using only the sampled pixels in the even-numbered previous line including the current line, and uses horizontal error propagation to predict the next line. In order to prevent error propagation, at the beginning of each line, the predicted signal for the next sampling time is obtained from the locally decoded signal while resetting the internal value of the predictor 6, and outputs it to the output of the predictor 6, and then performs prediction. The signal is supplied to a subtracter 3 and an adder 5. In addition, the predictor 6 performs the prediction every appropriate line (for example, every 5 lines for both odd-numbered lines and even-numbered lines) in order to stop error propagation in the vertical direction.
It has an error reset function that performs prediction using a dimensional prediction function (in other words, a one-dimensional predictor) and resets the values in the predictor 6 to stop error propagation in the vertical direction due to predictive decoding.

符号変換器7は量子化器4の量子化特性に対応
した符号変換特性を有し量子化器4より送られた
量子化された予測誤差信号を変換特性に従つて対
応する等長符号に変換し符号変換器7の出力に等
長符号を出力しパリテイー付加回路8へ供給す
る。パリテイ付加回路8では受信側で1水平走査
ラインごとに等長符号に対して伝送路でのエラー
が生じたか否かを検出できるようにパリテイー信
号が付加され、さらに1次元予測器と2次元予測
器のどちらが選択されているかを示す予測器選択
信号等の復号化に必要な制御信号が符加されたパ
リテイー付加回路8の出力に出力され出力端子9
より伝送路に送り出される。以上が予測符号化装
置の動作説明である。
The code converter 7 has code conversion characteristics corresponding to the quantization characteristics of the quantizer 4, and converts the quantized prediction error signal sent from the quantizer 4 into a corresponding equal-length code according to the conversion characteristics. The equal length code is output from the code converter 7 and supplied to the parity addition circuit 8. In the parity addition circuit 8, a parity signal is added to the equal-length code for each horizontal scanning line on the receiving side so that it can be detected whether an error has occurred in the transmission path, and a one-dimensional predictor and a two-dimensional predictor are added to the parity signal. A control signal necessary for decoding, such as a predictor selection signal indicating which of the predictors is selected, is outputted to the output of the parity addition circuit 8 and output terminal 9.
is sent out to the transmission path. The above is an explanation of the operation of the predictive encoding device.

端子11に入力された受信信号はパリテイー検
出回路12へ供給される。パリテイ検出回路では
予測選択信号と等長符号の信号とパリテイ信号を
分離し符長符号の信号に対して伝送路で伝送エラ
ーが有つたか否かを等長符号の信号とパリテイー
信号より1ラインごとに検出を行なつてエラーの
有無を示すパリテイーチエツク信号を得、分離さ
れた予測選択信号と共に補間判定回路内へ送る。
等長符号の信号は符号逆変換器13へ供給され
る。符号逆変換器13は符号変換器7の符号変換
特性と逆の符号逆変換特性を有し、パリテイー検
出回路12より供給された等長符号の信号を逆変
換特性にしたがつて対応する量子化された予測誤
差信号に変換して出力し、加算器14へ供給す
る。
The received signal input to the terminal 11 is supplied to the parity detection circuit 12. The parity detection circuit separates the predicted selection signal, the equal-length code signal, and the parity signal, and detects whether there is a transmission error in the transmission path for the code-length code signal by one line from the equal-length code signal and the parity signal. A parity check signal indicating the presence or absence of an error is obtained by detecting each time, and is sent to the interpolation judgment circuit together with the separated prediction selection signal.
The equal length code signal is supplied to the code inverse converter 13. The code inverse converter 13 has a code inverse conversion characteristic that is opposite to the code conversion characteristic of the code converter 7, and performs corresponding quantization on the equal-length code signal supplied from the parity detection circuit 12 according to the inverse conversion characteristic. The prediction error signal is converted into a predicted error signal, outputted, and supplied to the adder 14.

加算器14は符号逆変換器13より供給される
量子化された予測誤差信号と予測器15から供給
される予測信号とを加算し加算器14の出力に復
号信号を得、予測器15と補間回路16へ供給す
る。予測器15は予測器6と同じ機能を有し同様
の動作を行なつて復号信号より次の標本化時刻の
予測信号を求めて予測器15の出力に出力し加算
器14へ供給する。なおエラーリセツトを行なう
ラインに対しては予測器15は1次元の予測関数
(1次元予測器)で予測を行なつて予測器15の
値をリセツトする。補間判定回路19ではパリテ
イチエツク信号と予測器選択信号を用いて、エラ
ーがあつたライン以降偶数番目のラインに対し、
予測器選択信号が1次元予測器を選択するまでが
誤まつて復号化されたラインと判定し補間回路1
6で補間を行なうように制御を行なう、補間選択
信号を出力し補間回路16へ供給する。なおパリ
テイチエツク信号は各ラインの最後で判定される
ため補間選択信号は1ライン遅れて出力される。
この遅延を補償するため補間回路16には1ライ
ンの遅延回路が含まれている。補間回路16は補
間判定回路19からの選択信号に従がつて誤りの
ないラインは補間しないで復号信号が1ライン遅
延されて出力され、誤まつて復号化されたライン
に対しては誤まりのないラインの復号信号を用い
て補間を行なつて出力しD/A変換器17へ供給
する。D/A変換器17では補間処理が行なわれ
た復号信号がアナログの信号に変換されて出力さ
れ端子18に出力される。
The adder 14 adds the quantized prediction error signal supplied from the code inverse converter 13 and the prediction signal supplied from the predictor 15, obtains a decoded signal as the output of the adder 14, and performs interpolation with the predictor 15. Supplied to circuit 16. The predictor 15 has the same function as the predictor 6 and performs similar operations to obtain a predicted signal for the next sampling time from the decoded signal, output it to the output of the predictor 15, and supply it to the adder 14. For the line for which error reset is to be performed, the predictor 15 performs prediction using a one-dimensional prediction function (one-dimensional predictor) and resets the value of the predictor 15. The interpolation determination circuit 19 uses the parity check signal and the predictor selection signal to determine whether
The interpolation circuit 1 determines that the line until the predictor selection signal selects the one-dimensional predictor is a line that has been erroneously decoded.
6 outputs an interpolation selection signal for controlling interpolation and supplies it to the interpolation circuit 16. Note that since the parity check signal is determined at the end of each line, the interpolation selection signal is output with a delay of one line.
To compensate for this delay, interpolation circuit 16 includes a one-line delay circuit. In accordance with the selection signal from the interpolation determination circuit 19, the interpolation circuit 16 outputs the decoded signal delayed by one line without interpolating the line without an error, and outputs the decoded signal after being delayed by one line. Interpolation is performed using the decoded signal of the line that does not exist, and the output is output and supplied to the D/A converter 17. The D/A converter 17 converts the interpolated decoded signal into an analog signal and outputs it to the terminal 18 .

以上が予測符号化復号化装置の動作説明であ
る。
The above is an explanation of the operation of the predictive encoding/decoding device.

第2図は本発明の第1の実施例における予測器
6および15の具体的な回路例である。本回路例
はZ-1が1標本化クロツクの周期の遅延を示すも
のとし、次式で示される2つの予測関数P(z) 1およ
びP(z) 2 P(z) 1=0.5Z-1+Z-3−0.5Z-4 (1) P(z) 2=Z-2H (2) (但しfS=3fSCであるので1水平走査期間のサ
ンプル数HはH=682.5である。)を適応的に切換
える2次元予測器で予測符号化および復号化する
場合について示してある。適応切換の方法は2つ
の予測関数による予測値と局部復号信号を比較し
て復号信号に近い方の予測関数を次の標本化時刻
での予測関数とする方法である。この方法は符号
化ずみの信号を用いて切換を行なつているので切
換信号を伝送する必要はない。予測器6に入力さ
れた局部復号信号は第1の予測回路21と第2の
予測回路22へ供給される。第1の予測回路21
は入力信号を1標本化クロツクの周期遅延して出
力するレジスター25,27,28および31と
係数が0.5の乗算器24および29と減算器26
と加算器30から構成され(1)式で示される特性を
有するノンリカーシブタイプのデイジタルフイル
ターである。(1)式によつて第1の予測信号を求め
て切換回路34の端子aと比較回路32へ供給す
る。第2の予測回路22は入力信号を1365標本化
クロツクの周期遅延させて出力されるシフトレジ
スターで構成され、第2の予測信号の出力は切換
回路34の端子bと比較回路32へ供給される。
なお水平方向のエラー伝播を止めるため各ライン
の始めに送受の予測器6および15の第1の予測
回路21の初期値化を行なうため各ラインの第1
クロツクの時刻には予測器6および15のレジス
ター25,27,28および31の内容があらか
じめ定められた値、例えば0の値、にセツトされ
る。
FIG. 2 shows a specific circuit example of the predictors 6 and 15 in the first embodiment of the present invention. In this circuit example, Z -1 indicates the delay of one sampling clock period, and two prediction functions P (z) 1 and P (z) 2 P (z) 1 = 0.5Z - are shown by the following equations. 1 +Z -3 -0.5Z -4 (1) P (z) 2 =Z -2H (2) (However, since f S = 3f SC , the number of samples H in one horizontal scanning period is H = 682.5.) A case is shown in which predictive encoding and decoding are performed using a two-dimensional predictor that adaptively switches the data. The adaptive switching method is a method in which the predicted values obtained by two prediction functions are compared with the locally decoded signal, and the prediction function that is closer to the decoded signal is used as the prediction function at the next sampling time. Since this method performs switching using encoded signals, there is no need to transmit switching signals. The locally decoded signal input to the predictor 6 is supplied to a first prediction circuit 21 and a second prediction circuit 22. First prediction circuit 21
are registers 25, 27, 28, and 31 that delay the input signal by one sampling clock cycle and output it, multipliers 24 and 29 with coefficients of 0.5, and subtracter 26.
This is a non-recursive type digital filter consisting of an adder 30 and a characteristic expressed by equation (1). A first predicted signal is obtained using equation (1) and is supplied to terminal a of the switching circuit 34 and the comparison circuit 32. The second prediction circuit 22 is composed of a shift register that delays the input signal by 1365 sampling clock cycles and outputs the delayed signal, and the output of the second prediction signal is supplied to the terminal b of the switching circuit 34 and the comparison circuit 32. .
In addition, in order to initialize the first prediction circuit 21 of the transmitting/receiving predictor 6 and 15 at the beginning of each line in order to stop error propagation in the horizontal direction, the first prediction circuit 21 of each line is
At clock time the contents of registers 25, 27, 28 and 31 of predictors 6 and 15 are set to predetermined values, for example the value of zero.

比較回路32ではどちらの予測信号がより局部
復号信号に近いかを比較し第1の予測信号が近い
場合は0の切換信号を、第2の予測信号がより局
部信号に近い場合は1の切換信号を出力しレジス
ター33へ供給する。レジスター33で1標本化
クロツクの周期遅延した切換信号は切換回路34
へ供給され、切換信号が0の場合はスイツチxは
aの端子に接続され第1の予測信号が切換回路3
4の出力に得られる。切換信号が1の場合はスイ
ツチxはbの端子に接続され第2の予測信号が切
換回路34の出力に得られる。なお水平方向およ
び垂直方向のエラー伝播のリセツトを行なうため
各ラインの第1へ第4クロツクまでのサンプルと
適当なラインごとに1ラインの全部のサンプルに
対して1次元の予測(1次元予測器)の第1の予
測信号が選択されるようになつている。切換回路
34によつて選択された第1又は第2の予測信号
は予測器6あるいは12の予測信号として出力さ
れる。なお本回路例においては(1)式と(2)式の関数
の適応切換により構成された2次元予測器の内の
(1)式の1次元の予測関数を用いて1次元予測器を
構成している。他の例の1次元予測器としては
P(z)=0の場合、すなわちPCM(PCM:Pulse
Code Modulation)信号を送る場合も考えられ
る。
The comparison circuit 32 compares which predicted signal is closer to the local decoded signal, and switches the signal to 0 if the first predicted signal is closer, and switches to 1 if the second predicted signal is closer to the local signal. A signal is output and supplied to the register 33. The switching signal delayed by one sampling clock period in the register 33 is sent to the switching circuit 34.
If the switching signal is 0, the switch x is connected to the terminal a and the first prediction signal is sent to the switching circuit 3.
The output of 4 is obtained. When the switching signal is 1, switch x is connected to terminal b and a second prediction signal is obtained at the output of switching circuit 34. In addition, in order to reset the error propagation in the horizontal and vertical directions, one-dimensional prediction (one-dimensional predictor ) is selected. The first or second predicted signal selected by the switching circuit 34 is output as a predicted signal of the predictor 6 or 12. In this circuit example, one of the two-dimensional predictors configured by adaptively switching the functions of equations (1) and (2).
A one-dimensional predictor is constructed using the one-dimensional prediction function of equation (1). Another example of a one-dimensional predictor is
When P (z) = 0, that is, PCM (PCM: Pulse
It is also possible to send a Code Modulation (Code Modulation) signal.

第3図は第1図に示された補間回路16の具体
的な回路例を示すブロツク図である。入力端子3
5へ供給された復号信号は補間選択信号と位相を
合せるためシフトレジスター44によつて1ライ
ン分遅延されてから切換回路42の端子aと補間
フイルター回路43のシフトレジスター38に送
られる。補間フイルター回路43は入力信号を
681標本化クロツクの周期遅延させて出力するシ
フトレジスター38と入力信号を3標化クロツク
の周期遅延させて出力するシフトレジスター39
と加算器40と係数が0.5の乗算器41より構成
され、(3)式で示すフイルター特性を有するノンリ
カーシブタイプのデイジタルフイルターである。
FIG. 3 is a block diagram showing a specific circuit example of the interpolation circuit 16 shown in FIG. 1. Input terminal 3
The decoded signal supplied to 5 is delayed by one line by shift register 44 in order to match the phase with the interpolation selection signal, and is then sent to terminal a of switching circuit 42 and shift register 38 of interpolation filter circuit 43. The interpolation filter circuit 43 receives the input signal.
A shift register 38 that delays the 681 sampling clock period and outputs the signal; and a shift register 39 that outputs the input signal after delaying the 681 sampling clock period.
This is a non-recursive type digital filter, which is composed of an adder 40, and a multiplier 41 with a coefficient of 0.5, and has filter characteristics shown in equation (3).

H(z)=0.5Z-681+0.5Z-684 (3) この補間フイルターでは1ライン前でサブキヤ
リアの位相が同じになる2点の復号信号の平均値
が補間フイルターの出力となつている。なお1ラ
インの両端の1又は2サンプルは正しい補間が行
なえないので別な処理を行なう必要がある。補間
された復号信号は切換回路42の端子bに供給さ
れる。切換回路42では入力端子36に入力され
た補間処理の制御を行なう補間選択信号に従がつ
て補間を行なわない場合はスイツチxはa端子に
接続され補間を行なう場合はスイツチxは端子b
に接続され、そのままの復号信号かあるいは補間
された復号信号が、いいかえると補間処理を受け
た復号信号が切換回路42の出力から出力端子3
7へ供給されてD/A変換器17へ送られる。な
お補間回路16のシフトレジスター38と予測器
15のシフトレジスター22とを共有するように
構成することもできる。
H(z)=0.5Z -681 +0.5Z -684 (3) In this interpolation filter, the average value of the decoded signals at two points where the subcarrier phase is the same one line before is the output of the interpolation filter. Note that correct interpolation cannot be performed for one or two samples at both ends of one line, so separate processing must be performed. The interpolated decoded signal is supplied to terminal b of the switching circuit 42. In the switching circuit 42, according to the interpolation selection signal inputted to the input terminal 36 for controlling the interpolation process, the switch x is connected to terminal a when interpolation is not to be performed, and the switch x is connected to terminal b when interpolation is to be performed.
The decoded signal as it is or the decoded signal that has been interpolated, in other words, the decoded signal that has been subjected to interpolation processing, is transferred from the output of the switching circuit 42 to the output terminal 3.
7 and sent to the D/A converter 17. Note that the shift register 38 of the interpolation circuit 16 and the shift register 22 of the predictor 15 can also be configured to be shared.

第4図は第1図に示す補間判定回路19の具体
的な回路例を示すブロツク図である。端子51に
入力されたパリテイチエツク信号は伝送路でのエ
ラーが無い時「0」、エラーが有る時は「1」の
信号を有し、論理和回路55へ供給される。端子
52に入力された予測器選択信号は2次元予測器
が選択されている時は「0」、1次元予測器の場
合は「1」の信号を有し反転回路53へ供給され
て「0」は「1」に「1」は「0」に反転が行な
われて論理積回路54へ供給される。論理積回路
54のもう一方の入力にはレジスター57の出力
から補間選択信号が供給されており、2つの入力
信号の論理積がとられてその出力が論理回路55
へ供給される。論理和回路55では2つの入力信
号の論理和がとられて補間選択信号が得られレジ
スター56へ供給される。レジスタ56および5
7は1水平走査周期のクロツクで動作し各ライン
の始めに各々の入力信号をセツトし、そのセツト
した信号を各々出力する。レジスター56の出力
には1ライン遅延された補間選択信号が出力され
出力端子58とレジスター57へ供給される。補
間判定回路19の出力端子58より出力される補
間選択信号は補間を行なう場合は「1」の信号を
補間を行なわない場合は「0」の信号を有し補間
回路16へ供給される。なお予測復号化における
エラーの伝播は予測器の特性に依存するため予測
器の特性が変れば補間判定回路19の構成も変
る。
FIG. 4 is a block diagram showing a specific circuit example of the interpolation determination circuit 19 shown in FIG. 1. The parity check signal inputted to the terminal 51 has a signal of "0" when there is no error in the transmission line, and a signal of "1" when there is an error, and is supplied to the OR circuit 55. The predictor selection signal input to the terminal 52 has a signal of "0" when a two-dimensional predictor is selected, and a signal of "1" when a one-dimensional predictor is selected, and is supplied to the inverting circuit 53 and becomes "0". ” is inverted to “1” and “1” is inverted to “0” and supplied to the AND circuit 54. An interpolation selection signal is supplied from the output of the register 57 to the other input of the AND circuit 54, and the two input signals are ANDed and the output is sent to the logic circuit 55.
supplied to The OR circuit 55 performs the OR of the two input signals to obtain an interpolation selection signal, which is supplied to the register 56. Registers 56 and 5
7 operates with a clock of one horizontal scanning period, sets each input signal at the beginning of each line, and outputs each set signal. An interpolation selection signal delayed by one line is outputted from the register 56 and supplied to the output terminal 58 and the register 57. The interpolation selection signal outputted from the output terminal 58 of the interpolation determination circuit 19 is supplied to the interpolation circuit 16 as a signal of "1" when interpolation is to be performed, and as a signal of "0" when no interpolation is to be performed. Note that since the propagation of errors in predictive decoding depends on the characteristics of the predictor, if the characteristics of the predictor change, the configuration of the interpolation determination circuit 19 also changes.

以上の説明から明らかな様に本発明によれば現
ラインを含み偶数ライン前の信号のみを用いて構
成される予測係数を有した予測器により、必要な
時に予測器のリセツトを行ないながら予測符号化
を行ないパリテイー情報を付け加えて伝送された
信号を受信し、受信側では伝送エラーがあつた場
合予測復号化によるエラー伝播によつて誤まつて
復号されたラインの復号信号に対してエラー伝播
の影響を受けないで正しく復号されたラインの復
号信号を用いて補間を行なうことができ、伝送エ
ラーによる画質劣化がほとんどわからない復号信
号を得ることができる。
As is clear from the above description, according to the present invention, by using a predictor having prediction coefficients configured using only signals of even lines including the current line, the prediction code can be reset while resetting the predictor when necessary. When a transmission error occurs, the receiving side performs error propagation on the decoded signal of the line that was incorrectly decoded by predictive decoding. Interpolation can be performed using the decoded signal of a correctly decoded line without any influence, and a decoded signal in which image quality deterioration due to transmission errors is hardly noticeable can be obtained.

なお第1の実施例において予測器6および12
は第2図に示すものに限定されない。例えば2次
元予測器としてはフイールド間の予測を用いた次
の予測関数を有する予測器でもよい。
Note that in the first embodiment, the predictors 6 and 12
is not limited to what is shown in FIG. For example, the two-dimensional predictor may be a predictor having the following prediction function using prediction between fields.

P(z)=0.5z-1+Z-262H−0.5Z-262H-1 (4) 但しZ-Hは1ラインの遅延を表わす。P (z) =0.5 z-1 +Z -262H -0.5Z -262H-1 (4) However, Z -H represents the delay of one line.

また補間回路16は第3図に示すものに限定さ
れない。補間判定回路19は第4図に示すものに
限定されない。又標本化周波数もサブキヤリアの
3倍の周波数に限定されることはない。第1の実
施例では予測誤差信号を等長符号化および復号化
する場合について示してあるがこれに限定され
ず、例えば不等長符号化および不等長復号化を行
なうよう構成することもできる。また予測符号器
はリカーシブタイプのものについて示したがフイ
ードバツクループの無いノンリカーシブタイプの
もので構成することもできる。
Furthermore, the interpolation circuit 16 is not limited to that shown in FIG. The interpolation determination circuit 19 is not limited to that shown in FIG. Furthermore, the sampling frequency is not limited to three times the frequency of the subcarrier. Although the first embodiment shows a case where the prediction error signal is equal-length encoded and decoded, the present invention is not limited to this. For example, the configuration may be such that unequal-length encoding and unequal-length decoding are performed. . Although the predictive encoder is shown as a recursive type, it can also be constructed as a non-recursive type without a feedback loop.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例の構成を示すブ
ロツク図、第2図は予測器6および15の具体的
な回路例を示す図、第3図は補間回路16の具体
的な回路例を示す図、第4図は補間判定回路19
の具体的な回路例を示す図である。 1,11,35および36は入力端子、2は
A/D変換器、3および26は減算器、4は量子
化器、5,14,30および40は加算器、6お
よび15は予測器、7は符号変換器、8はパリテ
イ付加回路、9,18および37は出力端子、1
2はパリテイ検出回路、13は符号逆変換器、1
6は補間回路、17はD/A変換器、19は補間
判定回路、21は第1の予測回路、22は第2の
予測回路(シフトレジスター)、24,29およ
び41は乗算器、25,27,28,31および
33はレジスター、32は比較回路、34および
42は切換回路、38および39はシフトレジス
ター、51,52は入力端子、53は反転回路、
54は論理積回路、55は論理和回路、56およ
び57はレジスター、58は出力端子である。
FIG. 1 is a block diagram showing the configuration of the first embodiment of the present invention, FIG. 2 is a diagram showing a specific circuit example of the predictors 6 and 15, and FIG. 3 is a specific circuit of the interpolation circuit 16. A diagram showing an example, FIG. 4 is an interpolation judgment circuit 19
FIG. 2 is a diagram showing a specific example of a circuit. 1, 11, 35 and 36 are input terminals, 2 is an A/D converter, 3 and 26 are subtracters, 4 is a quantizer, 5, 14, 30 and 40 are adders, 6 and 15 are predictors, 7 is a code converter, 8 is a parity addition circuit, 9, 18 and 37 are output terminals, 1
2 is a parity detection circuit, 13 is a sign inverter, 1
6 is an interpolation circuit, 17 is a D/A converter, 19 is an interpolation determination circuit, 21 is a first prediction circuit, 22 is a second prediction circuit (shift register), 24, 29 and 41 are multipliers, 25, 27, 28, 31 and 33 are registers, 32 is a comparison circuit, 34 and 42 are switching circuits, 38 and 39 are shift registers, 51, 52 are input terminals, 53 is an inversion circuit,
54 is an AND circuit, 55 is an OR circuit, 56 and 57 are registers, and 58 is an output terminal.

Claims (1)

【特許請求の範囲】[Claims] 1 画像信号を予測符号化および復号化する装置
において、現ラインおよび偶数番目前のライン上
の標本化画素のみを用いて構成される2次元予測
器と現ラインのみの標本化画素を用いて構成され
る1次元予測器とを予め定められたライン毎に切
り換えて予測符号化を行い画像信号から予測誤差
信号を得る手段と、前記予測誤差信号を伝送する
信号に変換する手段と、ライン単位毎の伝送誤り
が検出できる様に誤り検出の為の信号を伝送信号
に付け加える手段とを備える予測符号化装置を有
すること、及び、前記予測符号化装置から送られ
た信号を受信し伝送誤りの有無をライン単位に検
出する手段と、送信側と同じ構成の予測器を用い
て予測復号化を行い受信信号からの画像の復号信
号を得る手段と、検出された伝送誤りの有無の信
号からどのラインの画像の復号信号が誤りを含む
かを判定する手段と、判定された結果に従い誤つ
て復号化されたラインの復号信号に対して誤りの
ないラインの復号信号を用いて補間する手段を備
えた予測復号化装置を有することを特徴とする予
測符号化復号化装置。
1 A device that predictively encodes and decodes an image signal is configured using a two-dimensional predictor configured using only sampling pixels on the current line and the even-numbered previous line, and a two-dimensional predictor configured using sampling pixels only on the current line. a means for obtaining a prediction error signal from an image signal by performing predictive coding by switching a one-dimensional predictor for each predetermined line; a means for converting the prediction error signal into a signal to be transmitted; a predictive coding device comprising a means for adding a signal for error detection to a transmission signal so that transmission errors can be detected; means for detecting on a line-by-line basis, means for performing predictive decoding using a predictor having the same configuration as the transmitting side to obtain a decoded signal of an image from the received signal, and determining which line from the signal indicating the presence or absence of a detected transmission error. means for determining whether the decoded signal of the image contains an error, and means for interpolating the decoded signal of the erroneously decoded line using the decoded signal of the error-free line according to the determined result. A predictive encoding/decoding device comprising a predictive decoding device.
JP8621781A 1981-06-04 1981-06-04 Forecast encoding and decoding device Granted JPS57201329A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8621781A JPS57201329A (en) 1981-06-04 1981-06-04 Forecast encoding and decoding device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8621781A JPS57201329A (en) 1981-06-04 1981-06-04 Forecast encoding and decoding device

Publications (2)

Publication Number Publication Date
JPS57201329A JPS57201329A (en) 1982-12-09
JPH0251302B2 true JPH0251302B2 (en) 1990-11-07

Family

ID=13880608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8621781A Granted JPS57201329A (en) 1981-06-04 1981-06-04 Forecast encoding and decoding device

Country Status (1)

Country Link
JP (1) JPS57201329A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05113520A (en) * 1991-10-23 1993-05-07 Fujitsu Ltd Joining unit for optical member

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05113520A (en) * 1991-10-23 1993-05-07 Fujitsu Ltd Joining unit for optical member

Also Published As

Publication number Publication date
JPS57201329A (en) 1982-12-09

Similar Documents

Publication Publication Date Title
US4571618A (en) TV Signal median prediction coding system
JPS62107526A (en) High efficient coding device
US4866510A (en) Digital video encoder
JP2000125297A (en) Method for coding and decoding consecutive image
US4488175A (en) DPCM Video signal processing technique with spatial subsampling
JPH1155678A (en) Inter-block interpolation prediction coder, decoder, coding method and decoding method
JPS6342988B2 (en)
JPS6348088A (en) Interpolation circuit for digital image signal
JPH0251302B2 (en)
JP2722353B2 (en) Image signal encoding device
JP2900999B2 (en) Inter-block adaptive interpolation predictive encoding apparatus, decoding apparatus, encoding method and decoding method
JPS6292620A (en) High efficient encoder of television signal
JP2785824B2 (en) High-efficiency coding device for image signals
JPS6332291B2 (en)
JPS6342987B2 (en)
JPH0472434B2 (en)
JPH022357B2 (en)
JP2561855B2 (en) Encoder
JPH02202285A (en) Adaptive encoding device
JPS61147691A (en) Highly efficiency tv signal encoding device
JPS62214791A (en) Predictive coding transmission equipment
JPS60109985A (en) Coding system
JPH0614197A (en) Decoder
JPH0462511B2 (en)
JPS63313978A (en) High efficient code decoder