JPS6342987B2 - - Google Patents

Info

Publication number
JPS6342987B2
JPS6342987B2 JP56153019A JP15301981A JPS6342987B2 JP S6342987 B2 JPS6342987 B2 JP S6342987B2 JP 56153019 A JP56153019 A JP 56153019A JP 15301981 A JP15301981 A JP 15301981A JP S6342987 B2 JPS6342987 B2 JP S6342987B2
Authority
JP
Japan
Prior art keywords
circuit
signal
control
quantization
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56153019A
Other languages
Japanese (ja)
Other versions
JPS5854748A (en
Inventor
Norio Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP15301981A priority Critical patent/JPS5854748A/en
Priority to CA000412339A priority patent/CA1197005A/en
Priority to US06/428,501 priority patent/US4517596A/en
Publication of JPS5854748A publication Critical patent/JPS5854748A/en
Publication of JPS6342987B2 publication Critical patent/JPS6342987B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/02Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
    • G11B27/031Electronic editing of digitised analogue information signals, e.g. audio or video signals
    • G11B27/036Insert-editing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124Quantisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146Data rate or code amount at the encoder output
    • H04N19/152Data rate or code amount at the encoder output by measuring the fullness of the transmission buffer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/587Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal sub-sampling or interpolation, e.g. decimation or subsequent interpolation of pictures in a video sequence
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/59Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial sub-sampling or interpolation, e.g. alteration of picture size or resolution
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/91Television signal processing therefor
    • H04N5/92Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/926Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
    • H04N5/9261Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction
    • H04N5/9262Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction using predictive coding
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00Record carriers by type
    • G11B2220/90Tape-like record carriers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/02Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
    • G11B27/031Electronic editing of digitised analogue information signals, e.g. audio or video signals
    • G11B27/032Electronic editing of digitised analogue information signals, e.g. audio or video signals on tapes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明はTV(Television)信号等の画像信号
を予測符号化する装置に関し、特に予測誤差信号
を不等長符号化する予測符号化装置に関する。 TV信号等のデイジタル化された画像信号を予
測符号化する装置の代表的なものとして、
DPCM(Differential Pulse Code Modulation)
符号化装置が良く知られている。このDPCM符
号化装置は、入力信号から、予測器によつて求め
られる予測信号を減算して、予測誤差信号を求
め、予測誤差信号を量子化器で量子化するように
構成されたDPCM符号器を備えている。そして、
量子化した予測誤差信号を符号化して伝送するも
のである。そして、量子化器で量子化された予測
誤差信号と予測器から出力される予測信号とを加
算して局部復号信号を求め、該局部復号信号を予
測器に送るフイードバツクループを備えている。
予測器は、受けた局部復号信号を基に次の予測信
号を出力する。即ち、予測器及び量子化器を含む
DPCM符号器は、フイードバツクループをもつ
リカーシブタイプの予測符号器で構成される。 近年、量子化器の量子化特性や予測関数を適応
的に切換える等の方式が開発されている。しかし
ながら、これらの方式をDPCM符号化装置に適
用する場合、DPCM符号器がリカーシブタイプ
で構成されているため、上述の適応符号化等の複
雑な処理を行なうためには超高速の回路素子が必
要となる欠点がある。又実時間のDPCM処理を
行なうためには符号化のループの処理時間が間に
合わない等の欠点があつた。 一方、フイードバツクループの無いノンリカー
シブタイプの予測符号器をもつ予測符号化装置
は、予測誤差信号を量子化する量子化器が無く、
予測誤差信号より元の信号を復号することができ
る可逆な予測符号化装置である。いいかえると情
報保存が行なえる予測符号化装置である。予測誤
差信号は不等長符号に変換されて伝送される。 この予測符号化装置によれば、量子化を行なう
処理時間は不要である。また、予測符号器がノン
リカーシブタイプ(フイードバツクループが無い
ことよりこれをフオワードタイプとも言う)に構
成されているので、入力信号と予測器から出力さ
れる予測信号との相対的な位相を一致させながら
適当なだけ両者の信号を遅延させることにより、
信号処理の時間を引きのばすことができる。この
結果、低速の素子を用いた回路構成が可能であ
り、また上述した適応予測符号化等の複雑な信号
処理が行なえるようになる。しかし、このノンリ
カーシブタイプ(即ちフオワードタイプ)の予測
符号化装置では、入出力信号の情報量を制御でき
ないために、長時間連続するTV信号等をリアル
タイムで符号化して一定の伝送ビツトレートで伝
送することができないという欠点があつた。 本発明の目的は、TV信号等の画像信号を一定
の伝送ビツトレートで符号化でき伝送できるノン
リカーシブタイプ(即ちフオワードタイプ)の予
測符号化装置を提供することにある。 本発明の他の目的は、出力情報を一旦蓄え平滑
化して送出するためのバツフアメモリに入力され
る情報量あるいは該バツフアメモリの情報蓄積量
を監視することにより、前処理部で入力信号の情
報量を適応的に制御して、伝送する情報量を制御
するノンリカーシブタイプ(即ちフオワードタイ
プ)の予測符号化装置を提供することにある。 本発明によれば、デイジタル化された画像信号
を受け制御信号に応じて前記画像信号の情報量の
制御を行なう前処理回路と、該前処理回路より出
力された、前処理を受けた画像信号を受け、可逆
な論理により予測誤差信号を出力する予測符号器
と、前記予測誤差信号を前記前処理回路の動作に
応動しながら不等長符号に変換する不等長符号化
回路と、該不等長符号化回路より出力された、不
等長符号情報及び復号化に必要な制御情報を一旦
蓄え、平滑化して送出するためのバツフアメモリ
と、前記バツフアメモリに入力される情報量ある
いは前記バツフアメモリの情報蓄積量を基に、前
記前処理回路に与えるべき前記制御信号を出力す
る制御回路とを含み、前記バツフアメモリから送
出される情報を出力情報とする予測符号化装置が
得られる。 本発明では、前記前処理回路は、具体的には、
(1)前記制御回路からの前記制御信号によつて選択
された量子化特性に従つて、前記デイジタル化さ
れた画像信号を量子化することができる量子化回
路、又は(2)前記制御回路からの制御信号によつて
選択された間引き特性に従つて、前記デイジタル
化された画像信号に対して間引きすべき画素を定
める第1の制御と、該間引きすべき画素を実際に
間引きする第2の制御と、該間引きすべき画素の
信号をまわりの間引きすべきでない画素の信号よ
り補間しておく第3の制御とのうち、少なくとも
1つの制御を、前記デイジタル化された画像信号
に対して行なうことができる間引き制御回路、又
は(3)前記制御回路からの前記制御信号によつて選
択された帯域制限特性に従つて、前記デイジタル
化された画像信号の空間周波数及び時間軸方向の
周波数のうち少なくとも一方を帯域制限すること
ができる帯域制限回路、又は(4)前記量子化回路
と、前記間引き制御回路と、前記帯域制限回路と
のうち、少なくとも2つを組み合せた回路で構成
される。 ここで、間引きとは適当な画素ごとに画素を取
り除くことだけでなく適当な区間の画素をすべて
取り除くこと、適当なフイールドごとに1フイー
ルドの全画素を除くこと等、もとの画素列より適
当な画素を取り除いて画素数を減少させることの
意味で用いている。 本発明の予測符号化装置によれば、予測符号器
をフオワードタイプで構成することができるた
め、予測誤差信号を量子化する量子化器が不要と
なり、予測誤差信号を求める信号処理の時間を引
きのばすことができる。このため、低速の動作の
回路素子を用いて回路構成が可能となつたり、適
応予測符号化等の複雑な信号処理が行なえるよう
になる。また本発明では、前処理を受けた信号は
可逆的に符号化されるので、受信側で再生される
画像信号と元の画像信号との相違は前処理部のみ
で生じる。従つて、前処理で全く歪みを生じなけ
れば、再生画像は元の画像と全く同じにすること
ができる。本発明では、前処理の制御はバツフア
メモリに入力される情報量あるいは前記バツフア
メモリの情報蓄積量に応じてなされるので、元の
画像信号の有する情報量が伝送情報量よりも少な
ければ全く歪みのない符号化伝送が可能となり、
極めて高品質のTV信号伝送が実現できる。 次に、本発明の実施例について図面を参照して
説明する。 第1図を参照すると、本発明の第1の実施例に
よる予測符号化装置3及び予測復号化装置14が
示されている。本実施例においては、予測符号化
装置3の前処理回路として量子化回路4が用いら
れている。入力端子1に入力されたアナログの
NTSC方式カラーTV信号の画像信号は、標本化
周波数sがサブキヤリヤ周波数scの3倍に選ば
れているA/D変換器2によつてデイジタル信
号、例えば−16〜15のレベルの範囲の5ビツトの
PCM(Pulse Code Modulation)の画像信号に
変換される。標本化周波数sがs=3scの場合、
一水平走査期間中のサンプル数nHはnH=682.5で
ある。A/D変換器2の出力信号は予測符号化装
置3の量子化回路4に送られる。量子化回路4は
制御回路11から送られる制御信号によつて選択
された量子化特性に従つて、入力画像信号を量子
化することができる。制御回路11は、バツフア
メモリ10の情報蓄積量が少ない時は量子化回路
4への入力信号と同じ精度の細かい量子化特性を
選択する。これによつて量子化回路4は例えば5
ビツトPCMの画像信号をそのまま出力する。一
方、バツフアメモリ10の情報蓄積量が多い時に
は制御回路11は粗い量子化特性を選択する。こ
れによつて量子化回路4は粗く量子化された画像
信号、例えば3ビツトのPCMに量子化された画
像信号を出力する。量子化回路4によつて量子化
された画像信号は、予測符号器5の減算回路7と
予測器6とに送られる。予測器6は、あらかじめ
定められた予測関数P(z) P(z)=Z-1+Z-2nH−Z-2nH-1 …(1) の特性に従つて、量子化された画像信号から予測
信号を求めて出力する。予測器6から出力された
予測信号は、算器7に送られる。減算器7は、量
子化された画像信号から予測信号を減算して予測
誤差信号を出力する。この予測誤差信号は、不等
長符号器8の不等長符号化回路9に送られる。不
等長符号化回路9は、量子化回路4の有する量子
化特性に対応した複数種類の符号変換特性を有
し、制御回路11からの制御信号によつて選択さ
れた符号変換特性に従つて予測誤差信号を不等長
符号に変換する。不等長符号化回路9から出力さ
れる不等長符号はバツフアメモリ10に送られ
る。バツフアメモリ10に送られて来る情報量は
予測符号化装置3に入力される画像信号に依存し
て時時刻々と変化する。バツフアメモリ10は、
不等長符号化回路9から送られてくる、不等長符
号の情報と復号化に必要な制御信号や同期信号等
の制御情報とをともにバツフアメモリ10に一旦
記憶し、伝送路の伝送速度に合うように速度変換
して出力情報を出力端子12より伝送路に送り出
す。出力端子12の出力情報をマグネチツクテー
プ(Magnetic Tape)等の記憶装置に書き込む
ことも考えられる。制御回路11はバツフアメモ
リ10に貯えられている情報蓄積量を監視してい
る。制御回路11はバツフアメモリ10からの情
報蓄積量を基に量子化特性の切換の判定を適当な
周期ごとに行ない、量子化回路4の量子化特性及
び不等長符号化回路9の符号変換特性を切換える
制御信号を出力する。 以上が予測符号化装置3の動作説明である。 予測復号化装置14においては、伝送路より送
られてくる情報は入力端子13より不等長復号器
15のバツフアメモリ16に送られる。伝送路か
ら送られてくる伝送速度で情報がバツフアメモリ
16に一旦記憶される。一旦記憶された情報は不
等長復号器15の不等長復号化回路17からの要
求に従つて順次読み出され、量子化の制御信号の
情報は制御回路18に、不等長符号の情報は不等
長復号化回路17に送られる。制御回路18はバ
ツフアメモリ16より送られる制御信号の情報を
基に不等長復号化回路17の逆符号変換特性を切
換えるための制御信号を出力する。不等長復号化
回路17は、予測符号化装置3の不等長符号化回
路9の有する符号変換特性に対応した逆符号変換
特性を有する。この不等長復号化回路17は、バ
ツフアメモリ16より送られる不等長符号列より
個々の不等長符号を得ると、次に得られた不等長
符号に対して、制御回路18より送られてくる制
御信号によつて選択された逆符号変換特性に従つ
て、逆符号変換を行ない、量子化された予測誤差
信号を出力する。得られた予測誤差信号は予測復
号器19の加算器20に送られ、予測復号器19
の予測器21より送られてくる予測信号と加算さ
れ、復号信号となる。復号信号は予測器21及び
D/A変換器22へ送られる。予測器21は、予
測符号化装置3の予測器6が有すると同じ予測関
数P(z)を有し、復号信号より該予測関数に従
つて次の標本化時刻の予測信号を出力して加算器
20に送る。D/A変換器22は、デイジタルの
復号信号をD/A変換して、出力端子23にアナ
ログの復号信号を出力する。なお、伝送路のエラ
ー等による誤りの伝播をリセツトするため適当な
同期で各部の信号の初期化が行なわれる。 以上が予測復号化装置14の動作説明である。 第2図はこの発明の第1の実施例における予測
符号化装置3の量子化回路4の具体的な回路例で
ある。この量子化回路4は、2つの補数で表わさ
れた5ビツトのPCM信号Xを、制御回路11か
らの制御信号QSに従つて、3〜5ビツトに量子
化して出力する。上記5ビツトのPCM信号Xの
うち最下位デジツト(LSD)はx1でその大きさ
を1とする。最上位デジツト(MSD)はxsで正
負を示すサインデジツトである。量子化回路4に
入力された5ビツトのPCM信号Xはx3〜xsまで
の上位の3ビツトはそのまま出力端子y3〜ysへ送
られ、下位のx2およびx1のビツトは各々論理積回
路28および29へ送られる。制御回路11から
送られてくる3ビツトの制御信号QSのうち、
QS2のビツトは反転回路26に、QS1のビツトは
反転回路27にそれぞれ接続され、QS0は無接続
となつている。制御信号QSは、QS0からQS2のい
ずれかのビツトを正論理の1を示すHighレベル
に設定するとともに、他のビツトをすべて正論理
の0を示すLowレベルに設定する。反転回路2
6の出力は論理積回路28及び29に送られ、反
転回路27の出力は論理積回路29へ送られる。
従つて、制御信号QSのQS0のビツトがHighレベ
ルとなつて第1の量子化特性が選択された場合
は、5ビツトの入力信号がそのまま出力信号Yと
して出力される。また、QS1がHighレベルとな
つて第2の量子化特性が選択された場合は、y1
ビツトはLowレベルとなつて4ビツトに量子化
された信号が出力される。また、、QS2がHighレ
ベルとなつて第3の量子化特性が選択された場合
は、y1およびy2がいつもLowレベルとなつて3ビ
ツトに量子化された信号が出力される。 第3図はこの発明の第1の実施例における予測
符号化装置3の予測器6の具体的な回路例であ
る。この予測器6は予測関数P(z)として上記
(1)式で示される関数を用いている。この(1)式の予
測関数P(z)は、標本化周波数sがサブキヤリ
ア周波数scの3倍に選ばれて標本化が行なわれ
た場合の、NTSCカラーTV信号を、能率よく直
接予測符号化することができる。但し、s=3sc
であるので、(1)式において、nH=682.5であり、
Z-1=e-j2/ sである。予測器6は、入力信号を、
1,1365及び1366の標本化クロツク周期だけ遅延
して出力する出力端子102,103及び104
を有するシフトレジスタ101と、端子102及
び103の信号を加算する加算器105と、加算
器105の出力信号より端子104の信号を減算
する減算器106とから構成されるノンリカーシ
ブタイプのデイジタルフイルタである。(1)式の予
測係数はすべて整数である。 予測復号化装置14の予測器21も予測器6と
同様に構成される。 次に、不等長符号化回路9の符号変換特性と不
等長復号化回路17の逆符号変換特性の具体的な
1例を示す。この場合、画像信号が5ビツトであ
るので、次の表に示す符号番号が−16〜15で示さ
れる32個の不等長符号が用いられる。
The present invention relates to an apparatus for predictively encoding an image signal such as a TV (Television) signal, and more particularly to a predictive encoding apparatus for encoding a prediction error signal with unequal length. As a typical device that predictively encodes digitized image signals such as TV signals,
DPCM (Differential Pulse Code Modulation)
Encoding devices are well known. This DPCM encoding device is a DPCM encoder configured to subtract a prediction signal obtained by a predictor from an input signal to obtain a prediction error signal, and quantize the prediction error signal by a quantizer. It is equipped with and,
The quantized prediction error signal is encoded and transmitted. The system is equipped with a feedback loop that adds the prediction error signal quantized by the quantizer and the prediction signal output from the predictor to obtain a locally decoded signal, and sends the locally decoded signal to the predictor. .
The predictor outputs the next predicted signal based on the received locally decoded signal. That is, it includes a predictor and a quantizer.
The DPCM encoder consists of a recursive type predictive encoder with a feedback loop. In recent years, methods have been developed in which the quantization characteristics and prediction functions of a quantizer are adaptively switched. However, when applying these methods to a DPCM encoding device, since the DPCM encoder is constructed of a recursive type, ultra-high-speed circuit elements are required to perform complex processing such as the above-mentioned adaptive encoding. There is a drawback. Another disadvantage is that the processing time of the encoding loop is not long enough to perform real-time DPCM processing. On the other hand, a predictive encoding device with a non-recursive type predictive encoder without a feedback loop does not have a quantizer to quantize the prediction error signal.
This is a reversible predictive coding device that can decode an original signal from a prediction error signal. In other words, it is a predictive coding device that can store information. The prediction error signal is converted into an unequal length code and transmitted. According to this predictive encoding device, processing time for quantization is unnecessary. In addition, since the predictive encoder is configured as a non-recursive type (also called a forward type because there is no feedback loop), the relative phase of the input signal and the predicted signal output from the predictor is By delaying both signals by an appropriate amount while matching the
Signal processing time can be extended. As a result, a circuit configuration using low-speed elements is possible, and complex signal processing such as the above-mentioned adaptive predictive coding can be performed. However, with this non-recursive type (i.e., forward type) predictive encoding device, it is not possible to control the amount of information in the input/output signal, so long-term continuous TV signals, etc., are encoded in real time and transmitted at a constant transmission bit rate. The drawback was that it was not possible to do so. SUMMARY OF THE INVENTION An object of the present invention is to provide a non-recursive type (ie, forward type) predictive encoding device that can encode and transmit an image signal such as a TV signal at a constant transmission bit rate. Another object of the present invention is to monitor the amount of information input to a buffer memory for temporarily storing and smoothing output information before sending it out, or the amount of information stored in the buffer memory, so that the amount of information of the input signal can be reduced in a preprocessing section. An object of the present invention is to provide a non-recursive type (ie, forward type) predictive encoding device that adaptively controls the amount of information to be transmitted. According to the present invention, there is provided a preprocessing circuit that receives a digitized image signal and controls the amount of information of the image signal according to a control signal, and a preprocessed image signal that is output from the preprocessing circuit. a prediction encoder that outputs a prediction error signal using reversible logic; an unequal-length encoding circuit that converts the prediction error signal into an unequal-length code in response to the operation of the preprocessing circuit; A buffer memory for temporarily storing, smoothing and transmitting the unequal length code information and control information necessary for decoding output from the equal length encoding circuit, and the amount of information input to the buffer memory or information in the buffer memory. A predictive encoding device is obtained, which includes a control circuit that outputs the control signal to be given to the preprocessing circuit based on the accumulated amount, and uses information sent from the buffer memory as output information. In the present invention, the preprocessing circuit specifically includes:
(1) a quantization circuit capable of quantizing the digitized image signal according to a quantization characteristic selected by the control signal from the control circuit; or (2) from the control circuit. a first control that determines pixels to be thinned out from the digitized image signal according to a thinning characteristic selected by a control signal; and a second control that actually thins out the pixels to be thinned out. and a third control in which the signal of the pixel to be thinned out is interpolated from the signal of the surrounding pixel that should not be thinned out is performed on the digitized image signal. (3) among the spatial frequency and the frequency in the time axis direction of the digitized image signal according to the band-limiting characteristic selected by the control signal from the control circuit; It is constituted by a band-limiting circuit capable of band-limiting at least one of them, or (4) a circuit combining at least two of the quantization circuit, the decimation control circuit, and the band-limiting circuit. Here, thinning means not only removing pixels in appropriate pixel units, but also removing all pixels in an appropriate section, removing all pixels in one field for each appropriate field, etc. It is used to mean reducing the number of pixels by removing pixels. According to the predictive encoding device of the present invention, since the predictive encoder can be configured as a forward type, there is no need for a quantizer that quantizes the prediction error signal, and the time required for signal processing to obtain the prediction error signal is reduced. It can be stretched out. Therefore, it becomes possible to configure a circuit using circuit elements that operate at low speed, and it becomes possible to perform complex signal processing such as adaptive predictive coding. Furthermore, in the present invention, since the preprocessed signal is reversibly encoded, the difference between the image signal reproduced on the receiving side and the original image signal occurs only in the preprocessing section. Therefore, if no distortion occurs in the preprocessing, the reproduced image can be exactly the same as the original image. In the present invention, preprocessing is controlled according to the amount of information input to the buffer memory or the amount of information stored in the buffer memory, so if the amount of information in the original image signal is less than the amount of transmitted information, there will be no distortion at all. Enables encoded transmission,
Extremely high quality TV signal transmission can be achieved. Next, embodiments of the present invention will be described with reference to the drawings. Referring to FIG. 1, a predictive encoding device 3 and a predictive decoding device 14 according to a first embodiment of the present invention are shown. In this embodiment, a quantization circuit 4 is used as a preprocessing circuit of the predictive encoding device 3. Analog input to input terminal 1
The image signal of the NTSC color TV signal is converted into a digital signal, for example, a 5-bit signal with a level range of -16 to 15, by an A/D converter 2 whose sampling frequency s is selected to be three times the subcarrier frequency sc. of
It is converted to a PCM (Pulse Code Modulation) image signal. If the sampling frequency s is s=3sc,
The number of samples n H during one horizontal scanning period is n H =682.5. The output signal of the A/D converter 2 is sent to the quantization circuit 4 of the predictive encoding device 3. The quantization circuit 4 can quantize the input image signal according to a quantization characteristic selected by a control signal sent from the control circuit 11. The control circuit 11 selects a fine quantization characteristic with the same accuracy as the input signal to the quantization circuit 4 when the amount of information stored in the buffer memory 10 is small. As a result, the quantization circuit 4 has, for example, 5
Outputs the bit PCM image signal as is. On the other hand, when the amount of information stored in the buffer memory 10 is large, the control circuit 11 selects coarse quantization characteristics. As a result, the quantization circuit 4 outputs a coarsely quantized image signal, for example, a 3-bit PCM image signal. The image signal quantized by the quantization circuit 4 is sent to a subtraction circuit 7 of a predictive encoder 5 and a predictor 6. The predictor 6 performs prediction from the quantized image signal according to the characteristics of a predetermined prediction function P(z) P(z)=Z -1 +Z -2nH -Z -2nH-1 (1) Find and output a signal. The predicted signal output from the predictor 6 is sent to a calculator 7. The subtracter 7 subtracts the prediction signal from the quantized image signal and outputs a prediction error signal. This prediction error signal is sent to the unequal length encoding circuit 9 of the unequal length encoder 8. The unequal length encoding circuit 9 has multiple types of code conversion characteristics corresponding to the quantization characteristics of the quantization circuit 4, and according to the code conversion characteristics selected by the control signal from the control circuit 11. Convert the prediction error signal to an unequal length code. The unequal length code output from the unequal length encoding circuit 9 is sent to a buffer memory 10. The amount of information sent to the buffer memory 10 changes over time depending on the image signal input to the predictive encoding device 3. The buffer memory 10 is
Information on the unequal length code sent from the unequal length encoding circuit 9 and control information such as control signals and synchronization signals required for decoding are temporarily stored in the buffer memory 10, and the transmission speed of the transmission line is adjusted. The speed is converted to suit the speed and the output information is sent to the transmission line from the output terminal 12. It is also conceivable to write the output information of the output terminal 12 to a storage device such as magnetic tape. The control circuit 11 monitors the amount of information stored in the buffer memory 10. The control circuit 11 determines whether to switch the quantization characteristic at appropriate intervals based on the amount of information stored from the buffer memory 10, and changes the quantization characteristic of the quantization circuit 4 and the code conversion characteristic of the unequal length encoding circuit 9. Outputs a control signal for switching. The above is an explanation of the operation of the predictive encoding device 3. In the predictive decoding device 14, information sent from the transmission line is sent from the input terminal 13 to the buffer memory 16 of the unequal length decoder 15. Information is temporarily stored in the buffer memory 16 at the transmission speed sent from the transmission path. The once stored information is sequentially read out in accordance with requests from the unequal length decoding circuit 17 of the unequal length decoder 15, and the information on the quantization control signal is sent to the control circuit 18, and the information on the unequal length code is is sent to the unequal length decoding circuit 17. The control circuit 18 outputs a control signal for switching the inverse code conversion characteristic of the unequal length decoding circuit 17 based on the information of the control signal sent from the buffer memory 16. The unequal length decoding circuit 17 has inverse code conversion characteristics corresponding to the code conversion characteristics of the unequal length encoding circuit 9 of the predictive encoding device 3. When the unequal length decoding circuit 17 obtains each unequal length code from the unequal length code string sent from the buffer memory 16, the unequal length decoding circuit 17 decodes the unequal length code sent from the control circuit 18 for the next obtained unequal length code. Inverse code conversion is performed in accordance with the inverse code conversion characteristic selected by the incoming control signal, and a quantized prediction error signal is output. The obtained prediction error signal is sent to the adder 20 of the prediction decoder 19.
This signal is added to the predicted signal sent from the predictor 21, and becomes a decoded signal. The decoded signal is sent to a predictor 21 and a D/A converter 22. The predictor 21 has the same prediction function P(z) as the predictor 6 of the predictive encoding device 3, and outputs and adds a predicted signal at the next sampling time according to the prediction function from the decoded signal. Send to container 20. The D/A converter 22 performs D/A conversion on the digital decoded signal and outputs the analog decoded signal to the output terminal 23 . Note that in order to reset the propagation of errors due to errors in the transmission path, the signals of each part are initialized with appropriate synchronization. The above is an explanation of the operation of the predictive decoding device 14. FIG. 2 shows a specific circuit example of the quantization circuit 4 of the predictive encoding device 3 in the first embodiment of the present invention. The quantization circuit 4 quantizes the 5-bit PCM signal X expressed in two's complement into 3 to 5 bits according to the control signal QS from the control circuit 11 and outputs the quantized signal. The least significant digit (LSD) of the above-mentioned 5-bit PCM signal X is x 1 and has a magnitude of 1. The most significant digit (MSD) is a sign digit that indicates positive or negative at xs . In the 5-bit PCM signal X input to the quantization circuit 4, the upper 3 bits from x 3 to x s are sent as they are to the output terminals y 3 to y s , and the lower bits from x 2 and x 1 are respectively sent to the output terminals y 3 to y s. It is sent to AND circuits 28 and 29. Of the 3-bit control signal QS sent from the control circuit 11,
The bits of QS 2 are connected to the inversion circuit 26, the bits of QS 1 are connected to the inversion circuit 27, and QS 0 is left unconnected. The control signal QS sets one of the bits QS 0 to QS 2 to a high level indicating a positive logic 1, and sets all other bits to a low level indicating a positive logic 0. Inversion circuit 2
6 is sent to AND circuits 28 and 29, and the output of inversion circuit 27 is sent to AND circuit 29.
Therefore, when the QS0 bit of the control signal QS becomes High level and the first quantization characteristic is selected, the 5-bit input signal is output as the output signal Y as it is. Further, when QS 1 becomes High level and the second quantization characteristic is selected, the bit of y 1 becomes Low level and a 4-bit quantized signal is output. Furthermore, when QS 2 is at High level and the third quantization characteristic is selected, y 1 and y 2 are always at Low level and a 3-bit quantized signal is output. FIG. 3 shows a specific circuit example of the predictor 6 of the predictive encoding device 3 in the first embodiment of the present invention. This predictor 6 uses the above as the prediction function P(z).
The function shown in equation (1) is used. The prediction function P(z) in equation (1) can be used to efficiently directly predictively encode an NTSC color TV signal when sampling is performed with the sampling frequency s selected to be three times the subcarrier frequency sc. can do. However, s=3sc
Therefore, in equation (1), n H = 682.5,
Z -1 = e -j2/ s . The predictor 6 converts the input signal into
Output terminals 102, 103 and 104 which are delayed by 1, 1365 and 1366 sampling clock periods and output.
A non-recursive type digital filter consisting of a shift register 101 with be. The prediction coefficients in equation (1) are all integers. The predictor 21 of the predictive decoding device 14 is also configured similarly to the predictor 6. Next, a specific example of the code conversion characteristics of the unequal length encoding circuit 9 and the inverse code conversion characteristics of the unequal length decoding circuit 17 will be shown. In this case, since the image signal is 5 bits, 32 unequal length codes whose code numbers are -16 to 15 shown in the following table are used.

【表】 最短の符号長は2ビツトで、最長の符号は9ビ
ツトである。A/D変換器2から出力される5ビ
ツトのPCM信号のLSDの大きさを1とし、減算
器7から不等長符号化回路9へ送られてくる予測
誤差信号をeとし、不等長符号の符号番号をNと
し、xをある実数とした時、記号〔x〕は、nを
整数として、nx<n+1の不等式を満すnの
値を表わすものとする。すなわち記号〔 〕は切
捨てによる整数化を表わす。第1、第2及び第3
の量子化特性に対応する第1、第2及び第3の符
号変換特性は、予測誤差信号eを各々(2),(3)及び
(4)式で示される符号番号Nの不等長符号に変換す
る特性を有する。 N=〔e〕 …(2) N=〔e/2〕 …(3) N=〔e/4〕 …(4) 例えば第2の符号変換特性の場合は、e=−2
の予測誤差信号は(3)式よりN=−1となり「11」
の不等長符号に変換される。ここで、予測係数が
整数の係数であるので、量子化特性が切換らなけ
れば、予測符号器5への入力信号と予測信号との
量子化の精度は一致している。すなわち予測符号
器5の入力信号と予測誤差信号の精度は一致し、
第1、第2及び第3の量子化特性の各々が選択さ
れている時の予測誤差信号eは、各々整数、2の
整数倍の数及び4の整数倍の数となり、各変換特
性において予測誤差信号と符号番号とは1対1に
対応づけられている。 量子化特性が切換る所においても、予測符号器
5への入力信号と予測信号との量子化の精度を一
致させたい場合は、即ち予想誤差信号と符号番号
を1対1に対応づけたい場合は、量子化特性が切
り換わる毎に、予測器6内の値をリセツトする
か、又は予測器6の出力側に量子化回路、例えば
量子化回路4と同じ特性の量子化回路、を付け加
えて予測信号を量子化するようにすればよい。こ
の場合、予測復号化装置14側でも予測器21内
の値をリセツトするか、又は予測器21の出力側
に予測器6の出力側の量子化回路と同じ量子化回
路を付け加える。このようにすれば、予測符号器
5への入力信号と予測復号化装置14の復号信号
とを完全に一致させることができる。 次に不等長復号化回路17の逆符号変換特性は
次の様である。不等長復号化回路17で復号され
た不等長符号の符号番号をNとし、逆変換によつ
て得られる予測誤差信号をeとすれば、第1、第
2及び第3の量子化特性に対応する第1、第2及
び第3の逆符号変換特性は、符号番号Nの不等長
符号を各々(5),(6)及び(7)の式で示される予測誤差
信号eに逆変換する特性を有する。 e=N …(5) e=2×N …(6) e=4×N …(7) 例えば第2の符号逆変換特性では「11」の不等
長符号はe=−2の予測誤差信号に変換される。 情報保存の符号化を行なうためには、すなわち
予測符号器5への入力信号と一致する予測復号化
装置14の復号信号を得るためには、既述したよ
うに、予測器6および21の出力側にそれぞれ量
子化回路をもうけ、量子化された予測信号が予測
符号器5への入力信号の量子化の精度と一致する
よう量子化を行なう必要がある。しかし、予測係
数が整数の係数のみの場合には、第1の実施例に
示したように予測器の出力側に量子化回路をもう
けなくても情報保存の符号化が行なえる。 次に、第1図において、予測器6及び21の予
測関数P(z)の係数が整数でない場合に、情報
保存の符号化を行なう方法について説明する。第
1の方法は、既述したように、予測器6及び21
の出力側に量子化回路をもうける方法である。第
2の方法は予測器6の出力側に量子化回路をもう
けないで、不等長符号化回路9の符号変換特性を
工夫することにより、等価的に第1の方法を実現
する方法である。以下、第2の方法を達成するた
めの構成を示した第4図について説明する。 第4図を参照すると、この発明の第2の実施例
による予測符号化装置3及び予測復号化装置14
が示されている。第4図は、第1図において、小
数点を含む係数の予測関数を用いるとともに、予
測符号化装置3の量子化回路4から出力される量
子化された画像信号と予測復号化装置14の復号
信号とが一致するように量子化回路40を付け加
えたものである。さらに、第4図では予測器10
7および41の予測関数と、不等長符号化回路1
08の符号変換特性が第1図のものとは異なる。
その他の部分は、第1図の同じ部分と同じ機能を
有し同様の動作を行なう。 予測復号化装置14の加算器20から出力され
た復号信号は、D/A変換器22及び予測器41
に供給される。予測器41では予測関数にしたが
つて予測信号が求められ、量子化回路40へ送ら
れる。量子化回路40は、制御回路18からの制
御信号によつて選択される量子化特性によつて予
測信号を量子化して出力し、量子化した予測信号
を加算器20に供給する。加算器20は、量子化
器40の出力信号と不等長復号化回路17より送
られてくる再生された予測誤差信号とを加算し
て、予測符号器5へ入力した信号に等しい復号信
号を出力する。量子化回路40は、予測符号化装
置3の量子化回路4の量子化特性と同じ量子化特
性を有し、第2図と同様に構成される。すなわち
切捨てによる量子化が行なわれている。 第5図は第4図の予測器107の具体的な回路
例である。この予測器107は、標本化周波数s
がサブキヤリア周波数scの3倍である時のカラ
ーTV信号を能率よく予測できる予測関数として
2つの予測関数を有し、2つの予測関数を適応的
に切換選択して予測信号を求めるようになつてい
る。第1の予測関数P1(z)は、小数点以下の予
測係数を有する予測関数であり、(8)式で示され
る。 P1(z)=0.5Z-1+Z-3−0.5Z-4 …(8) 第2の予測関数P2(z)は2ライン前から予測
する予測関数であり、(9)式で示される。 P2(z)=Z-2nH(但しnH=682.5) …(9) そして、2つの予測関数による予測信号と予測
器107への入力信号(局部復号信号)とを比較
し、予測器107への入力信号に近い予測信号を
出力した関数を次の予測に用いる。 予測器107に入力された量子化された画像信
号は、(8)式の予測関数の特性を有する第1の予測
回路42と、(9)式の予測関数の特性を有する第2
の予測回路43と、判定回路44とに入力され
る。第1の予測回路42から出力される第1の予
測信号は、切換回路45の端子aと、判定回路4
4とに入力され、第2の予測回路43から出力さ
れる第2の予測信号は、切換回路45の端子b
と、判定回路44とに入力される。判定回路44
は、量子化された予測器107への入力信号に対
してどちらの予測信号が近いかを判定し、第1の
予測信号の方が予測器107への入力信号に近い
場合は0の選択信号を、第2の予測信号の方が近
い場合は1の選択信号を出力する。選択信号はレ
ジスタ46で1標本化クロツクの周期遅延された
のち切換回路45へ送られる。切換回路45は、
選択信号が0の場合はスイツチ端子aの第1の予
測信号を出力し、選択信号が1の場合は端子bの
第2の予測信号を出力する。このようにして第1
の又は第2の予測信号のいずれかが選択されて予
測器107の出力から予測信号が出力される。 予測復号化装置14の予測器41も予測器10
7と同様に構成される。 この適応予測は1サンプル前の情報を用いて切
換が行なわれるので、予測関数を切換える信号を
伝送する必要はない。 第6図は第5図に示す予測器107の中の第1
の予測回路42と第2の予測回路43との具体的
な回路例である。第1の予測回路42は、入力信
号を1標本化クロツクの周期遅延させて出力する
レジスタ32,34,35及び38と、減算器3
3と、加算器37と、0.5の係数の乗算器31及
び36とを有するノンリカーシブタイプのデイジ
タルフイルタで構成される。第2の予測回路43
は、入力信号を1365標本化クロツクの周期遅延さ
せて出力するシフトレジスタ39で構成される。 第7図a及びbは、それぞれ第4図の実施例に
おける、量子化回路40を含む予測復号器24の
別の回路例である。第7図aにおいては、予測器
41から出力される予測信号と不等長復号化回路
17より送られてくる再生された予測誤差信号と
が加算器20で加算されたのち、量子化回路40
によつて量子化され復号信号とされる構成となつ
ている。第7図bにおいては、加算器20より得
られる復号信号が量子化回路40で量子化された
のち、予測器41に送られる構成となつている。
第7図a及びbはそれぞれ第4図の予測復号器2
4と同様の動作を行なう。 第4図の不等長符号化回路108の符号変換特
性は次のようである。不等長符号化回路108へ
送られてくる予測誤差信号をeとし、不等長符号
化の符号番号をNとし、xをある実数とした時、
記号<x>はnを整数として、n−1<xn+
1の不等式を満すnの値を表わすものとする。す
なわち記号< >は切上げによる整数化を表わ
す。第1,第2及び第3の量子化特性に対応する
第1および第2および第3の符号変換特性は、予
測誤差信号eを各々(10),(11)及び(12)式で示される符
号番号Nの不等長符号に変換する特性を有する。 N=<e> …(10) N=<e/2> …(11) N=<e/4> …(12) 例えば第2の符号変換特性の場合は、e=−3
の予測誤差信号は(11)式よりN=−1となり「11」
の不等長符号に変換される。 第4図の不等長符号化回路17の逆符号変換特
性は、第1図のものと同じで、(5),(6)及び(7)式で
示される。 8図を参照すると、この発明の第3の実施例に
よる予測符号化装置3及び予測復号化装置14が
示されている。この実施例においては、予測符号
化装置3の前処理回路として、制御回路11から
の制御信号によつて選択された間引き特性に従つ
て、デイジタル化された画像信号に対して間引き
制御を行なうことができる間引き制御回路50が
用いられている。間引きの処理は等価的に行なわ
れればよい。従つて、始めに間引き制御回路5
0′(後述する第10図の回路)で実際に間引き
を行なつてサンプル数を減少させ、その後予測符
号器で予測符号化する第1の方法と、間引き制御
回路では間引きする画素を定めておくだけで、画
像信号をそのまま予測符号器に与え、その後、不
等長符号化回路で実際に間引きを行なうとともに
符号変換を行なう第2の方法と、間引き制御回路
で間引きする画素を定めかつ間引きすべき画素の
信号をまわりの間引きすべきでない画素の信号よ
り補間しておき、不等長符号化回路で実際に間引
きを行なうとともに符号変換を行なう第3の方法
とが考えられる。この実施例は第3の方法を採用
している。 端子1へ入力された画像信号は、A/D変換器
2でサブキヤリア周波数の3倍の標本化周波数s
(s=3sc)で標本化された5ビツトのPCM信号
に変換されて、間引き制御回路50に送られる。
間引き制御回路50は、制御信号によつて選択さ
れた間引き特性に従つて間引きすべき画素と間引
きすべきでない画素を定めるとともに、まわりの
間引きすべきでない画素の信号を用いて間引きす
べき画素の信号値をあらかじめ補間している。 間引き制御回路50から出力された画像信号
は、予測符号器5の減算器7と予測器107とに
入力される。減算器7では、間引き制御回路50
から出力された画像信号より、予測器107から
出力される予測信号が減算されて、予測誤差信号
が出力される。予測誤差信号は不等長符号器8の
不等長符号化回路51に入力される。不等長符号
化回路51は、制御回路11からの制御信号に従
つて、間引きすべきでない画素に対応する予測誤
差信号のみを符号変換特性にしたがつて不等長符
号に変換して、復号化に必要な制御情報(間引き
の制御信号の情報等)と共にバツフアメモリ10
に送る。 バツフアメモリ10は、不等長符号化回路51
から送られてくる情報を一旦記憶し、伝送路の伝
送速度に合うように速度変換して出力端子12よ
り伝送路に送り出すとともにバツフアメモリ10
に貯えられている情報蓄積量を制御回路11に知
らせる。制御回路11は、バツフアメモリ10か
らの情報蓄積量を基に間引き特性の切換の判定を
適当な周期ごとに行ない、間引き制御回路50の
間引き特性及び不等長符号化回路51の符号変換
特性を切換える制御信号を出力する。制御回路1
1は、情報蓄積量が多くなるにつれて間引きを行
なうサンプル数を増やすように、情報蓄積量が少
ない場合は間引きをしないように、制御を行な
う。 以上が予測符号化装置3の動作説明である。 予測復号化装置14においては、伝送路より送
られてくる情報は入力端子13より不等長復号器
15のバツフアメモリ16に送られ、一旦記憶さ
れる。この記憶された情報は不等長復号器15の
不等長復号化回路52からの要求に従つて順次読
み出される。間引きの制御信号の情報は制御回路
18に送られ、不等長符号の情報は不等長復号化
回路52に送られる。制御回路18はバツフアメ
モリ16より送られる制御信号の情報を基に間引
きの特性を切換える制御信号を不等長復号化回路
52及び補間処理回路53に送る。不等長復号化
回路52は、バツフアメモリ16より送られる不
等長符号列より個々の不等長符号を得る。そし
て、不等長復号化回路52は、得られた不等長符
号に対して、制御回路18からの制御信号によつ
て選択された逆符号変換特性に従つて、間引きさ
れてない画素に対応した時刻に、逆符号変換を行
ない、予測誤差信号を出力する。間引きが行なわ
れた画素に対応する時刻には適当な値、例えば0
の値の予測誤差信号が出力される。得られた予測
誤差信号は、予測復号器24の加算器20に送ら
れ、予測器41より送られてくる予測信号と加算
され、復号信号となる。復号信号は補間処理回路
53へ送られる。補間処理回路53は、間引かれ
た画素に対しては正しい復号信号が得られていな
いので、制御回路18からの制御信号によつて選
択された補間特性に従つて、まわりの間引きされ
ていない画素の信号を用いて適応的に補間を行な
う。補間処理を受けた復号信号はD/A変換器2
2及び予測器41に供給される。D/A変換器2
2はアナログの復号信号を端子23に出力する。
予測器41は復号信号より予測関数P(z)に従
つて復号信号より予測信号を出力して加算器20
に送る。 以上が予測復号化装置14の動作説明である。
なお、この第3の実施例(第8図)における予測
器107および41の具体的な回路例には、第3
図に示した予測器6または第5図に示した予測器
107が用いられる。また、不等長符号化回路5
1の符号変換特性及び不等長復号化回路52の逆
符号変換特性には、第1の実施例(第1図)また
は第2の実施例(第4図)で説明した第1の符号
変換特性及び第1の逆符号変換特性が用いられ
る。 第9図は、この発明の第3の実施例の間引き制
御回路50での間引き特性を説明するための、標
本化された画素の空間的配置を示す図である。標
本化周波数sがサブキヤリア周波数の3倍(s=
3sc)に選ばれているため、1水平走査ライン中
のサンプル数nHはnH=682.5となる。1フイール
ドの第(l−3)ラインから第lラインまでの画
面の一部分を標本化した画素の配置は第9図aで
示される〇印の様になる。第9図bは、第1の間
引き特性による間引きが行なわれる画素を示す図
である。×印のが間引かれる画素を示す。水平方
向には3サンプルごとに間引きが行なわれ、垂直
方向には1ラインおきに間引きが行なわれ、有効
なサンプル数は5/6に減少する。間引きが行なわ
れる×印の画素は、間引きが行なわれるラインご
とに1標本化周期だけずらされる。第9図cは、
第2の間引き特性による間引きが行なわれる画素
を示す図である。全ラインに対し水平方向に3サ
ンプルごとに間引きが行なわれ、有効なサンプル
数は2/3に減少する。 間引きが行なわれる画素の信号の補間は第9図
cに示すように行なう。第lライン上の間引きが
行なわれる画素xの補間は、近傍の間引きが行な
われない画素a,b,c,d及びeを用いて各々
の画像の信号に0.5,0.25,−0.5,0.5及び0.25の重
みずけを行なつて加算した値を画素xの信号とす
る。この補間をZ関数の補間フイルタ特性H(z)
で表わせば(13)式のようになる。 H(z)=0.5Z-1+0.5Z-681 −0.5Z-682+0.25Z-684+0.25Z-1365…(13) 第10図は実際に間引きを行なうことができる
間引き制御回路50′の具体的な回路例である。
間引き制御回路50′に入力された画像信号は、
切換回路62の端子63と補間フイルタ回路61
とに送られる。補間フイルタ回路61は、(13)式
で示される補間フイルタ特性を有するデイジタル
フイルタで構成されており、補間信号を出力す
る。補間信号は切換回路62の端子64に送られ
る。切換回路62では、制御回路11から送られ
る制御信号によつて間引きなしの特性(第9図a
の特性)と第1の間引き特性(第9図bの特性)
と第2の間引き特性(第9図cの特性)のうちの
いずれかの間引き特性が選択される。そして、こ
の間引き特性に従つて、間引きが行なわれる画素
に対してはスイツチ65が端子64に接続されて
補間信号が得られる。一方、間引きが行なわれな
い画素に対してはスイツチ65が端子63へ接続
され、なにも処理されないもとのままの画像信号
が出力される。 第3の実施例(第8図)における予測復号化装
置14の補間処理回路53は、第10図の間引き
制御回路50′と同じように構成される。予測関
数が小数点以下の値の係数を有する場合、第8図
の加算器20の出力のうち、補間処理回路53に
整数値のみを入力すれば、切捨てによる量子化が
行なえる。 第11図はこの発明の第3の実施例(第8図)
における間引き制御回路50及び予測符号器5の
両者を合せて構成した具体的な回路例である。こ
の回路例は、第10図の間引き制御回路50′の
補間フイルタ回路61を第5図の予測器107の
第2の予測回路43の遅延素子で兼用するように
構成されている。 端子70から画像信号が入力され、端子78か
ら制御信号が入力され、端子79から予測誤差信
号が出力される。切換回路62は、第10図の切
換回路62と同じ機能を有する。第1の予測回路
42、判定回路44、切換回路45及びレジスタ
46は、各々第5図の第1の予測回路42、判定
回路44、切換回路45及びレジスタ46と同じ
機能を有する。減算器7は第8図の減算器7と同
じ機能を有する。第2の予測回路43は、タツプ
付シフトレジスタで構成され、出力端子431,
432,433,434及び435にはシフトレ
ジスタへの入力信号に対して各々680,68
1,683,1364及び1365の標本化クロ
ツクの周期だけ遅延した信号が出力される。乗算
器73,74,75,76及び77は、各々0.5,
0.5,−0.5,0.25および0.25の係数を有し、各々乗
算を行なう。それら乗算器の出力信号は加算器7
2に送られて加算された後、レジスタ71で1標
本化クロツクの周期だけ遅延される。このレジス
タ71の出力に補間信号が得られる。即ち、第2
の予測回路43の入力信号とレジスタ71の出力
信号との関係は、(9)式で示される補間フイルタ特
性によつて決定される。 第8図の予測復号化装置14における補間処理
回路53と予測器41も同様に遅延素子を共用す
るように構成することができる。 第12図を参照すると、本発明の第4の実施例
による予測符号化装置3及び予測復号化装置14
が示されている。本実施例においては、前処理回
路として、量子化回路4と間引き制御回路50と
帯域制限回路80とを組み合せたものが用いられ
ている。 端子1へ入力された画像信号は、A/D変換器
2でサブキヤリア周波数の3倍の標本化周波数s
(s=3sc)で標本化された5ビツトのPCM信号
に変換されて、帯域制限回路80に送られる。帯
域制限回路80は、制御回路82からの制御信号
によつて選択された帯域制限特性に従つて、デイ
ジタル化された画像信号の有する空間周波数及び
時間軸方向の周波数のうち少なくとも一方を帯域
制限することができる。そして画像信号中の雑音
成分の除去を行なうように帯域制限特性を定める
こともできる。帯域制限回路80で帯域制限を受
けた画像信号は、量子化回路4で制御回路82か
らの制御信号によつて選択された量子化特性によ
つて量子化される。量子化回路4で量子化された
画像信号は、間引き制御回路50に送られる。間
引き制御回路50は、制御回路82からの制御信
号によつて選択された間引き特性に従つて、間引
きすべき画素に対して補間処理を行なう。間引き
制御回路50で補間処理が行なわれた画像信号
は、予測符号器5に送られ、予測符号器5は予測
誤差信号を出力する。予測誤差信号は不等長符号
器8の不等長符号化回路81に送られる。不等長
符号化回路81は、量子化特性に対応した符号変
換特性を有し、制御回路82からの制御信号によ
つて選択された符号変換特性に従つて、間引きす
べきでない画素に応する予測誤差信号のみを不等
長符号に変換する。不等長符号情報は復号化に必
要な制御情報と共にバツフアメモリ10に送ら
れ、バツフアメモリ10に一旦蓄えられる。バツ
フアメモリ10は、それら情報を平滑してから出
力端子12より伝送路へ送り出すとともに、バツ
フアメモリ10に貯えられている情報蓄積量を制
御回路82に知らせる。制御回路82は、バツフ
アメモリ10からの情報蓄積量を基に帯域制限特
性と量子化特性と間引き特性の切換の判定を適当
な周期ごとに行ない、帯域制限特性と量子化特性
と間引き特性と不等長符号化回路81の符号変換
特性とを切換える制御信号を出力する。 以上が予測符号化装置3の動作説明である。 予測復号化装置14においては、伝送路より送
られてくる情報は不等長復号器15のバツフアメ
モリ16に送られ、一旦記憶される。この記憶さ
れた情報は不等長復号器15の不等長復号化回路
83からの要求に従つて順次読み出される。制御
情報は制御回路93に送られ、不等長符号の情報
は不等長復号化回路83に送られる。制御回路9
3はバツフアメモリ16より送られる制御情報を
基に量子化特性と間引き特性と逆符号変換特性と
を切換える制御信号を不等長復号化回路83と量
子化回路40と補間処理回路53とに送る。不等
長復号化回路83は、予測符号化装置3の不等長
符号化回路81で選択された符号変換特性に対応
した逆符号変換特性に従つて、不等長符号より予
測誤差信号に変換する。この時、間引かれた画素
に対する予測誤差信号は適当な値、例えば0、が
補間される。予測誤差信号は、予測復号器24の
加算器20に送られ、予測器41からの予測信号
と加算され、復号信号となる。復号信号は、量子
化回路40に送られる。量子化回路40は、制御
回路93からの制御信号で選択された量子化特性
に従つて量子化を行なう。量子化された復号信号
は、補間処理回路53に送られる。補間処理回路
53は、制御回路93からの制御信号によつて選
択された補間特性に従つて、間引きされた画素に
対してまわりの間引きされていない画素の信号を
用いて適応的に補間を行なう。補間処理を受けた
復号信号は、D/A変換器22及び予測器41に
送られる。D/A変換器22は、アノログの復号
信号を出力端23に出力する。 以上が予測復号化装置14の動作説明である。 本実施例によれば、前処理回路として、帯域制
限回路80と量子化回路4と間引き制御回路50
とを組み合せたものを用いているので、視覚的な
特性を考慮してきめこまかな制御が可能となり、
視覚的に画質劣化が目立たない符号化を行なうこ
とができる。上記視覚的な特性を考慮したきめこ
まかい制御としては、例えば、低周波成分を含ん
だ平坦な画像の部分では帯域制限又は間引きを比
較的優先的に行ない、高周波成分を多く含む部分
では量子化による制限を比較的優先的に行ない、
全体的にバランスのとれた情報の制限を行なう制
御が考えられる。 第13図は第4の実施例(第12図)の帯域制
限回路80の具体的な回路例である。この帯域制
限回路80は、空間周波数の帯域を制限するもの
で、水平方向の帯域制限フイルタと垂直方向の帯
域制限フイルタの積の形で構成されている。入力
端子84に入力された画像信号は、帯域通過フイ
ルタA87と減算器89とに供給される。入力端
子85に入力された制御回路82からの制御信号
は減衰回路88及び91に供給される。帯域通過
フイルタA87は(14)式の関数HA(z)で示さ
れるデイジタルフイルタで構成され、水平方向の
周波数帯域を通過させるフイルタ特性を持つ。 HA(z)=1−(0.5Z-1+Z-3−0.5Z-4) …(14) 帯域通過フイルタA87から出力される帯域通
過信号は、減衰回路88に送られる。減衰回路8
8は、制御回路82からの制御信号によつて減衰
の大きさが制御され、kA(0≦kA≦1)倍の大き
さの帯域通過信号を出力する。減衰回路88から
出力されたkA倍の帯域通過信号は、減算器89
に供給される。減算器89は、端子84の入力画
像信号からkA倍の帯域通過信号を減算し、水平
方向に帯域制限された信号を出力する。減算器8
9の出力は、帯域通過フイイルタB90と減算器9
2に供給される。帯域通過フイルタB90は(15)
式の関数HB(z)で示されるデイジタルフイルタ
で構成され、垂直方向の周波数帯域を通過させる
フイルタ特性を持つ。 HB(z)=1−Z-2nH …(15) 但しnHは1ラインのサンプル数でs=3scの場
合はnH=682.5である。帯域通過フイルタB90から
出力される帯域通過信号は、減衰回路91に供給
される。減衰回路91は、制御回路82からの制
御信号によつて減衰の大きさが制御され、kB(0
≦kB≦1)倍の大きさの帯域通過信号を出力す
る。減衰回路91から出力されたkB倍の帯域通過
信号は、減算器92に供給される。減算器92
は、水平方向に帯域制限された信号からkB倍の垂
直方向の帯域通過信号を減算し、水平方向と垂直
方向に帯域制限された信号を出力端子86に出力
する。帯域制限回路80の帯域制限特性を示すフ
イルタの関数H′(z)は(16)式のようになる。 H′(z)={1−kA(1−0.5Z-1−Z-3 +0.5Z-4)}×{1−kB(1−Z-1365)}…(1
6) kAおよびkBは情報蓄積量が多い場合は各々1
または1に近い値に選ばれ情報蓄積量が少ない場
合は各々0または0に近い値に選らばれる。kA
およびkBがともに0の場合は、(16)式のH′(z)
は1となり入力画像がそのまま出力される。kA
及びkBがともに1に近ずけば、0とscの周波数
の近傍でかつH/2(Hは水平走査周波数)の整数 倍の近傍の周波数成分のみが通過される。 以上の説明より明らかなように、この発明によ
れば、帯域制限回路や量子化回路や間引き制御回
路等の前処理回路をもうけ、これを適応的に制御
することによつて、実時間で符号化が可能でかつ
回路構成が容易となるノンリカーシブタイプの予
測符号化装置を提供できる。そして、ノンリカー
シブタイプの予測符号化装置においては予測符号
器に入力されたと同じ信号を復号することができ
るため、この発明の予測符号化装置を用いれば画
像の情報が伝送ビツトレートより少ない場合には
基本的には情報保存の符号化が行なえる。 なお、量子化回路4及び40の量子化特性及び
構成は、第2図に示したものに限定されることは
ない。予測器6,21,41及び107の予測関
数および構成は、第3図や第5図に示したものに
限定されることはない。符号変換特性、逆符号変
換特性および不等長符号は、第1の実施例又は第
2の実施例で示したものに限定されることはな
い。間引き制御回路50での間引き特性は第9図
に示す特性に限定されることはない。そして間引
き制御回路50′及び補間処理回路53は第10
図に示したものに限定されることはなく、補間フ
イルタ回路61のフイルタ特性は(13)式に示さ
れる関数に限定されない。間引き制御回路50と
予測符号器5とを合せて構成した回路は、第11
図に示したものに限定されることはない。帯域制
限回路80は、第13図に示すものに限定される
ことはない。不等長符号化回路9で用いられる符
号変換特性の不等長符号は、1種類の固定した不
等長符号を用いずに、種類の異なつたいくつかの
不等長符号を適応的に切換ながら用いるようにし
てもよい。また、第1〜第4の実施例において
は、画像信号はNTSCカラーTV信号について示
したが、NTSC方式の信号に限定されず例えば
PAC方式のものでもよい。そして、標本化周波
数もサブキヤリア周波数の3倍に限定されるもの
ではない。 さらに、前処理回路への制御信号を出力する制
御回路は、バツフアメモリ10に入力される情報
量を基に上記前処理回路に与えるべき制御信号を
決定するようにしてももよい。即ち、バツフアメ
モリ10に入力される情報のある区間における積
算量(バツフアメモリ10に入力される情報量の
増え方が急か緩やかか)によつて上記前処理回路
に与えるべき制御信号を決定するようにしてもよ
い。
[Table] The shortest code length is 2 bits, and the longest code length is 9 bits. Let the magnitude of the LSD of the 5-bit PCM signal output from the A/D converter 2 be 1, and let the prediction error signal sent from the subtracter 7 to the unequal length encoding circuit 9 be e, and the unequal length When the code number of the code is N and x is a certain real number, the symbol [x] represents the value of n that satisfies the inequality nx<n+1, where n is an integer. In other words, the symbol [ ] represents conversion into an integer by truncation. 1st, 2nd and 3rd
The first, second, and third code conversion characteristics corresponding to the quantization characteristics of
It has the characteristic of converting into an unequal length code of code number N shown by equation (4). N=[e]...(2) N=[e/2]...(3) N=[e/4]...(4) For example, in the case of the second code conversion characteristic, e=-2
The prediction error signal of is ``11'' as N=-1 from equation (3).
is converted to an unequal length code. Here, since the prediction coefficients are integer coefficients, unless the quantization characteristics are changed, the quantization accuracy of the input signal to the predictive encoder 5 and the prediction signal match. That is, the accuracy of the input signal of the predictive encoder 5 and the prediction error signal match,
The prediction error signal e when each of the first, second, and third quantization characteristics is selected is an integer, an integer multiple of 2, and an integer multiple of 4. There is a one-to-one correspondence between the error signal and the code number. Even where the quantization characteristics change, if you want to match the quantization precision of the input signal to the predictive encoder 5 and the predicted signal, that is, if you want to have a one-to-one correspondence between the predicted error signal and the code number. In this case, the value in the predictor 6 is reset each time the quantization characteristic is switched, or a quantization circuit, for example, a quantization circuit with the same characteristics as the quantization circuit 4 is added to the output side of the predictor 6. The predicted signal may be quantized. In this case, the values in the predictor 21 are reset on the predictive decoding device 14 side, or the same quantization circuit as the quantization circuit on the output side of the predictor 6 is added to the output side of the predictor 21. In this way, the input signal to the predictive encoder 5 and the decoded signal of the predictive decoding device 14 can be completely matched. Next, the inverse code conversion characteristics of the unequal length decoding circuit 17 are as follows. If the code number of the unequal-length code decoded by the unequal-length decoding circuit 17 is N, and the prediction error signal obtained by inverse transformation is e, the first, second, and third quantization characteristics The first, second, and third inverse code conversion characteristics corresponding to It has the property of converting. e=N...(5) e=2×N...(6) e=4×N...(7) For example, in the second code inversion characteristic, an unequal length code of "11" has a prediction error of e=-2. converted into a signal. In order to perform information-preserving encoding, that is, to obtain a decoded signal of the predictive decoding device 14 that matches the input signal to the predictive encoder 5, the outputs of the predictors 6 and 21 must be It is necessary to provide a quantization circuit on each side and perform quantization so that the quantized prediction signal matches the quantization precision of the input signal to the prediction encoder 5. However, when the prediction coefficients are only integer coefficients, information preservation encoding can be performed without providing a quantization circuit on the output side of the predictor as shown in the first embodiment. Next, referring to FIG. 1, a method of performing information preservation encoding when the coefficients of the prediction functions P(z) of the predictors 6 and 21 are not integers will be described. In the first method, as described above, the predictors 6 and 21
In this method, a quantization circuit is provided on the output side of the quantization circuit. The second method is a method that equivalently realizes the first method by devising the code conversion characteristics of the unequal length encoding circuit 9 without providing a quantization circuit on the output side of the predictor 6. . Hereinafter, FIG. 4, which shows a configuration for achieving the second method, will be explained. Referring to FIG. 4, a predictive encoding device 3 and a predictive decoding device 14 according to a second embodiment of the present invention
It is shown. FIG. 4 shows a quantized image signal outputted from the quantization circuit 4 of the predictive coding device 3 and a decoded signal of the predictive decoding device 14 using a prediction function of coefficients including decimal points in FIG. 1. A quantization circuit 40 is added so that the values match. Furthermore, in FIG. 4, the predictor 10
7 and 41 prediction functions and unequal length encoding circuit 1
The code conversion characteristics of 08 are different from those shown in FIG.
The other parts have the same functions as the same parts in FIG. 1 and perform similar operations. The decoded signal output from the adder 20 of the predictive decoding device 14 is sent to the D/A converter 22 and the predictor 41.
is supplied to The predictor 41 obtains a predicted signal according to the prediction function and sends it to the quantization circuit 40 . The quantization circuit 40 quantizes and outputs the predicted signal according to the quantization characteristic selected by the control signal from the control circuit 18 , and supplies the quantized predicted signal to the adder 20 . The adder 20 adds the output signal of the quantizer 40 and the reproduced prediction error signal sent from the unequal length decoding circuit 17 to generate a decoded signal that is equal to the signal input to the predictive encoder 5. Output. The quantization circuit 40 has the same quantization characteristic as the quantization characteristic of the quantization circuit 4 of the predictive encoding device 3, and is configured similarly to that shown in FIG. That is, quantization by truncation is performed. FIG. 5 shows a specific circuit example of the predictor 107 shown in FIG. This predictor 107 has a sampling frequency s
There are two prediction functions that can efficiently predict a color TV signal when the subcarrier frequency is three times the subcarrier frequency sc, and the prediction signal is obtained by adaptively switching between the two prediction functions. There is. The first prediction function P 1 (z) is a prediction function having prediction coefficients below the decimal point, and is expressed by equation (8). P 1 (z) = 0.5Z -1 +Z -3 -0.5Z -4 ...(8) The second prediction function P 2 (z) is a prediction function that predicts from two lines in advance, and is expressed by equation (9). It will be done. P 2 (z) = Z -2nH (however, n H = 682.5) ...(9) Then, the predicted signals by the two prediction functions and the input signal to the predictor 107 (locally decoded signal) are compared, and the predicted signal by the predictor 107 is The function that outputs a prediction signal close to the input signal is used for the next prediction. The quantized image signal input to the predictor 107 is processed by a first prediction circuit 42 having the characteristics of the prediction function of equation (8), and a second prediction circuit 42 having the characteristics of the prediction function of equation (9).
is input to the prediction circuit 43 and the determination circuit 44. The first prediction signal output from the first prediction circuit 42 is sent to the terminal a of the switching circuit 45 and to the determination circuit 4.
The second prediction signal input to terminal b of the switching circuit 45 and output from the second prediction circuit 43 is input to terminal b of the switching circuit 45.
and is input to the determination circuit 44. Judgment circuit 44
determines which predicted signal is closer to the quantized input signal to the predictor 107, and if the first predicted signal is closer to the input signal to the predictor 107, a selection signal of 0 is sent. If the second predicted signal is closer, a selection signal of 1 is output. The selection signal is delayed by one sampling clock cycle in the register 46 and then sent to the switching circuit 45. The switching circuit 45 is
When the selection signal is 0, the first prediction signal of the switch terminal a is output, and when the selection signal is 1, the second prediction signal of the terminal b is output. In this way the first
or the second predicted signal is selected, and the predicted signal is output from the output of the predictor 107. The predictor 41 of the predictive decoding device 14 is also the predictor 10
It is configured similarly to 7. In this adaptive prediction, switching is performed using information from one sample before, so there is no need to transmit a signal for switching the prediction function. FIG. 6 shows the first predictor in the predictor 107 shown in FIG.
This is a specific circuit example of the prediction circuit 42 and the second prediction circuit 43. The first prediction circuit 42 includes registers 32, 34, 35, and 38 that delay the input signal by one sampling clock period and output the signal, and a subtracter 3.
3, an adder 37, and multipliers 31 and 36 with a coefficient of 0.5. Second prediction circuit 43
consists of a shift register 39 which delays the input signal by 1365 sampling clock cycles and outputs the delayed signal. FIGS. 7a and 7b show other circuit examples of the predictive decoder 24 including the quantization circuit 40 in the embodiment of FIG. 4, respectively. In FIG. 7a, the prediction signal output from the predictor 41 and the reproduced prediction error signal sent from the unequal length decoding circuit 17 are added together in the adder 20, and then the quantization circuit 40
The signal is quantized and made into a decoded signal. In FIG. 7b, the decoded signal obtained from the adder 20 is quantized by the quantization circuit 40 and then sent to the predictor 41.
7a and b are the predictive decoder 2 of FIG. 4, respectively.
Perform the same operation as in step 4. The code conversion characteristics of the unequal length encoding circuit 108 in FIG. 4 are as follows. When the prediction error signal sent to the unequal length encoding circuit 108 is e, the code number for unequal length encoding is N, and x is a certain real number,
The symbol <x> is n-1<xn+, where n is an integer.
Let it represent the value of n that satisfies the inequality of 1. That is, the symbol <> represents rounding up to an integer. The first, second, and third code conversion characteristics corresponding to the first, second, and third quantization characteristics are expressed by equations (10), (11), and (12), respectively, for the prediction error signal e. It has the characteristic of converting to an unequal length code of code number N. N=<e>...(10) N=<e/2>...(11) N=<e/4>...(12) For example, in the case of the second code conversion characteristic, e=-3
The prediction error signal of is ``11'' as N=-1 from equation (11).
is converted to an unequal length code. The inverse code conversion characteristics of the unequal length encoding circuit 17 in FIG. 4 are the same as those in FIG. 1, and are expressed by equations (5), (6), and (7). Referring to FIG. 8, a predictive encoding device 3 and a predictive decoding device 14 according to a third embodiment of the present invention are shown. In this embodiment, the preprocessing circuit of the predictive encoding device 3 performs thinning control on the digitized image signal according to the thinning characteristics selected by the control signal from the control circuit 11. A thinning control circuit 50 is used that can perform the following. The thinning process may be performed in an equivalent manner. Therefore, first, the thinning control circuit 5
The first method is to actually perform thinning at 0' (the circuit in Figure 10, which will be described later) to reduce the number of samples, and then perform predictive coding using a predictive encoder. The second method involves feeding the image signal as it is to the predictive encoder, then actually thinning it out in the unequal-length encoding circuit and performing code conversion, and the second method in which the pixels to be thinned out are determined in the thinning control circuit and the pixels are thinned out. A third method can be considered, in which the signal of a pixel that should not be thinned out is interpolated from the signal of the surrounding pixel that should not be thinned out, and the unequal length encoding circuit actually thins out the signal and performs code conversion. This embodiment employs the third method. The image signal input to terminal 1 is processed by A/D converter 2 at a sampling frequency s that is three times the subcarrier frequency.
It is converted into a 5-bit PCM signal sampled at (s=3sc) and sent to the thinning control circuit 50.
The thinning control circuit 50 determines the pixels to be thinned out and the pixels not to be thinned out according to the thinning characteristics selected by the control signal, and also determines the pixels to be thinned out using the signals of the surrounding pixels that should not be thinned out. Signal values are interpolated in advance. The image signal output from the thinning control circuit 50 is input to the subtracter 7 and the predictor 107 of the predictive encoder 5. In the subtracter 7, a thinning control circuit 50
The prediction signal output from the predictor 107 is subtracted from the image signal output from the predictor 107, and a prediction error signal is output. The prediction error signal is input to the unequal length encoding circuit 51 of the unequal length encoder 8. In accordance with the control signal from the control circuit 11, the unequal length encoding circuit 51 converts only the prediction error signals corresponding to pixels that should not be thinned out into unequal length codes according to code conversion characteristics, and decodes them. Buffer memory 10 along with control information necessary for
send to The buffer memory 10 includes an unequal length encoding circuit 51
The information sent from the buffer memory 10 is temporarily stored, the speed is converted to match the transmission speed of the transmission line, and the information is sent to the transmission line from the output terminal 12.
The control circuit 11 is informed of the amount of information stored in the. The control circuit 11 determines whether to switch the thinning characteristics at appropriate intervals based on the amount of information stored from the buffer memory 10, and switches the thinning characteristics of the thinning control circuit 50 and the code conversion characteristics of the unequal length encoding circuit 51. Outputs a control signal. Control circuit 1
In No. 1, control is performed so that the number of samples to be thinned out increases as the amount of information storage increases, and so that no thinning is performed when the amount of information storage is small. The above is an explanation of the operation of the predictive encoding device 3. In the predictive decoding device 14, information sent from the transmission path is sent from the input terminal 13 to the buffer memory 16 of the unequal length decoder 15, and is temporarily stored therein. This stored information is sequentially read out in accordance with requests from the unequal length decoding circuit 52 of the unequal length decoder 15. Information on the thinning control signal is sent to the control circuit 18, and information on the unequal length code is sent to the unequal length decoding circuit 52. The control circuit 18 sends a control signal for switching thinning characteristics to the unequal length decoding circuit 52 and the interpolation processing circuit 53 based on the information of the control signal sent from the buffer memory 16. The unequal length decoding circuit 52 obtains individual unequal length codes from the unequal length code string sent from the buffer memory 16. Then, the unequal length decoding circuit 52 corresponds to pixels that have not been thinned out according to the inverse code conversion characteristic selected by the control signal from the control circuit 18 for the obtained unequal length code. At that time, reverse code conversion is performed and a prediction error signal is output. An appropriate value, for example 0, is set at the time corresponding to the pixel where the thinning was performed.
A prediction error signal with a value of is output. The obtained prediction error signal is sent to the adder 20 of the prediction decoder 24, where it is added to the prediction signal sent from the predictor 41, and becomes a decoded signal. The decoded signal is sent to the interpolation processing circuit 53. Since a correct decoded signal is not obtained for the thinned out pixels, the interpolation processing circuit 53 determines whether the surrounding pixels are not thinned out according to the interpolation characteristics selected by the control signal from the control circuit 18. Adaptive interpolation is performed using pixel signals. The decoded signal that has undergone interpolation processing is sent to the D/A converter 2.
2 and the predictor 41. D/A converter 2
2 outputs an analog decoded signal to a terminal 23.
The predictor 41 outputs a predicted signal from the decoded signal according to the prediction function P(z) from the decoded signal, and outputs a predicted signal from the decoded signal to the adder 20.
send to The above is an explanation of the operation of the predictive decoding device 14.
Note that the specific circuit example of the predictors 107 and 41 in this third embodiment (FIG. 8) includes the third embodiment.
The predictor 6 shown in the figure or the predictor 107 shown in FIG. 5 is used. In addition, the unequal length encoding circuit 5
The code conversion characteristics of 1 and the inverse code conversion characteristics of the unequal length decoding circuit 52 include the first code conversion described in the first embodiment (FIG. 1) or the second embodiment (FIG. 4). A characteristic and a first inverse transcoding characteristic are used. FIG. 9 is a diagram showing the spatial arrangement of sampled pixels for explaining the thinning characteristics in the thinning control circuit 50 of the third embodiment of the present invention. The sampling frequency s is three times the subcarrier frequency (s=
3sc), the number of samples n H in one horizontal scanning line is n H =682.5. The arrangement of pixels sampled from a portion of the screen from the (l-3)th line to the lth line of one field is as shown by the O marks shown in FIG. 9a. FIG. 9b is a diagram showing pixels to be thinned out using the first thinning characteristic. The x mark indicates the pixel to be thinned out. In the horizontal direction, thinning is performed every three samples, and in the vertical direction, thinning is performed every other line, reducing the number of effective samples to 5/6. The x-marked pixels to be thinned out are shifted by one sampling period for each line to be thinned out. Figure 9c is
FIG. 7 is a diagram showing pixels to be thinned out using a second thinning characteristic. All lines are thinned out every 3 samples in the horizontal direction, and the number of effective samples is reduced to 2/3. Interpolation of signals of pixels to be thinned out is performed as shown in FIG. 9c. Interpolation of the pixel x on the l-th line where the thinning is performed uses neighboring pixels a, b, c, d, and e where the thinning is not performed, and the signals of each image are 0.5, 0.25, -0.5, 0.5, and The value added after weighting by 0.25 is set as the signal of pixel x. This interpolation is expressed as Z-function interpolation filter characteristic H(z)
If expressed as (13), H(z)=0.5Z -1 +0.5Z -681 -0.5Z -682 +0.25Z -684 +0.25Z -1365 ...(13) Figure 10 shows a thinning control circuit 50' that can actually perform thinning. This is a specific circuit example.
The image signal input to the thinning control circuit 50' is
Terminal 63 of switching circuit 62 and interpolation filter circuit 61
sent to. The interpolation filter circuit 61 is composed of a digital filter having interpolation filter characteristics expressed by equation (13), and outputs an interpolation signal. The interpolated signal is sent to terminal 64 of switching circuit 62. In the switching circuit 62, the control signal sent from the control circuit 11 determines the non-thinning characteristic (FIG. 9a).
) and the first thinning characteristic (characteristic in Figure 9b)
and the second thinning characteristic (the characteristic shown in FIG. 9c) is selected. Then, according to this thinning characteristic, a switch 65 is connected to a terminal 64 for a pixel to be thinned out, and an interpolation signal is obtained. On the other hand, for pixels that are not thinned out, a switch 65 is connected to the terminal 63, and the original image signal without any processing is output. The interpolation processing circuit 53 of the predictive decoding device 14 in the third embodiment (FIG. 8) is configured in the same manner as the thinning control circuit 50' in FIG. When the prediction function has coefficients with values below the decimal point, quantization by truncation can be performed by inputting only integer values from the output of the adder 20 in FIG. 8 to the interpolation processing circuit 53. FIG. 11 is a third embodiment of this invention (FIG. 8)
This is a specific example of a circuit configured by combining both the thinning control circuit 50 and the predictive encoder 5 in FIG. This circuit example is configured such that the interpolation filter circuit 61 of the thinning control circuit 50' in FIG. 10 is also used by the delay element of the second prediction circuit 43 of the predictor 107 in FIG. An image signal is input from a terminal 70, a control signal is input from a terminal 78, and a prediction error signal is output from a terminal 79. The switching circuit 62 has the same function as the switching circuit 62 in FIG. The first prediction circuit 42, determination circuit 44, switching circuit 45, and register 46 have the same functions as the first prediction circuit 42, determination circuit 44, switching circuit 45, and register 46 shown in FIG. 5, respectively. Subtractor 7 has the same function as subtracter 7 in FIG. The second prediction circuit 43 is composed of a shift register with taps, and has output terminals 431,
432, 433, 434 and 435 have 680 and 68 input signals respectively to the shift register.
Signals delayed by sampling clock periods of 1,683, 1364 and 1365 are output. Multipliers 73, 74, 75, 76 and 77 each have 0.5,
It has coefficients of 0.5, -0.5, 0.25, and 0.25, and performs multiplication respectively. The output signals of those multipliers are sent to the adder 7
2 and added, and then delayed by one sampling clock period in register 71. An interpolated signal is obtained at the output of this register 71. That is, the second
The relationship between the input signal of the prediction circuit 43 and the output signal of the register 71 is determined by the interpolation filter characteristic shown in equation (9). The interpolation processing circuit 53 and the predictor 41 in the predictive decoding device 14 shown in FIG. 8 can be similarly configured to share a delay element. Referring to FIG. 12, a predictive encoding device 3 and a predictive decoding device 14 according to a fourth embodiment of the present invention
It is shown. In this embodiment, a combination of a quantization circuit 4, a thinning control circuit 50, and a band limiting circuit 80 is used as a preprocessing circuit. The image signal input to terminal 1 is processed by A/D converter 2 at a sampling frequency s that is three times the subcarrier frequency.
The signal is converted into a 5-bit PCM signal sampled at (s=3sc) and sent to the band limiting circuit 80. The band-limiting circuit 80 band-limits at least one of the spatial frequency and the frequency in the time axis direction of the digitized image signal according to the band-limiting characteristic selected by the control signal from the control circuit 82. be able to. Band-limiting characteristics can also be determined to remove noise components in the image signal. The image signal band-limited by the band-limiting circuit 80 is quantized by the quantization circuit 4 using a quantization characteristic selected by a control signal from the control circuit 82 . The image signal quantized by the quantization circuit 4 is sent to a thinning control circuit 50. The thinning control circuit 50 performs interpolation processing on the pixels to be thinned out according to the thinning characteristics selected by the control signal from the control circuit 82. The image signal subjected to interpolation processing by the thinning control circuit 50 is sent to the predictive encoder 5, and the predictive encoder 5 outputs a prediction error signal. The prediction error signal is sent to an unequal length encoding circuit 81 of the unequal length encoder 8. The unequal length encoding circuit 81 has code conversion characteristics corresponding to the quantization characteristics, and corresponds to pixels that should not be thinned out according to the code conversion characteristics selected by the control signal from the control circuit 82. Convert only the prediction error signal to an unequal length code. The unequal length code information is sent to the buffer memory 10 together with control information necessary for decoding, and is temporarily stored in the buffer memory 10. The buffer memory 10 smoothes the information and sends it out to the transmission line from the output terminal 12, and also notifies the control circuit 82 of the amount of information stored in the buffer memory 10. The control circuit 82 determines whether to switch between the band-limiting characteristic, the quantization characteristic, and the thinning-out characteristic at appropriate intervals based on the amount of information stored from the buffer memory 10, and determines whether the band-limiting characteristic, the quantization characteristic, and the thinning-out characteristic are unequal. A control signal for switching the code conversion characteristics of the long encoding circuit 81 is output. The above is an explanation of the operation of the predictive encoding device 3. In the predictive decoding device 14, the information sent from the transmission path is sent to the buffer memory 16 of the unequal length decoder 15 and temporarily stored. This stored information is sequentially read out in accordance with requests from the unequal length decoding circuit 83 of the unequal length decoder 15. The control information is sent to the control circuit 93, and the information on the unequal length code is sent to the unequal length decoding circuit 83. Control circuit 9
3 sends a control signal for switching the quantization characteristic, thinning characteristic, and inverse code conversion characteristic to the unequal length decoding circuit 83, the quantization circuit 40, and the interpolation processing circuit 53 based on the control information sent from the buffer memory 16. The unequal length decoding circuit 83 converts the unequal length code into a prediction error signal according to the inverse code conversion characteristic corresponding to the code conversion characteristic selected by the unequal length encoding circuit 81 of the predictive encoding device 3. do. At this time, the prediction error signal for the thinned out pixels is interpolated with an appropriate value, for example, 0. The prediction error signal is sent to the adder 20 of the prediction decoder 24, where it is added to the prediction signal from the predictor 41 to become a decoded signal. The decoded signal is sent to a quantization circuit 40. The quantization circuit 40 performs quantization according to the quantization characteristic selected by the control signal from the control circuit 93. The quantized decoded signal is sent to an interpolation processing circuit 53. The interpolation processing circuit 53 adaptively performs interpolation on the thinned pixels using signals of surrounding non-thinned pixels according to the interpolation characteristics selected by the control signal from the control circuit 93. . The decoded signal subjected to interpolation processing is sent to the D/A converter 22 and the predictor 41. D/A converter 22 outputs an analog decoded signal to output terminal 23 . The above is an explanation of the operation of the predictive decoding device 14. According to this embodiment, the band limiting circuit 80, the quantization circuit 4, and the thinning control circuit 50 serve as preprocessing circuits.
Because it uses a combination of
Encoding can be performed in which the deterioration of image quality is not visually noticeable. Fine-grained control that takes into account the above visual characteristics includes, for example, relatively preferentially performing band limiting or thinning in flat image parts that contain low frequency components, and limiting by quantization in parts that contain many high frequency components. be carried out relatively preferentially,
Control that restricts information in an overall well-balanced manner is conceivable. FIG. 13 shows a specific circuit example of the band limiting circuit 80 of the fourth embodiment (FIG. 12). This band-limiting circuit 80 limits the spatial frequency band, and is configured as a product of a horizontal band-limiting filter and a vertical band-limiting filter. The image signal input to the input terminal 84 is supplied to a band pass filter A87 and a subtracter 89. A control signal from the control circuit 82 input to the input terminal 85 is supplied to attenuation circuits 88 and 91. The bandpass filter A87 is composed of a digital filter represented by the function H A (z) of equation (14), and has a filter characteristic that allows a frequency band in the horizontal direction to pass. H A (z)=1−(0.5Z −1 +Z −3 −0.5Z −4 ) (14) The bandpass signal output from the bandpass filter A87 is sent to the attenuation circuit 88. Attenuation circuit 8
8, the magnitude of attenuation is controlled by a control signal from the control circuit 82, and outputs a bandpass signal that is k A (0≦k A ≦1) times as large. The k A times bandpass signal outputted from the attenuation circuit 88 is sent to a subtracter 89.
is supplied to The subtracter 89 subtracts the k A times the bandpass signal from the input image signal of the terminal 84 and outputs a horizontally band-limited signal. Subtractor 8
The output of 9 is the bandpass filter B90 and subtractor 9.
2. Bandpass filter B90 (15)
It is composed of a digital filter represented by the function H B (z) in the equation, and has filter characteristics that allow frequency bands in the vertical direction to pass. H B (z)=1−Z −2nH (15) where n H is the number of samples for one line, and when s=3sc, n H =682.5. The bandpass signal output from bandpass filter B90 is supplied to attenuation circuit 91. The magnitude of attenuation of the attenuation circuit 91 is controlled by a control signal from the control circuit 82, and k B (0
≦k B ≦1) Outputs a bandpass signal twice as large. The k B times bandpass signal output from the attenuation circuit 91 is supplied to a subtracter 92 . Subtractor 92
subtracts k B times the vertical bandpass signal from the horizontally band-limited signal, and outputs the horizontally and vertically band-limited signal to the output terminal 86 . The filter function H'(z) representing the band-limiting characteristic of the band-limiting circuit 80 is expressed by equation (16). H′(z)={1−k A (1−0.5Z −1 −Z −3 +0.5Z −4 )}×{1−k B (1−Z −1365 )}…(1
6) k A and k B are each 1 if the amount of information accumulated is large.
Alternatively, if a value close to 1 is selected and the amount of information stored is small, a value of 0 or a value close to 0 is selected. k A
and k B are both 0, H′(z) in equation (16)
becomes 1, and the input image is output as is. k A
When both of and k B approach 1, only frequency components near the frequencies of 0 and sc and near integer multiples of H /2 ( H is the horizontal scanning frequency) are passed. As is clear from the above description, according to the present invention, preprocessing circuits such as a band limiting circuit, a quantization circuit, and a thinning control circuit are provided, and by adaptively controlling these circuits, it is possible to perform coding in real time. Accordingly, it is possible to provide a non-recursive type predictive encoding device that can be easily configured and configured. Since a non-recursive type predictive coding device can decode the same signal that is input to the predictive coding device, if the predictive coding device of this invention is used, the information of the image is less than the transmission bit rate. Basically, it is possible to perform encoding to preserve information. Note that the quantization characteristics and configurations of the quantization circuits 4 and 40 are not limited to those shown in FIG. 2. The prediction functions and configurations of the predictors 6, 21, 41, and 107 are not limited to those shown in FIGS. 3 and 5. The code conversion characteristics, inverse code conversion characteristics, and unequal length codes are not limited to those shown in the first embodiment or the second embodiment. The thinning characteristics of the thinning control circuit 50 are not limited to the characteristics shown in FIG. The thinning control circuit 50' and the interpolation processing circuit 53 are
The filter characteristics of the interpolation filter circuit 61 are not limited to those shown in the figure, and the filter characteristics of the interpolation filter circuit 61 are not limited to the function shown in equation (13). The circuit configured by combining the thinning control circuit 50 and the predictive encoder 5 is the 11th
It is not limited to what is shown in the figure. The band limiting circuit 80 is not limited to that shown in FIG. 13. The unequal-length codes with code conversion characteristics used in the unequal-length encoding circuit 9 do not use one type of fixed unequal-length code, but adaptively switch between several different types of unequal-length codes. It may also be used while Furthermore, in the first to fourth embodiments, the image signal is an NTSC color TV signal, but it is not limited to an NTSC system signal, and for example,
A PAC method may also be used. Also, the sampling frequency is not limited to three times the subcarrier frequency. Furthermore, the control circuit that outputs the control signal to the preprocessing circuit may determine the control signal to be given to the preprocessing circuit based on the amount of information input to the buffer memory 10. That is, the control signal to be given to the preprocessing circuit is determined based on the cumulative amount of information input to the buffer memory 10 in a certain section (whether the amount of information input to the buffer memory 10 increases rapidly or gradually). It's okay.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の第1の実施例の構成を示す
ブロツク図、第2図は第1図の量子化回路4の具
体的な構成の一例を示す回路図、第3図は第1図
の予測器6の具体的な構成の一例を示す回路図、
第4図はこの発明の第2の実施例の構成を示すブ
ロツク図、第5図は第4図の予測器107の具体
的な構成の一例を示す回路図、第6図は第5図の
第1の予測回路42及び第2の予測回路43の具
体的な構成の一例を示す回路図、第7図a及びb
はそれぞれ第4図の予測復号器24の他の具体的
な構成を示す回路図、第8図はこの発明の第3の
実施例の構成を示すブロツク図、第9図a,,b
及びcはそれぞれ間引き特性を示す図、10図は
間引き制御回路50′を示す回路図、第11図は
間引き制御回路50と予測符号器5とを合せて構
成する場合の具体的な構成の一例を示す回路図、
第12図はこの発明の第4の実施例の構成を示す
ブロツク図、第13図は第12図の帯域制限回路
80の具体的な構成の一例を示す回路図である。 4は前処理回路としての量子化回路、50及び
50′は前処理回路としての間引き制御回路、8
0は前処理回路としての帯域制限回路、5は予測
符号器、9,108,51及び81は不等長符号
化回路、10はバツフアメモリ、11及び82は
制御回路である。
FIG. 1 is a block diagram showing the configuration of a first embodiment of the present invention, FIG. 2 is a circuit diagram showing an example of a specific configuration of the quantization circuit 4 shown in FIG. 1, and FIG. A circuit diagram showing an example of a specific configuration of the predictor 6,
FIG. 4 is a block diagram showing the configuration of a second embodiment of the present invention, FIG. 5 is a circuit diagram showing an example of a specific configuration of the predictor 107 in FIG. 4, and FIG. A circuit diagram showing an example of a specific configuration of the first prediction circuit 42 and the second prediction circuit 43, FIGS. 7a and 7b
are a circuit diagram showing another specific configuration of the predictive decoder 24 in FIG. 4, FIG. 8 is a block diagram showing the configuration of a third embodiment of the present invention, and FIGS. 9a, b
10 is a circuit diagram showing the decimation control circuit 50', and FIG. 11 is an example of a specific configuration when the decimation control circuit 50 and the predictive encoder 5 are combined. A circuit diagram showing,
FIG. 12 is a block diagram showing the configuration of a fourth embodiment of the present invention, and FIG. 13 is a circuit diagram showing an example of a specific configuration of the band limiting circuit 80 of FIG. 12. 4 is a quantization circuit as a preprocessing circuit; 50 and 50' are thinning control circuits as preprocessing circuits;
0 is a band limiting circuit as a preprocessing circuit, 5 is a predictive encoder, 9, 108, 51 and 81 are unequal length encoding circuits, 10 is a buffer memory, and 11 and 82 are control circuits.

Claims (1)

【特許請求の範囲】 1 デイジタル化された画像信号を受け、制御信
号に応じて前記画像信号の情報量の制御を行なう
前処理回路と、該前処理回路より出力された、前
処理を受けた画像信号を受け、可逆な論理により
予測誤差信号を出力する予測符号器と、前記予測
誤差信号を前記前処理回路の動作に応動しながら
不等長符号に変換する不等長符号化回路と、該不
等長符号化回路より出力された、不等長符号情報
及び復号化に必要な制御情報を一旦蓄え平滑化し
て送出するためのバツフアメモリと、前記バツフ
アメモリに入力される情報量あるいは前記バツフ
アメモリの情報蓄積量を基に、前記前処理回路に
与えるべき前記制御信号を出力する制御回路とを
含み、前記バツフアメモリから送出される情報を
出力情報とする予測符号化装置。 2 特許請求の範囲第1項記載の予測符号化装置
において、前記制御回路からの前記制御信号によ
つて選択された量子化特性に従つて、前記デイジ
タル化された画像信号を量子化することができる
量子化回路を、前記前処理回路として用いたこと
を特徴とする予測符号化装置。 3 特許請求の範囲第1項記載の予測符号化装置
において、前記制御回路からの前記制御信号によ
つて選択された間引き特性に従つて、前記デイジ
タル化された画像信号に対して間引き制御を行な
うことができる間引き制御回路を、前記前処理回
路として用いたことを特徴とする予測符号化装
置。 4 特許請求の範囲第1項記載の予測符号化装置
において、前記制御回路からの前記制御信号によ
つて選択された帯域制限特性に従つて、前記デイ
ジタル化された画像信号の空間周波数及び時間軸
方向の周波数のうち少なくとも一方を帯域制限す
ることができる帯域制限回路を、前記前処理回路
として用いたことを特徴とする予測符号化装置。 5 特許請求の範囲第1項記載の予測符号化装置
において、前記制御回路からの前記制御信号によ
つて選択された量子化特性に従つて、前記デイジ
タル化された画像信号を量子化することができる
量子化回路と、前記制御回路からの前記制御信号
によつて選択された間引き特性に従つて、前記デ
イジタル化された画像信号に対して間引き制御を
行なうことができる間引き制御回路と、前記制御
回路からの前記制御信号によつて選択された帯域
制限特性に従つて、前記デイジタル化された画像
信号の空間周波数及び時間軸方向の周波数のうち
少なくとも一方を帯域制限することができる帯域
制限回路とのうち、少なくとも2つを組み合せた
ものを、前記前処理回路として用いたことを特徴
とする予測符号化装置。
[Scope of Claims] 1. A preprocessing circuit that receives a digitized image signal and controls the amount of information of the image signal according to a control signal, and a preprocessed circuit that is output from the preprocessing circuit. a prediction encoder that receives an image signal and outputs a prediction error signal using reversible logic; and an unequal length encoding circuit that converts the prediction error signal into an unequal length code in response to the operation of the preprocessing circuit. A buffer memory for temporarily storing and smoothing the unequal length code information and control information necessary for decoding output from the unequal length encoding circuit, and transmitting the unequal length code information and the control information necessary for decoding, and the amount of information input to the buffer memory or the buffer memory. and a control circuit that outputs the control signal to be given to the preprocessing circuit based on the amount of accumulated information, and the predictive encoding device uses information sent from the buffer memory as output information. 2. In the predictive encoding device according to claim 1, the digitized image signal may be quantized in accordance with the quantization characteristic selected by the control signal from the control circuit. 1. A predictive encoding device characterized in that a quantization circuit that can perform the above-mentioned functions is used as the preprocessing circuit. 3. In the predictive encoding device according to claim 1, thinning control is performed on the digitized image signal according to the thinning characteristic selected by the control signal from the control circuit. 1. A predictive encoding device characterized in that a thinning control circuit capable of performing the following steps is used as the preprocessing circuit. 4. In the predictive encoding device according to claim 1, the spatial frequency and time axis of the digitized image signal are determined according to the band-limiting characteristic selected by the control signal from the control circuit. A predictive encoding device characterized in that a band-limiting circuit capable of band-limiting at least one of the frequencies in the directions is used as the pre-processing circuit. 5. In the predictive encoding device according to claim 1, the digitized image signal may be quantized in accordance with the quantization characteristic selected by the control signal from the control circuit. a quantization circuit capable of performing decimation control on the digitized image signal according to a decimation characteristic selected by the control signal from the control circuit; a band-limiting circuit capable of band-limiting at least one of a spatial frequency and a frequency in a time axis direction of the digitized image signal according to a band-limiting characteristic selected by the control signal from the circuit; A predictive encoding device characterized in that a combination of at least two of them is used as the preprocessing circuit.
JP15301981A 1981-09-29 1981-09-29 Forecasting encoder Granted JPS5854748A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP15301981A JPS5854748A (en) 1981-09-29 1981-09-29 Forecasting encoder
CA000412339A CA1197005A (en) 1981-09-29 1982-09-28 System comprising a preliminary processing device controlled in accordance with an amount of information stored in a buffer
US06/428,501 US4517596A (en) 1981-09-29 1982-09-29 System comprising a preliminary processing device controlled in accordance with an amount of information stored in a buffer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15301981A JPS5854748A (en) 1981-09-29 1981-09-29 Forecasting encoder

Publications (2)

Publication Number Publication Date
JPS5854748A JPS5854748A (en) 1983-03-31
JPS6342987B2 true JPS6342987B2 (en) 1988-08-26

Family

ID=15553181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15301981A Granted JPS5854748A (en) 1981-09-29 1981-09-29 Forecasting encoder

Country Status (1)

Country Link
JP (1) JPS5854748A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59185469A (en) * 1983-04-04 1984-10-22 Fuji Photo Film Co Ltd Adaptation type picture compressing system
JPH0748859B2 (en) * 1986-08-11 1995-05-24 国際電信電話株式会社 Predictive coding method for television signals

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50114913A (en) * 1974-02-18 1975-09-09
JPS5648737A (en) * 1979-09-28 1981-05-02 Nec Corp Coding-decoding device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50114913A (en) * 1974-02-18 1975-09-09
JPS5648737A (en) * 1979-09-28 1981-05-02 Nec Corp Coding-decoding device

Also Published As

Publication number Publication date
JPS5854748A (en) 1983-03-31

Similar Documents

Publication Publication Date Title
US6414992B1 (en) Optimal encoding of motion compensated video
US5253059A (en) Method and circuit for adjusting the size of a video frame
US5010401A (en) Picture coding and decoding apparatus using vector quantization
US5576767A (en) Interframe video encoding and decoding system
US4866510A (en) Digital video encoder
KR100225542B1 (en) Method and apparatus for image signal encoding
JP2000125297A (en) Method for coding and decoding consecutive image
US5943096A (en) Motion vector based frame insertion process for increasing the frame rate of moving images
KR100541623B1 (en) Prediction method and device with motion compensation
US4780760A (en) DPCM system with interframe motion indicator signal
JPH04219074A (en) Picture coder
JPS6342988B2 (en)
US5467133A (en) Apparatus for compensating video motions in digital televisions
USRE35414E (en) Picture coding and decoding apparatus using vector quantization
JPS6342987B2 (en)
JPS6332291B2 (en)
US6507673B1 (en) Method and apparatus for video encoding decision
US6580758B1 (en) Method of coding images at very low data rate and coding/decoding device implementing this method
JPH0795563A (en) High-efficiency encoder for digital image signal
US4910751A (en) Method and apparatus for reversible compression of information-carrying symbols
KR0162201B1 (en) Dc dpcm system for image data
KR0178206B1 (en) Adaptive image coding system
JPH0241936B2 (en)
JPH0474903B2 (en)
JPS58117742A (en) Encoder