JPH0250520A - Transfer gate switching circuit - Google Patents
Transfer gate switching circuitInfo
- Publication number
- JPH0250520A JPH0250520A JP20158788A JP20158788A JPH0250520A JP H0250520 A JPH0250520 A JP H0250520A JP 20158788 A JP20158788 A JP 20158788A JP 20158788 A JP20158788 A JP 20158788A JP H0250520 A JPH0250520 A JP H0250520A
- Authority
- JP
- Japan
- Prior art keywords
- input voltage
- gate switch
- transfer gate
- transmission gate
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 43
- 238000001514 detection method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は伝達ゲートスイッチ回路に関し、特にＭＯＳ）
ランジスタで構成された伝達ゲートスイッチ回路に関す
る。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a transmission gate switch circuit, particularly a MOS)
The present invention relates to a transmission gate switch circuit composed of transistors.
この種の伝達ゲートスイッチとしてはＰチャンネルおよ
びＮチャンネルＭＯ８）ランジスタを並列に接続したも
のが用いられているが、入力電圧値によってそのオン抵
抗が変化するという問題があった。すなわち、両トラン
ジスタのゲートにはそれぞれ所定の電圧が与えられるの
に対し、それぞれのソース電位は入力電圧値に依存する
ことになる。その結果、第４図に示すように、入力電圧
ＶＩＮの値変化に依ってＮチャンネルＭＯ８）ランジス
タのオン抵抗（γゎ）は曲線りのように変化し、Ｐチャ
ンネルＭＯ８）ランジスタのオン抵抗は曲線Ｍのように
変化する。伝達ゲートスイッチとしてのオン抵抗は曲線
りとＭを合成したものとなるので曲線Ｎに示す特性とな
る。As this type of transmission gate switch, one in which P-channel and N-channel MO8) transistors are connected in parallel is used, but there is a problem in that its on-resistance changes depending on the input voltage value. That is, while predetermined voltages are applied to the gates of both transistors, their respective source potentials depend on the input voltage value. As a result, as shown in Figure 4, the on-resistance (γゎ) of the N-channel MO8) transistor changes in a curved manner as the input voltage VIN changes, and the on-resistance of the P-channel MO8) transistor changes in a curved manner. It changes like curve M. The on-resistance as a transmission gate switch is a combination of the curve and M, so it has the characteristics shown by curve N.
曲線Ｎから明らかのように、伝達ゲートスイッチのオン
抵抗は入力電圧の変化に応じて大きく変動する。これは
、入力電圧を高い忠実度をもって伝達していないことを
意味する。As is clear from the curve N, the on-resistance of the transmission gate switch varies greatly depending on the change in input voltage. This means that the input voltage is not being transmitted with high fidelity.
本発明の目的は、入力電圧の変化に対しオン抵抗をある
一定の充分に小さい範囲内に抑えることができる伝達ゲ
ートスイッチ回路を提供することにある。An object of the present invention is to provide a transmission gate switch circuit that can suppress on-resistance within a certain sufficiently small range with respect to changes in input voltage.
本発明の伝達ゲートスイッチ回路は、同じ入力電圧に対
して導通抵抗が互いに異なる複数の伝達ゲートを入力お
よび出力端子間に並列に接続し、入力電圧値を検出しそ
の検出結果に応じて前記複数の伝達ゲートを選択的に導
通させ、前記入力および出力端子間の導通抵抗を入力電
圧の変化に対し所定の範囲内になるようにして構成され
る。The transmission gate switch circuit of the present invention connects a plurality of transmission gates having different conduction resistances for the same input voltage in parallel between input and output terminals, detects the input voltage value, and selects the plurality of transmission gates according to the detection result. The transmission gate is selectively made conductive so that the conduction resistance between the input and output terminals is within a predetermined range with respect to changes in input voltage.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の一実施例を説明するための伝達ゲート
スイッチ回路の回路図である。同図に示すように、入力
端子ｌと出力端子２０間に回路全体のオン・オフを決定
するための伝達ゲートスイッチ５と互いに並列に接続さ
れた４つの伝達ゲートスイッチ６乃至９とが直列に接続
されている。各スイッチ５ないし９はＮチャンネルおよ
びＰチャンネルＭＯ３）ランジスタの並列接続構成を有
しているが、図示のように、該並列接続構成をスイッチ
５，９は一つ、８は二つ、７は三つ、６は四つ有してい
る。伝達ゲートスイッチ５はスイッチ入力端子Ｂからの
信号によりオン・オフが決定される。伝達ゲートスイッ
チ６乃至９のオン・オフは、選択回路４からのスイッチ
信号１ｏ乃至１３．１２より制御される。FIG. 1 is a circuit diagram of a transmission gate switch circuit for explaining one embodiment of the present invention. As shown in the figure, a transmission gate switch 5 for determining on/off of the entire circuit is connected in series between an input terminal l and an output terminal 20, and four transmission gate switches 6 to 9 connected in parallel with each other. It is connected. Each of the switches 5 to 9 has a parallel connection configuration of N-channel and P-channel MO3) transistors, and as shown in the figure, the switches 5 and 9 have one transistor, 8 has two transistors, and 7 has 3, 6 has four. The transmission gate switch 5 is turned on or off by a signal from the switch input terminal B. On/off of the transmission gate switches 6 to 9 is controlled by switch signals 1o to 13.12 from the selection circuit 4.
次に本実施例の回路の動作について説明する。Next, the operation of the circuit of this embodiment will be explained.
まず、スイッチ入力端子３の“Ｌ”信号により、伝達ゲ
ートスイッチ５がオン状態となる。更に入力電圧ＶＩＮ
がｖｏより高くＶｌより低い時、選択回路４はスイッチ
信号１０を“Ｌ”残りのスイッチ信号１１ないし１３を
“Ｈ”にして伝達ゲートスイッチ６のみをオン状態とす
る。First, the transmission gate switch 5 is turned on by the "L" signal at the switch input terminal 3. Furthermore, the input voltage VIN
When is higher than vo and lower than Vl, the selection circuit 4 sets the switch signal 10 to "L" and the remaining switch signals 11 to 13 to "H" to turn on only the transmission gate switch 6.
第３図は第１図に示した伝達ゲートスイッチ６ないし９
のオン抵抗の入力電圧依存性を示す相関図である。Ａ乃
至り線はそれぞれ入力電圧ＶＩＮに対する伝達ゲートス
イッチ６乃至９０オン抵抗の変化を示している。入力電
圧ＶＩＮがｖｏからｖｌの間は上述したように伝達ゲー
トスイッチロがオンしているため、線Ａに沿った太線で
示すオン抵抗が得られる。FIG. 3 shows the transmission gate switches 6 to 9 shown in FIG.
FIG. 3 is a correlation diagram showing the input voltage dependence of the on-resistance of FIG. Lines A to 9 respectively show changes in the on-resistance of transmission gate switches 6 to 90 with respect to input voltage VIN. When the input voltage VIN is between vo and vl, the transmission gate switch is on as described above, so that the on-resistance shown by the thick line along line A is obtained.
次に、入力電圧ＶＩＮがｖｌからｖ２こなると、選択回
路４はスイッチ信号１１のみに“Ｌ”のレベルを出力す
るため、伝達ゲートスイッチ７のみがオンし、線Ｂに沿
った太線で示すようなオン抵抗が得られる。更に選択回
路４は、入力電圧値が■２からＶ、の時は伝達ゲートス
イッチ８のみをオンにし、入力電圧値がＶ、からＶ４の
間は伝達ゲートスイッチ９のみをオンにし％０４からＶ
、の間は伝達ゲートスイッチ８のみをオンにし％ ｖｓ
がらｖ６の間は伝達ゲートスイッチ７のみをオンにし、
７６以上では伝達ゲートスイッチのみをオンするように
スイッチ信号１０乃至１３０レベルを制御する。以上の
動作により第３図の太線に示すように、入力電圧が変化
してもある一定範囲にオン抵抗が抑えることができる。Next, when the input voltage VIN increases from vl to v2, the selection circuit 4 outputs the "L" level only to the switch signal 11, so only the transmission gate switch 7 is turned on, as shown by the thick line along line B. On-resistance can be obtained. Further, the selection circuit 4 turns on only the transmission gate switch 8 when the input voltage value is from 2 to V, and turns on only the transmission gate switch 9 when the input voltage value is from V to V4.
, only the transmission gate switch 8 is turned on during % vs
During V6, only the transmission gate switch 7 is turned on.
76 or higher, the switch signal levels 10 to 130 are controlled so that only the transmission gate switch is turned on. By the above operation, the on-resistance can be suppressed within a certain range even if the input voltage changes, as shown by the bold line in FIG.
次に、選択回路４の詳細な内容の一例を説明する。第２
図は、選択回路４の一実施例を説明するだめの回路図で
ある。同図に示すようにプラス側電源１４とマイナス側
電源１５の間に、複数の基準電圧発生用抵抗１６が直列
に接続され、各抵抗接続点からゲートスイッチ６ないし
９を切換えるための基準電圧ｖｌないしｖ６を発生して
いる。この電圧値は第３図の電圧値と対応する。入力電
圧ｖｌは各基準電圧ｖ１ないしＶ６とコンパレータ１７
乃至２２によって比較される。フンパレータ１７乃至２
２からの出力はプログラマブル・ロジック・アレイ（以
下ＰＬＡと呼ぶ）２３によって論理変換されている。Next, an example of detailed contents of the selection circuit 4 will be explained. Second
The figure is a circuit diagram for explaining one embodiment of the selection circuit 4. As shown in FIG. As shown in the figure, a plurality of reference voltage generating resistors 16 are connected in series between the positive side power supply 14 and the negative side power supply 15, and a reference voltage vl for switching the gate switches 6 to 9 is generated from each resistor connection point. or v6 is generated. This voltage value corresponds to the voltage value in FIG. The input voltage vl is connected to each reference voltage v1 to V6 and the comparator 17.
22. Funparator 17 to 2
The output from 2 is logically converted by a programmable logic array (hereinafter referred to as PLA) 23.
次に、本回路の動作を説明する。例えば、入力電圧ＶＩ
Ｎの値がｖ０以以上１以下の時、入力端子ｌより入力し
た入力電圧ＶＩＮを基準電圧用抵抗１６より発生した■
１乃至ｖ６の電圧でコンパレータ１７乃至２２により比
較した結果、それぞれの出力は、すべて“Ｈ”になる。Next, the operation of this circuit will be explained. For example, input voltage VI
When the value of N is greater than or equal to v0 and less than or equal to 1, the input voltage VIN input from the input terminal l is generated from the reference voltage resistor 16.
As a result of comparison by the comparators 17 to 22 at voltages from 1 to v6, their respective outputs all become "H".
この信号がＰＬＡ２３内の白丸で示した点で“Ｈ′又は
“Ｌ”の信号となり、それぞれのＮＡＮＤ論理ゲート２
４に入力されるため、この場合、８１列の白丸がすべて
“Ｈ”になり、スイッチ信号１０のみが“Ｌ”を出力す
ることになる。従って、伝達ゲートスイッチ６（第１図
）がオンになる。This signal becomes an "H' or "L" signal at the point indicated by the white circle in the PLA 23, and each NAND logic gate 2
In this case, all the white circles in the 81st column become "H", and only the switch signal 10 outputs "L". Therefore, the transmission gate switch 6 (FIG. 1) is turned on.
次に、入力電圧ＶＩＮがｖ１以以上２以下になると、上
述した同様な動作により、コンパレータ２２のみ゛Ｌ″
゛信号を出力し他は“Ｈ”信号を出力するため、ＰＬＡ
２３のｂ１列の白丸がすべて“Ｈ″になり、スイッチ信
号１１のみが“Ｌ”信号を出力するため、伝達ゲートス
イッチ７（第１図）がオンすることになる。以下入力電
圧がＶ。Next, when the input voltage VIN becomes greater than or equal to v1 and less than or equal to 2, the comparator 22 only becomes "L" due to the same operation as described above.
The PLA
Since all the white circles in column b1 of 23 become "H" and only the switch signal 11 outputs an "L" signal, the transmission gate switch 7 (FIG. 1) is turned on. The input voltage is below V.
以上の場合も同様な動作により、入力電圧ｖ１Ｎに応じ
て順次伝達ゲート６乃至９がオンすることになる。In the above case, the transmission gates 6 to 9 are sequentially turned on according to the input voltage v1N by the same operation.
以上説明したように、本発明により入力電圧ＶＩＮがＶ
。乃至Ｖ、のように変化した場合でも、その入力電圧Ｖ
ＩＮに応じてオン抵抗値の異なる伝達ゲートスイッチに
順次切換えることにより、第３図太線で示すように、あ
る一定範囲にオン抵抗を抑えることができる。As explained above, according to the present invention, the input voltage VIN is reduced to V
. Even if the input voltage changes from V to V, the input voltage V
By sequentially switching to transmission gate switches having different on-resistance values depending on IN, the on-resistance can be suppressed within a certain range, as shown by the thick line in FIG.
以上説明したように本発明は、伝達ゲートスイッチにお
いて、入力電圧を基準電圧と比較し、入力電圧変化に応
じてサイズ比の違う伝達ゲートスイッチに順次切換える
ことにより、入力電圧によって変化する伝達ゲートスイ
ッチのオン抵抗をある一定の範囲を超えないようにでき
る効果がある。As explained above, the present invention provides a transmission gate switch that changes depending on the input voltage by comparing the input voltage with a reference voltage and sequentially switching to transmission gate switches with different size ratios according to changes in the input voltage. This has the effect of preventing the on-resistance of the device from exceeding a certain range.
なお本実施例では、伝達ゲートスイッチの数が４つの場
合について説明したが、切換えるスイッチが複数個あれ
ばオン抵抗の範囲を限定することが可能で、２つ以上で
あれば、数は限定されない。In this embodiment, the case where the number of transmission gate switches is four has been described, but if there are multiple switches to change over, it is possible to limit the range of on-resistance, and if there are two or more, the number is not limited. .
又、それぞれの伝達ゲートスイッチ内のＰチャンネルお
よびＮチャンネルトランジスタの数は、伝達ゲートスイ
ッチの抵抗値がそれぞれ異なればよく、１つのトランジ
スタのチャンネル比を変化させることによって伝達ゲー
トスイッチの抵抗値を変化させても同様な効果が得られ
、実施例で説明したトランジスタの数に限定されない。Further, the number of P-channel and N-channel transistors in each transmission gate switch may be changed as long as the transmission gate switches have different resistance values, and the resistance value of the transmission gate switch can be changed by changing the channel ratio of one transistor. Similar effects can be obtained even if the number of transistors is the same, and the number of transistors is not limited to that described in the embodiment.
第１図は本発明の一実施例を説明するための伝達ゲート
スイッチの回路図、第２図は第１図における選択回路の
一実施例を説明するための回路図、第３図は本発明によ
る伝達ゲートスイッチの電圧依存性を説明するための相
関図、第４図は従来の伝達ゲートスイッチの電圧依存性
を説明するための相関図である。
１・・・・・・入力端子、２・・・・・・出力端子、３
・・・・・・スイッチ入力端子、４・・・・・・選択回
路、５乃至９・・・・・・伝達ゲートスイッチ、１０乃
至１３・・・・・・スイッチ信号、１４・・・・・・プ
ラス側電源、１５・・・・・・マイナス側電源、１６・
・・・・・基準電圧用抵抗、１７乃至２２・・・・・・
コンパレータ、２３・・・・・・ＰＬＡ、２４・・・・
・・ＮＡＮＤ論理回路。
代理人 弁理士 内 原 晋
第７ 図
拓３図FIG. 1 is a circuit diagram of a transmission gate switch for explaining an embodiment of the present invention, FIG. 2 is a circuit diagram for explaining an embodiment of the selection circuit in FIG. 1, and FIG. 3 is a circuit diagram of a transmission gate switch for explaining an embodiment of the present invention. FIG. 4 is a correlation diagram for explaining the voltage dependence of a conventional transmission gate switch. 1...Input terminal, 2...Output terminal, 3
...Switch input terminal, 4...Selection circuit, 5 to 9...Transmission gate switch, 10 to 13...Switch signal, 14... ...Positive side power supply, 15...Minus side power supply, 16.
...Resistance for reference voltage, 17 to 22...
Comparator, 23...PLA, 24...
...NAND logic circuit. Agent Patent Attorney Susumu Uchihara No. 7 Illustration 3
Claims (1)
伝達ゲートを入力および出力端子間に並列に接続し、入
力電圧値を検出しその検出結果に応じて前記複数の伝達
ゲートを選択的に導通させ、前記入力および出力端子間
の導通抵抗を入力電圧の変化に対し所定の範囲内になる
ようにしたことを特徴とする伝達ゲートスイッチ回路。A plurality of transmission gates having different conduction resistances for the same input voltage are connected in parallel between input and output terminals, the input voltage value is detected, and the plurality of transmission gates are selectively rendered conductive according to the detection result. . A transmission gate switch circuit, characterized in that the conduction resistance between the input and output terminals is within a predetermined range with respect to changes in input voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20158788A JPH0250520A (en) | 1988-08-11 | 1988-08-11 | Transfer gate switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20158788A JPH0250520A (en) | 1988-08-11 | 1988-08-11 | Transfer gate switching circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0250520A true JPH0250520A (en) | 1990-02-20 |
Family
ID=16443528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20158788A Pending JPH0250520A (en) | 1988-08-11 | 1988-08-11 | Transfer gate switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0250520A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422588A (en) * | 1993-06-14 | 1995-06-06 | Analog Devices Inc. | Low distortion CMOS switch system |
| JP2009231941A (en) * | 2008-03-19 | 2009-10-08 | Nec Electronics Corp | Sample-hold circuit and ccd image sensor |
-
1988
- 1988-08-11 JP JP20158788A patent/JPH0250520A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422588A (en) * | 1993-06-14 | 1995-06-06 | Analog Devices Inc. | Low distortion CMOS switch system |
| JP2009231941A (en) * | 2008-03-19 | 2009-10-08 | Nec Electronics Corp | Sample-hold circuit and ccd image sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4581545A (en) | Schmitt trigger circuit | |
| KR920000839B1 (en) | A flash a/d converter | |
| US4197472A (en) | Voltage comparator having capacitively cascade-connected inverting amplifiers | |
| RU2710950C1 (en) | Trigger logic element or on field-effect transistors | |
| US6181265B1 (en) | Non-linear digital-to-analog converter | |
| JPH02243019A (en) | Logical gate circuit device | |
| US5406142A (en) | Level shifting low to high supply voltage interface circuit | |
| JPH0250619A (en) | Analog-digital conversion circuit | |
| JPS6260851B2 (en) | ||
| JPH0250520A (en) | Transfer gate switching circuit | |
| US3922569A (en) | Potential detector | |
| JPS61159815A (en) | Signal detecting circuit | |
| JPS63211414A (en) | Reference voltage generating circuit | |
| US6999016B2 (en) | D/A converter and semiconductor device | |
| US4755696A (en) | CMOS binary threshold comparator | |
| US6570515B2 (en) | Decoder for reducing test time for detecting defective switches in a digital-to-analog converter | |
| USH802H (en) | Binary voltage level converter | |
| US5162673A (en) | Bi-CMOS logic circuit | |
| EP0660529B1 (en) | Digital/analog converting circuit | |
| JPH04184793A (en) | Semiconductor decoder | |
| TWI756970B (en) | Level status detector | |
| EP0589954B1 (en) | A voltage comparator | |
| JPH0738420A (en) | Multivalued logical circuit | |
| US7355900B2 (en) | Output buffer circuit for semiconductor memory device | |
| JPH03145330A (en) | Latching comparator circuit |