JPH0250437A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0250437A JPH0250437A JP20002288A JP20002288A JPH0250437A JP H0250437 A JPH0250437 A JP H0250437A JP 20002288 A JP20002288 A JP 20002288A JP 20002288 A JP20002288 A JP 20002288A JP H0250437 A JPH0250437 A JP H0250437A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- oxide film
- ions
- silicide
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 25
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 25
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 24
- 238000002844 melting Methods 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 230000008018 melting Effects 0.000 claims abstract description 10
- 229920005591 polysilicon Polymers 0.000 claims description 35
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 230000000694 effects Effects 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 abstract description 49
- 238000005468 ion implantation Methods 0.000 abstract description 19
- 230000006866 deterioration Effects 0.000 abstract description 8
- 230000035515 penetration Effects 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052785 arsenic Inorganic materials 0.000 description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 230000001590 oxidative effect Effects 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は薄いゲート酸化膜を有するＭＯＳＦＥＴの製
造方法に関するもので、特にゲート電極に高融点金属、
そのシリサイドあるいはそれらのポリサイド構造を用い
た半導体装置の製造方法に関するものである。Detailed Description of the Invention [Objective of the Invention] (Industrial Field of Application) The present invention relates to a method for manufacturing a MOSFET having a thin gate oxide film, and particularly relates to a method for manufacturing a MOSFET having a thin gate oxide film.
The present invention relates to a method of manufacturing a semiconductor device using such a silicide or polycide structure.
（従来の技術）
従来、半導体装置において、装置の高速化の為にゲート
電極の抵抗を小さくすることがなされている。このゲー
ト電極の抵抗を小さくするための手段として、ゲート電
極に従来のポリシリコンがら、高融点金属（タンタル、
チタン、タングステン等）またはそのシリサイド、およ
びこれらの下にポリシリコンを堆積した、いわゆるポリ
サイド構造をゲート電極に用いることで、ゲート電極の
抵抗の低減を図ることがなされている。(Prior Art) Conventionally, in semiconductor devices, the resistance of gate electrodes has been reduced in order to increase the speed of the devices. As a means to reduce the resistance of this gate electrode, we have developed a method to replace the conventional polysilicon with a high melting point metal (tantalum, tantalum, etc.) for the gate electrode.
It is attempted to reduce the resistance of the gate electrode by using a so-called polycide structure in which titanium, tungsten, etc.) or its silicide, and polysilicon is deposited thereunder, for the gate electrode.
このような上記の構成のゲート電極を有するＭＯＳＦＥ
Ｔを製造する工程において、従来のポリシリコンをゲー
ト電極に用いた半導体装置の製造工程同様、ゲート電極
形成後、このゲート電極をマスクとして、ソース／ドレ
イン領域に対するイオン注入、あるいはＬ Ｄ Ｄ （
Ｌｏｗ Ｄｏｐｅｄ Ｄｏｒｅｉｎ）構造を形成するた
めのイオン注入を行う。このような場合、ゲート電極自
体はイオンの注入に対して十分なイオン阻止能力がなけ
ればならない。しかしながら、前記高融点金属またはそ
のシリサイドは、ポリシリコンに比較してイオン阻止能
力が低く、これらの物質で構成されたゲート電極をイオ
ンが貫通して、トランジスタの特性を劣化させる恐れが
あった。A MOSFE having a gate electrode having the above configuration
In the process of manufacturing T, as in the process of manufacturing conventional semiconductor devices using polysilicon as gate electrodes, after forming the gate electrode, using this gate electrode as a mask, ion implantation into the source/drain region or LDD (
Ion implantation is performed to form a low doped structure. In such a case, the gate electrode itself must have sufficient ion blocking ability against ion implantation. However, the high melting point metal or its silicide has a lower ion blocking ability than polysilicon, and there is a fear that ions may penetrate the gate electrode made of these materials, degrading the characteristics of the transistor.
従来、ＭＯＳＦＥＴの製造工程において、前記のような
イオン注入時におけるゲート電極のイオン突き抜は防止
のために、イオン阻止能力の高いポリシリコンの場合で
も、イオン注入前に酸化を行いゲート電極周囲およびそ
の上部にシリコン酸化膜を形成することが行われる。ポ
リシリコンゲート電極には、多量の不純物がドーピング
されており、増速酸化が行われ、よって、ポリシリコン
ゲート電極表面上にのみ厚い酸化膜が形成でき、この厚
い酸化膜がイオン注入のストッパーとなる。Conventionally, in the manufacturing process of MOSFET, in order to prevent ion penetration of the gate electrode during ion implantation as described above, even in the case of polysilicon with high ion blocking ability, oxidation is performed before ion implantation to prevent the ion penetration of the gate electrode and the surrounding area of the gate electrode. A silicon oxide film is formed on top of the silicon oxide film. The polysilicon gate electrode is doped with a large amount of impurities, and accelerated oxidation is performed. Therefore, a thick oxide film is formed only on the surface of the polysilicon gate electrode, and this thick oxide film acts as a stopper for ion implantation. Become.
しかし、ゲート電極を高融点金属、そのシリサイドまた
はそれらのポリサイド構造で構成した場合、酸化レート
が遅いため、イオンのストッパーとなりうる十分な厚さ
を持つ酸化膜が形成できない。即ち、イオンがゲート電
極を突き抜けてトランジスタ特性を劣化させてしまう。However, when the gate electrode is made of a high-melting point metal, its silicide, or its polycide structure, the oxidation rate is slow, making it impossible to form an oxide film with a sufficient thickness to serve as an ion stopper. That is, ions penetrate through the gate electrode and deteriorate transistor characteristics.
また、ＭＯＳＦＥＴにＬＤＤ構造を形成する場合に用い
られているＰ（リン）イオンを注入する場合、ソース／
ドレイン領域を形成する場合に用いられているＡｓ（ヒ
素）イオンよりもこの突き抜けを起こしやすい。In addition, when implanting P (phosphorus) ions, which are used to form an LDD structure in MOSFET, it is necessary to
This penetration is more likely to occur than As (arsenic) ions used when forming the drain region.
高融点金属、そのシリサイドまたはそれらのポリサイド
構造で構成されたゲート電極の表面上に厚い酸化膜を形
成しようとすると、酸化時間が長くなり、シリコン半導
体基板上にも厚い酸化膜が形成されてしまい、シリコン
半導体基板のソース／ドレイン領域に注入されるべきイ
オンが注入されなくなり、また、熱処理工程も増えるこ
とから、製造プロセス中の汚染等による不純物が不必要
に半導体基板中あるいはゲート電極中に熱拡散され、や
はりトランジスタ特性を劣化させてしまう恐れがある。When attempting to form a thick oxide film on the surface of a gate electrode made of a high melting point metal, its silicide, or their polycide structure, the oxidation time becomes longer and a thick oxide film is also formed on the silicon semiconductor substrate. , ions that should be implanted into the source/drain regions of the silicon semiconductor substrate are no longer implanted, and the number of heat treatment steps is increased, so impurities due to contamination during the manufacturing process are unnecessarily heated into the semiconductor substrate or gate electrode. There is also a risk that this will be diffused and deteriorate the transistor characteristics.
また、特にシリサイド層と、その下にポリシリコン層を
持つポリサイド構造層の場合、このシリサイド層を酸化
する際、シリサイド層中のシリコンが表面に析出し、こ
れが酸素と反応し、シリサイド層の表面に５ｉ０２（二
酸化シリコン）膜が形成される。この時、シリサイド層
中のシリコンの補充が、このシリサイド層の下に形成さ
れているポリシリコン層から行われるために、このポリ
シリコン層に局所的に穴があいたような状態になり、ゲ
ート電極下の酸化膜の耐圧が劣化する恐れがある。特に
厚い酸化膜を形成する程、その可能性が大きくなる。In addition, especially in the case of a polycide structure layer that has a silicide layer and a polysilicon layer below it, when the silicide layer is oxidized, silicon in the silicide layer precipitates on the surface, reacts with oxygen, and the surface of the silicide layer A 5i02 (silicon dioxide) film is formed. At this time, since the silicon in the silicide layer is replenished from the polysilicon layer formed below the silicide layer, holes are formed locally in the polysilicon layer, and the gate electrode The breakdown voltage of the underlying oxide film may deteriorate. In particular, the thicker the oxide film is formed, the greater the possibility of this happening.
上記のような突き抜けによるトランジスタ特性の劣化は
、ＭＯＳＦＥＴのゲート酸化膜が薄くなる程、起こりや
すく、従来、特にこのゲート酸化膜の厚さが３００Å以
下で問題となっている。Deterioration of transistor characteristics due to the above-mentioned punch-through is more likely to occur as the gate oxide film of the MOSFET becomes thinner, and conventionally, this has particularly been a problem when the thickness of the gate oxide film is 300 Å or less.
（発明が解決しようとする課題）
この発明は上記のような問題に鑑みて為されたもので、
高融点金属、そのシリサイドまたはそれらのポリサイド
構造で構成されたゲート電極を用いる半導体装置におい
て、ソース／ドレイン拡散層等を形成する際のイオンの
注入工程において、前記ゲート電極をこのイオンが突き
抜けることにより生じるトランジスタの特性劣化を防止
できる半導体装置の製造方法を提供することを目的とす
る。(Problem to be solved by the invention) This invention was made in view of the above problems.
In a semiconductor device using a gate electrode made of a high-melting point metal, its silicide, or its polycide structure, ions penetrate through the gate electrode during the ion implantation process when forming source/drain diffusion layers, etc. An object of the present invention is to provide a method for manufacturing a semiconductor device that can prevent the deterioration of characteristics of a transistor that occurs.
［発明の構成］
（課題を解決する手段）
この発明による半導体装置の製造方法にあっては、高融
点金属、そのシリサイドまたはそれらのポリサイド構造
のゲート電極の上部にポリシリコン層を堆積し、このポ
リシリコン層を酸化し、ゲート電極上にイオン注入のス
トッパーとなりうる充分に厚い酸化膜を形成することに
より、この形成された厚い酸化膜をイオン注入工程時の
イオンのストッパーとし、イオンのゲート電極突き抜け
を防止する。[Structure of the Invention] (Means for Solving the Problems) In the method for manufacturing a semiconductor device according to the present invention, a polysilicon layer is deposited on top of a gate electrode of a high-melting point metal, its silicide, or a polycide structure thereof; By oxidizing the polysilicon layer and forming a sufficiently thick oxide film that can act as an ion implantation stopper on the gate electrode, this thick oxide film can be used as an ion stopper during the ion implantation process, and the ion gate electrode can be used as an ion stopper. Prevent penetration.
（作用）
前記半導体装置の製造方法にあっては、高融点金属、そ
のシリサイドまたはそれらのポリサイド構造で構成され
ているゲート電極の上部に、イオン注入工程時のイオン
のストッパーとなりうる厚さの酸化膜を形成できるポリ
シリコンを堆積、酸化し、充分に厚い酸化膜を形成する
ことにより、イオンがこの形成された厚い酸化膜で止ま
り、ゲート電極にイオンが突き抜は易い高融点金属、そ
のシリサイドまたはそれらのポリサイド構造を用いた半
導体装置において、その製造工程中のイオン注入におけ
るイオンのゲート電極突き抜けによるトランジスタの特
性劣化を防止できる半導体装置の製造方法が提供される
。(Function) In the method for manufacturing a semiconductor device, an oxide film having a thickness that can serve as an ion stopper during the ion implantation process is formed on the upper part of the gate electrode made of a high melting point metal, its silicide, or its polycide structure. By depositing and oxidizing polysilicon that can form a film, and forming a sufficiently thick oxide film, ions stop at the formed thick oxide film, and ions easily penetrate into the gate electrode. Alternatively, there is provided a method for manufacturing a semiconductor device that can prevent characteristic deterioration of a transistor due to penetration of ions into a gate electrode during ion implantation during the manufacturing process in a semiconductor device using such a polycide structure.
（実施例）
以下、第１図を参照して、この発明の一実施例に係わる
半導体装置の製造方法について説明する。(Example) A method for manufacturing a semiconductor device according to an example of the present invention will be described below with reference to FIG.
第１図（ａ）乃至第１図（ｄ）は、この発明に係わる半
導体装置の製造方法を製造工程順に示した断面図である
。FIGS. 1(a) to 1(d) are cross-sectional views showing the method for manufacturing a semiconductor device according to the present invention in the order of manufacturing steps.
第１図（ａ）において、シリコン半導体基板１０１上に
ゲート絶縁膜としての酸化膜１０２を例えば２００人成
長後、第１のポリシリコン層１０３を例えば１０００人
堆積し、続いて、シリサイド層１０４を例えば３０００
人堆積し、さらに、この発明に係わる第２のポリシリコ
ン層１０５を例えば５００人堆積する。ゲート酸化膜１
０２は３００Å以下の場合、特に突き抜けが問題となる
が、必ずしも３００Å以下に限る必要はない。次に、必
要に応じて第２のポリシリコン層１０５へ酸化を増速さ
せる作用のある例えばＡｓ（ヒ素）イオン１０８をイオ
ン注入しておく。ここで、ポリシリコンはイオンの阻止
能力が高く、またＡｓ（ヒ素）イオンは、他の原子のイ
オンに比較し、イオンの突き抜けを起こしにくいので、
ポリシリコン層１０５をＡｓ（ヒ素）イオン１０８が突
き抜けることはない。In FIG. 1(a), after growing an oxide film 102 as a gate insulating film on a silicon semiconductor substrate 101 by, for example, 200 layers, a first polysilicon layer 103 is deposited by, for example, 1000 layers, and then a silicide layer 104 is deposited. For example 3000
Then, a second polysilicon layer 105 according to the present invention is deposited by, for example, 500 people. Gate oxide film 1
02 is particularly problematic when the thickness is 300 Å or less, but it is not necessarily limited to 300 Å or less. Next, if necessary, for example, As (arsenic) ions 108, which have the effect of accelerating oxidation, are implanted into the second polysilicon layer 105. Here, polysilicon has a high ion blocking ability, and As (arsenic) ions are less likely to cause ion penetration compared to ions of other atoms.
As (arsenic) ions 108 do not penetrate through the polysilicon layer 105.
次に第１図（ｂ）において、セルファラインエツチング
法により、第２のポリシリコン層１０５、シリサイド層
１０４、第１のポリシリコン層１０３、ゲート酸化膜１
０２を順次エツチングする。Next, in FIG. 1(b), the second polysilicon layer 105, the silicide layer 104, the first polysilicon layer 103, and the gate oxide film 1 are etched by the self-line etching method.
02 are sequentially etched.
次に、第１図（Ｃ）において、第１図（ｂ）の状態・の
装置の酸化を行うと、例えばＡｓ（ヒ素）が注入された
第２のポリシリコン層１０５は酸化が速く、また、ポリ
シリコンを酸化すると、その厚さはおおよそ２倍になる
。本実施例では、５００人ポリシリコンを堆積している
ので、約１０００人の酸化膜が形成される。よって、シ
リコン半導体基板１０１よりも厚く、かつイオンの突き
抜けに対し、充分な厚さを持つ酸化膜１０６が形成され
る。そして、ＬＤＤ用のＮ−型領域１１０を形成するた
めに例えばＰ（りん）イオン１０９を、このＬＤＤ形成
領域に対しイオン注入する。ここで、Ｐ（りん）イオン
１０９は、酸化膜１０６により阻止され、ゲート電極部
１０３．１０４への突き抜けが防止される。Next, in FIG. 1C, when the device in the state shown in FIG. , oxidizing polysilicon roughly doubles its thickness. In this embodiment, since 500 layers of polysilicon are deposited, about 1000 layers of oxide film are formed. Therefore, an oxide film 106 is formed that is thicker than the silicon semiconductor substrate 101 and has a sufficient thickness to prevent ion penetration. Then, in order to form an N-type region 110 for LDD, for example, P (phosphorus) ions 109 are implanted into this LDD formation region. Here, the P (phosphorus) ions 109 are blocked by the oxide film 106, and are prevented from penetrating into the gate electrode portions 103 and 104.
次に、第１図（ｄ）において、例えばＣＶＤ（Ｃｈｅｏ
＋１ｅａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｌｏｎ）法に
より一全面にシリコン酸化膜を堆積し、異方性エツチン
グにより、ゲート電極の側面にシリコン酸化膜が残るよ
うにエツチングしてシリコン酸化膜のサイドウオールス
ペーサ１０７を形成し、ＬＤＤＮ−型領域１１０をカバ
ーした後、例えばＡｓ（ヒ素）イオン１０８のイオン注
入を行い、ソース／ドレインＮ十型領域１１１を形成し
ＬＤＤ構造ＭＯ３ＦＥＴカ完成する。Next, in FIG. 1(d), for example, CVD
A silicon oxide film is deposited over the entire surface using the +1eal vapor deposition method, and etched by anisotropic etching so that the silicon oxide film remains on the side surfaces of the gate electrode to form a silicon oxide film sidewall spacer 107. After covering the - type region 110, ion implantation of, for example, As (arsenic) ions 108 is performed to form source/drain N+ type regions 111, thereby completing the LDD structure MO3FET.
本実施例では、ＬＤＤ構造のＮ−型領域１１０形成用の
Ｐ（りん）イオン１０９のイオン注入工程時のＰ（りん
）イオン１０９のゲート電極部への突き抜けを防止する
ための実施例を述べているが、この実施例に限らずポリ
シリコン層を酸化し、イオンのストッパーとなる酸化膜
を形成する工程は、種々の半導体装置の製造工程の上で
最適な位置に配置することや、また不純物拡散領域等に
対して注入されるイオンの種類等は目的に応じて変える
ことは勿論である。This embodiment describes an example for preventing P (phosphorus) ions 109 from penetrating into the gate electrode portion during the ion implantation process of P (phosphorus) ions 109 for forming the N-type region 110 of the LDD structure. However, the process of oxidizing the polysilicon layer and forming an oxide film that serves as an ion stopper is not limited to this example, and the process of oxidizing the polysilicon layer to form an oxide film that serves as an ion stopper may be placed at an optimal position in the manufacturing process of various semiconductor devices. Of course, the type of ions implanted into the impurity diffusion region etc. can be changed depending on the purpose.
このような構成によれば、シリサイド層１０４の下に第
１のポリシリコン層１０３を持つぃゎゆるポリサイド構
造のゲート電極の上部に必要に応じて増速酸化作用のあ
るＡｓ（ヒ素）イオン１０８をイオン注入した第２のポ
リシリコン層１０５を堆積、酸化することにより、イオ
ンの注入に対し、イオンのストッパーとなりうる充分な
厚さを持つ酸化膜１０６が形成されることにより、ＬＤ
Ｄ構造のＮ−型領域形成用のＰ（りん）イオン１０９注
人工程において、イオンのゲート電極突き抜けのストッ
パーとなり、ゲート電極のイオン突き抜けによるトラン
ジスタ特性の劣化を防止できる。 また、酸化中のＳｔ
（シリコン）が、上部ポリシリコン層から供給されるた
め、特にポリサイド構造の場合に、下地のポリシリコン
からのＳｉ（シリコン）供給量を低くできるので、ゲー
ト酸化膜の耐圧劣化も防止できる。According to such a configuration, As (arsenic) ions 108 having an accelerated oxidation effect are optionally added to the upper part of the gate electrode of a polycide structure having the first polysilicon layer 103 under the silicide layer 104. By depositing and oxidizing the second polysilicon layer 105 into which ions have been implanted, an oxide film 106 having a sufficient thickness to act as an ion stopper is formed, thereby preventing the LD.
In the step of implanting P (phosphorous) ions 109 for forming the N-type region of the D structure, it acts as a stopper for ions to penetrate through the gate electrode, and can prevent deterioration of transistor characteristics due to ion penetration through the gate electrode. Also, St during oxidation
Since (silicon) is supplied from the upper polysilicon layer, the amount of Si (silicon) supplied from the underlying polysilicon can be reduced, especially in the case of a polycide structure, so that deterioration of the breakdown voltage of the gate oxide film can also be prevented.
［発明の効果］
本発明による半導体装置の製造方法では、ゲート電極に
おけるイオンの突き抜けを起こしやすいイオンの注入工
程の前に酸化工程を挿入することにより、ゲート電極上
に厚い酸化膜を形成し、この形成されたイオン注入に対
し充分なイオン阻止能力の持つ厚い酸化膜がイオン注入
工稈時におけるイオンのストッパーとなり、イオンの突
き抜けが起り易い高融点金属、そのシリサイドまたはそ
れらのポリサイド構造を用いたゲート電極を半導体装置
に使用した場合でもイオンの突き抜けが防止でき、ゲー
ト電極をイオンが突き抜けることにより生じるトランジ
スタ特性の劣化を防止できる半導体装置の製造方法が提
供できる。[Effects of the Invention] In the method for manufacturing a semiconductor device according to the present invention, a thick oxide film is formed on the gate electrode by inserting an oxidation step before the ion implantation step that tends to cause ion penetration in the gate electrode, This formed thick oxide film with sufficient ion blocking ability against ion implantation acts as an ion stopper during the ion implantation process, and high-melting point metals, their silicides, or their polycide structures, through which ions easily penetrate, are used. Even when a gate electrode is used in a semiconductor device, penetration of ions can be prevented, and a method for manufacturing a semiconductor device can be provided that can prevent deterioration of transistor characteristics caused by penetration of ions through the gate electrode.
第１図（ａ）乃至第１図（ｄ）は、この発明に係わる半
導体装置の製造方法について、製造工程順に示した断面
図である。
１０１・・・シリコン半導体基板、１０２・・・ゲート
絶縁膜、１０３・・・第１のポリシリコン層、１０４・
・・シリサイド層、１０５・・・第２のポリシリコン層
、１０６・・・第２のポリシリコン層の酸化膜、１０７
・・・サイドウオール、１０８・・・Ａｓ（ヒ素）イオ
ン、１０９・・・Ｐ（りん）イオン、１１０・・・ＬＤ
ＤＮ−型領域、１１１・・・ソース／ドレインＮ十型領
域。
出願人代理人 弁理士 鈴江武彦
第１図FIGS. 1(a) to 1(d) are cross-sectional views showing the manufacturing method of a semiconductor device according to the present invention in the order of manufacturing steps. 101... Silicon semiconductor substrate, 102... Gate insulating film, 103... First polysilicon layer, 104...
...Silicide layer, 105...Second polysilicon layer, 106...Oxide film of second polysilicon layer, 107
...Side wall, 108...As (arsenic) ion, 109...P (phosphorus) ion, 110...LD
DN-type region, 111...source/drain N-type region. Applicant's agent Patent attorney Takehiko Suzue Figure 1
Claims (2)
たはそれらのポリサイド構造で形成されているＭＯＳＦ
ＥＴにおいて、その高融点金属層またはそのシリサイド
層またはそれらのポリサイド構造層の上部にポリシリコ
ン層を形成し、この積層構造層をパターニングしてゲー
ト電極部を形成し、前記ポリシリコン層を酸化し、この
ポリシリコン層の少なくとも一部を酸化膜に変えること
を特徴とする半導体装置の製造方法。(1) MOSF in which the gate electrode is formed of a high melting point metal, its silicide, or a polycide structure thereof
In ET, a polysilicon layer is formed on the high melting point metal layer, its silicide layer, or their polycide structure layer, this stacked structure layer is patterned to form a gate electrode part, and the polysilicon layer is oxidized. A method of manufacturing a semiconductor device, characterized in that at least a part of the polysilicon layer is changed to an oxide film.
層またはそのシリサイド層またはそれらのポリサイド構
造層の上部に形成されるポリシリコン層に、増速酸化を
起こす作用を持つ不純物が１×１０＾１＾９ｃｍ＾−＾
３以上含まれることを特徴とする請求項（１）記載の半
導体装置の製造方法。(2) In the method for manufacturing a semiconductor device, the polysilicon layer formed on the high melting point metal layer, its silicide layer, or their polycide structure layer contains 1×10^ of impurities that have the effect of causing accelerated oxidation. 1^9cm^-^
The method for manufacturing a semiconductor device according to claim 1, characterized in that three or more are included.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63200022A JPH0716007B2 (en) | 1988-08-12 | 1988-08-12 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63200022A JPH0716007B2 (en) | 1988-08-12 | 1988-08-12 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0250437A true JPH0250437A (en) | 1990-02-20 |
| JPH0716007B2 JPH0716007B2 (en) | 1995-02-22 |
Family
ID=16417510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63200022A Expired - Fee Related JPH0716007B2 (en) | 1988-08-12 | 1988-08-12 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0716007B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04108914A (en) * | 1990-08-28 | 1992-04-09 | Tokyu Constr Co Ltd | Structure for reinforced banking body |
| JP2010109385A (en) * | 2010-01-14 | 2010-05-13 | Foundation For Advancement Of International Science | Method for manufacturing semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6376479A (en) * | 1986-09-19 | 1988-04-06 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
-
1988
- 1988-08-12 JP JP63200022A patent/JPH0716007B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6376479A (en) * | 1986-09-19 | 1988-04-06 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04108914A (en) * | 1990-08-28 | 1992-04-09 | Tokyu Constr Co Ltd | Structure for reinforced banking body |
| JP2010109385A (en) * | 2010-01-14 | 2010-05-13 | Foundation For Advancement Of International Science | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0716007B2 (en) | 1995-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426063A (en) | Method of making a field effect transistor with submicron channel length and threshold implant using oblique implantation | |
| JPH0426542B2 (en) | ||
| US5773330A (en) | Semiconductor device and method for fabricating the same | |
| US5817547A (en) | Method for fabricating a metal oxide semiconductor field effect transistor having a multi-layered gate electrode | |
| US5864163A (en) | Fabrication of buried channel devices with shallow junction depth | |
| KR20030043939A (en) | Method and device to reduce gate-induced drain leakage(GIDL) current in thin gate oxide MOSFETS | |
| US6383884B1 (en) | Method of manufacturing semiconductor device | |
| US7212396B2 (en) | Method for fabricating a thin film resistor | |
| JPH0250437A (en) | Manufacture of semiconductor device | |
| US5646056A (en) | Method of fabricating ultra-large-scale integration metal-oxide semiconductor field effect transistor | |
| JPH0227716A (en) | Manufacture of semiconductor device | |
| JP3264262B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS6251216A (en) | Manufacture of semiconductor device | |
| US6232172B1 (en) | Method to prevent auto-doping induced threshold voltage shift | |
| KR100353525B1 (en) | Method for forming gate electrode in semiconductor device | |
| JPS6197975A (en) | Manufacture of semiconductor device | |
| KR100347149B1 (en) | Manufacturing method for semiconductor device | |
| JPS61150376A (en) | Semiconductor device | |
| JP4940514B2 (en) | Manufacturing method of semiconductor device | |
| JP2890550B2 (en) | Method for manufacturing semiconductor device | |
| JPH05198528A (en) | Manufacture of semiconductor device | |
| KR20000074473A (en) | Method for forming silicide of semiconductor device | |
| KR940010518B1 (en) | Fabricating method of metal-oxide-semiconductor transistor | |
| KR100226261B1 (en) | Method of manufacturing semiconductor device | |
| JP3848782B2 (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |