JPH0249047B2 - - Google Patents

Info

Publication number
JPH0249047B2
JPH0249047B2 JP59183697A JP18369784A JPH0249047B2 JP H0249047 B2 JPH0249047 B2 JP H0249047B2 JP 59183697 A JP59183697 A JP 59183697A JP 18369784 A JP18369784 A JP 18369784A JP H0249047 B2 JPH0249047 B2 JP H0249047B2
Authority
JP
Japan
Prior art keywords
transistor
collector
base
emitter
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59183697A
Other languages
Japanese (ja)
Other versions
JPS6162215A (en
Inventor
Yasunobu Inabe
Masaaki Tanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP59183697A priority Critical patent/JPS6162215A/en
Publication of JPS6162215A publication Critical patent/JPS6162215A/en
Publication of JPH0249047B2 publication Critical patent/JPH0249047B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52Circuit arrangements for protecting such amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、コレクタ・エミツタ間の耐圧が高
く、しかも微小電流領域でも電流増幅率が大きな
トランジスタ回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a transistor circuit that has a high collector-emitter breakdown voltage and a large current amplification factor even in a minute current range.

(従来技術および発明が解決しようとする問題
点) 公知のようにトランジスタにおいて、ベース開
放時のコレクタ・エミツタ間耐圧BVCEOは、エミ
ツタ開放時のコレクタ・ベース接合の耐圧BVCBO
よりも小さく、両者は次式で関係づけられる。
(Prior art and problems to be solved by the invention) As is well known, in a transistor, the collector-emitter breakdown voltage BV CEO when the base is open is the collector-base junction breakdown voltage BV CBO when the emitter is open.
is smaller than , and the two are related by the following equation.

BVCEO=BVCBO/n√+1 ここで、βはトランジスタのエミツタ接地電流
増幅率であり、シリコンでは通常、2=2〜4で
あるとされている。(たとえば、近代科学社「集
積回路−設計原理と製造−」小田川、他著の108
ページ参照)すなわち、トランジスタの電流増幅
作用により、BCEOがBVCBOよりも小さくなると説
明されている。
BV CEO = BV CBO /n√+1 Here, β is the common emitter current amplification factor of the transistor, and in silicon, it is usually assumed that 2=2 to 4. (For example, 108 of "Integrated Circuits - Design Principles and Manufacturing" by Kindai Kagakusha, by Odagawa et al.
(See page) In other words, it is explained that B CEO becomes smaller than BV CBO due to the current amplification effect of the transistor.

これにより、トランジスタのオフ状態時に、コ
レクタ・エミツタ間に大電圧が印加されるような
条件下では、第6図に示すように、トランジスタ
1のベース・エミツタ間に抵抗2を接続して使用
するのが従来から用いられていた方法である。す
なわち、抵抗2を挿入することにより、ベース・
コレクタ接合の逆方向電流IBCのバイパス回路を
設け、該電流IBCがベース・エミツタ接合に流入
してトランジスタがターン・オンするのを防止す
る。これにより、トランジスタ1はオフを維持
し、電流増幅作用が抑制され、電圧BVCEO値を
BVCBOに近づけることができるのである。(IBC
集積化した場合では通常10-12アンペアのオーダ
よりも小さい。) しかしながら、第6図のような方法ではトラン
ジスタがオン動作中のときはベース入力電流の一
部が抵抗2をバイパスしてしまうので、微小なベ
ース入力電流に対してはトランジスタ1の電流増
幅率が見かけ上低減してしまうという欠点があつ
た。これを防止するためには、抵抗2の値を大き
くすればよいが、そのため抵抗のサイズが大きく
なつて集積化が困難であつた。たとえば数μAの
オーダの入力電流に対しては抵抗2の値として数
MΩ以上に設定すればよいが、一般に数100K.Ω
以上の抵抗を集積化することは困難とされてい
る。
As a result, under conditions where a large voltage is applied between the collector and emitter when the transistor is in the off state, resistor 2 should be connected between the base and emitter of transistor 1 as shown in Figure 6. This is the method that has traditionally been used. In other words, by inserting resistor 2, the base
A bypass circuit for reverse current I BC of the collector junction is provided to prevent the current I BC from flowing into the base-emitter junction and turning on the transistor. As a result, transistor 1 remains off, the current amplification effect is suppressed, and the voltage BV CEO value is
It is possible to get closer to BV CBO . (I BC is usually smaller than the order of 10 -12 amperes in an integrated case.) However, in the method shown in Figure 6, a portion of the base input current bypasses resistor 2 when the transistor is on. Therefore, there is a drawback that the current amplification factor of the transistor 1 apparently decreases for a minute base input current. In order to prevent this, the value of the resistor 2 may be increased, but this increases the size of the resistor, making integration difficult. For example, for an input current on the order of several μA, the value of resistor 2 should be set to several MΩ or more, but generally it is several 100 K.Ω.
It is considered difficult to integrate resistors of this type.

(問題点を解決するための手段) 本発明はこれらの欠点を改善するために提案さ
れたもので、トランジスタのコレクタ・エミツタ
間の降伏電圧を損わずに、電流増幅率を微小電流
領域まで大きく保つことのできるトランジスタ回
路を提供することを目的とする。
(Means for Solving the Problems) The present invention was proposed to improve these drawbacks, and it is possible to increase the current amplification factor to the minute current range without impairing the breakdown voltage between the collector and emitter of the transistor. The purpose is to provide a transistor circuit that can be kept large.

上記の目的を達成するため、本発明は同一の導
電型の第1と第2のトランジスタを具備し、第1
のトランジスタのエミツタと第2のトランジスタ
のエミツタとを接続し、第1のトランジスタのベ
ースと第2のトランジスタのコレクタとを接続
し、第1のトランジスタのコレクタと第2のトラ
ンジスタのベースとを前記の第1のトランジスタ
のエミツタ開放時のコレクタ・ベース接合の耐圧
BVCBO電圧と等しい降伏電圧を有するPN接合素
子を介して接続したことを特徴とするトランジス
タ回路を発明の要旨とするものである。
In order to achieve the above object, the present invention comprises first and second transistors of the same conductivity type,
The emitter of the transistor and the emitter of the second transistor are connected, the base of the first transistor and the collector of the second transistor are connected, and the collector of the first transistor and the base of the second transistor are connected to each other. Collector-base junction breakdown voltage when the emitter of the first transistor is open
The gist of the invention is a transistor circuit characterized in that it is connected via a PN junction element having a breakdown voltage equal to the BV CBO voltage.

さらに本発明は同一の導電型の第1、第2のト
ランジスタと相補の導電型の第3のトランジスタ
とを備え、第1のトランジスタのエミツタと第2
のトランジスタのエミツタとを接続し、第1のト
ランジスタのベースと第2のトランジスタのコレ
クタとを接続し、第1のトランジスタのコレクタ
と第1のトランジスタのベース・コレクタ接合の
耐圧と等しい降伏特性を有するダイオードのカソ
ードとを接続し、該ダイオードのアノードを第3
のトランジスタのエミツタに接続し、該トランジ
スタのコレクタを第2のトランジスタのベースに
接続し、かつ第3のトランジスタのベース・エミ
ツタ間降伏特性とベース・コレクタ間降伏特性
を、第1のトランジスタのコレクタ・ベース開降
伏特性と一致せしめ、さらに第3のトランジスタ
の順逆方向のエミツタ接地電流増幅率を小に設定
したことを特徴とするトランジスタ回路を発明の
要旨とするものである。
Furthermore, the present invention includes first and second transistors of the same conductivity type and a third transistor of a complementary conductivity type, and the emitter of the first transistor and the second
The base of the first transistor is connected to the collector of the second transistor, and the breakdown characteristic is equal to the withstand voltage of the collector of the first transistor and the base-collector junction of the first transistor. and the anode of the diode connected to the third
, the collector of the transistor is connected to the base of the second transistor, and the base-emitter breakdown characteristics and base-collector breakdown characteristics of the third transistor are connected to the collector of the first transistor. - The gist of the invention is a transistor circuit characterized by matching the base open breakdown characteristic and further setting the forward/reverse emitter ground current amplification factor of the third transistor to be small.

次に本発明の実施例を説明する。なお実施例は
一つの例示であつて、本発明の精神を逸脱しない
範囲で、種々の変更あるいは改良を行いうること
は言うまでもない。
Next, examples of the present invention will be described. It should be noted that the embodiments are merely illustrative, and it goes without saying that various changes and improvements can be made without departing from the spirit of the present invention.

第1図は本発明の第1の実施例であつて、図中
1と3はNPNトランジスタ、4はダイオードを
示す。第1のトランジスタ1のエミツタと第2の
トランジスタ3のエミツタとを端子12において
接続し、第1のトランジスタ1のベースと第2の
トランジスタ3のコレクタとを接続する。さらに
第1のトランジスタのコレクタとダイオード4の
カソードとを端子11において接続し、このダイ
オード4のアノードを第2のトランジスタのベー
スに接続して構成されている。
FIG. 1 shows a first embodiment of the present invention, in which 1 and 3 indicate NPN transistors, and 4 indicates a diode. The emitter of the first transistor 1 and the emitter of the second transistor 3 are connected at a terminal 12, and the base of the first transistor 1 and the collector of the second transistor 3 are connected. Further, the collector of the first transistor and the cathode of the diode 4 are connected at a terminal 11, and the anode of the diode 4 is connected to the base of the second transistor.

次に動作について説明する。 Next, the operation will be explained.

ここで、ダイオード4の降伏電圧をトランジス
タ1のBVCBOに一致させておく。すると、トラン
ジスタ1のオフ時に、トランジスタ1のコレクタ
とエミツタの間にコレクタ側を正とする高電圧が
印加されると、該高電圧の大部分はトランジスタ
1のコレクタ・ベース間に加わることになる。一
方、該高電圧はダイオード4のカソードとトラン
ジスタ3のエミツタとの間にも加わるが、やはり
このうちの大部分はダイオード4のカソード・ア
ノード間に加わる。従つて該高電圧によつてトラ
ンジスタ1のコレクタ側からベース側に向かつて
コレクタ・ベース接合の逆電流IBCが流れるが、
一方では、ダイオード4のアノード・アソード接
合の逆電流IDがトランジスタ3のベースへ流入す
る。従つてトランジスタ3のエミツタ接地電流増
幅率をβ3としたときに、 β3・ID≧IBC ……(1) を満足するようにトランジスタ1のベース・コレ
クタ接合面積とダイオード4のアノード・カソー
ド接合面積およびトランジスタ3の電流増幅率β3
を設定すれば、IBCはすべてトランジスタ3をバ
イパスし、トランジスタ1のベース・エミツタ接
合を通過しない。これによりトランジスタ1はオ
フ状態を維持し続け、トランジスタ1のBVCEO
BVBCOに近づけることができる。通常、ID及びIBC
はそれぞれの接合面積に比例する。また、集積化
した場合、β3として30〜300程度である。従つて
トランジスタ1のベース・コレクタ接合面積とダ
イオード4のアノード・カソード接合面積の比を
30以下に設定すれば、(1)式を満足することにな
る。また、ダイオード4のカソードとトランジス
タ3のエミツタ間の耐圧はダイオード4のカソー
ド・アノード間耐圧(BVCBO)にほぼ等しいの
で、トランジスタ1,3およびダイオード4から
成るこの回路の端子11と12の間の降伏電圧は
トランジスタ1のBVBCOに近い値が得られる。一
方、トランジスタ1をオンするには、図の外部か
らトランジスタ1のベースへ電流IBを入力すれば
よい。このとき上述の理由によりトランジスタ3
はオンしているが、そのコレクタ電流はβ3・ID
ありたかだか10-10アンペアのオーダーであるの
で、数μAの入力電流に対しては無視することが
できる。つまり、第1図の構成によればトランジ
スタ1のコレクタ・エミツタ間降伏電圧をコレク
タ・ベース間降伏電圧と同程度にすることがで
き、しかも微小電流領域まで電流増幅率を損わず
にすむのである。
Here, the breakdown voltage of the diode 4 is made to match the BV CBO of the transistor 1. Then, when transistor 1 is off, if a high voltage with the collector side being positive is applied between the collector and emitter of transistor 1, most of the high voltage will be applied between the collector and base of transistor 1. . On the other hand, the high voltage is also applied between the cathode of the diode 4 and the emitter of the transistor 3, but most of it is also applied between the cathode and anode of the diode 4. Therefore, due to the high voltage, a reverse current I BC flows at the collector-base junction from the collector side to the base side of transistor 1.
On the one hand, the reverse current ID of the anode-anode junction of the diode 4 flows into the base of the transistor 3. Therefore, when the common emitter current amplification factor of transistor 3 is β3 , the base-collector junction area of transistor 1 and the anode-collector area of diode 4 are adjusted so that β3・I D ≧I BC (1) is satisfied. Cathode junction area and current amplification factor β 3 of transistor 3
By setting , all I BC bypasses transistor 3 and does not pass through the base-emitter junction of transistor 1. As a result, transistor 1 continues to maintain the off state, causing the BV CEO of transistor 1 to
BV can be brought closer to BCO . Usually I D and I BC
is proportional to each joint area. Moreover, when integrated, β 3 is about 30 to 300. Therefore, the ratio of the base-collector junction area of transistor 1 to the anode-cathode junction area of diode 4 is
If it is set to 30 or less, equation (1) will be satisfied. Furthermore, since the withstand voltage between the cathode of diode 4 and the emitter of transistor 3 is approximately equal to the withstand voltage between the cathode and anode of diode 4 (BV CBO ), The breakdown voltage of transistor 1 is close to BV BCO of transistor 1. On the other hand, to turn on transistor 1, it is sufficient to input current I B to the base of transistor 1 from outside the figure. At this time, due to the above-mentioned reason, transistor 3
is on, but its collector current is β 3 · ID , which is on the order of 10 −10 amperes at most, so it can be ignored for an input current of a few μA. In other words, according to the configuration shown in FIG. 1, the collector-emitter breakdown voltage of transistor 1 can be made comparable to the collector-base breakdown voltage, and the current amplification factor can be maintained even in the minute current range. be.

第2図は本発明の第2の実施例を示すものであ
つて、第1図のダイオード4をNPNトランジス
タ5のベース・コレクタ接合で置換してものであ
る。ここで、トランジスタ5のBVBCOとトランジ
スタ1のBVBCOとの耐圧条件を合わせておくこと
より、第1図で説明したのと同様の効果が実現で
きる。
FIG. 2 shows a second embodiment of the present invention, in which the diode 4 in FIG. 1 is replaced with a base-collector junction of an NPN transistor 5. In FIG. Here, by matching the breakdown voltage conditions of the BV BCO of the transistor 5 and the BV BCO of the transistor 1, the same effect as explained in FIG. 1 can be achieved.

第3図は本発明の第3の実施例であつて、第1
図のダイオード4をPNPトランジスタ6のベー
ス・コレクタ接合で置換したものである。ここ
で、トランジスタ6のベース・コレクタ接合の降
伏特性をトランジスタ1のベース・コレクタ接合
の降伏特性と一致させておけば、第1図で説明し
たのと同様の効果が実現できる。
FIG. 3 shows a third embodiment of the present invention.
The diode 4 in the figure is replaced with a base-collector junction of a PNP transistor 6. Here, if the breakdown characteristics of the base-collector junction of the transistor 6 are made to match the breakdown characteristics of the base-collector junction of the transistor 1, the same effect as explained in FIG. 1 can be achieved.

第4図は本発明の第4の実施例を示すものであ
つて、第1図のダイオード4をPNPトランジス
タ7のベース・コレクタ接合で置換したものであ
る。ただし、この場合にはトランジスタ7の順方
向の電流増幅器を小さくすることが必要である。
さもなくは、トランジスタ7自身のBVCEOにより
端子11を12の耐圧が決まつてしまうからであ
る。しかしながら、通常トランジスタ7を横方向
(いわゆるラテラル形)のトランジスタとするこ
とにより、トランジスタ7のベース・コレクタ降
伏特性をトランジスタ1のベース・コレクタ降伏
特性を合わせつつ、トランジスタ7の順方向エミ
ツタ接地電流増幅率を小さく(たとえば1程度)
に設定することは容易である。
FIG. 4 shows a fourth embodiment of the present invention, in which the diode 4 in FIG. 1 is replaced with a base-collector junction of a PNP transistor 7. However, in this case, it is necessary to reduce the size of the forward current amplifier of transistor 7.
Otherwise, the breakdown voltage of the terminal 11 and 12 will be determined by the BV CEO of the transistor 7 itself. However, by making the transistor 7 a lateral (so-called lateral type) transistor, the base-collector breakdown characteristics of the transistor 7 can be matched with the base-collector breakdown characteristics of the transistor 1, and the forward-direction emitter-grounded current of the transistor 7 can be amplified. Reduce the rate (for example, around 1)
It is easy to set.

第5図は第1図のダイオード4をトランジスタ
7で置換するとともに、トランジスタ1のコレク
タ・エミツタ間の耐圧を順、逆両方向にもたせた
ものである。すなわち、トランジスタ1のBVCBO
と同じ降伏電圧を有するダイオード8をトランジ
スタ1のコレクタに直列に接続するとともに、ト
ランジスタ7のベース・エミツタ間降伏特性とベ
ース・コレクタ間降伏特性をトランジスタ1のコ
レクタ・ベース間降伏特性と合わせ、かつトラン
ジスタ7の順逆両方向のエミツタ接地電流増幅率
を1に設定することより端子11と12の耐圧を
順逆両方向ともトランジスタ1のベース・コレク
タ降伏電圧BVCBOと同程度にすることができる。
In FIG. 5, the diode 4 in FIG. 1 is replaced with a transistor 7, and the breakdown voltage between the collector and emitter of the transistor 1 is provided in both forward and reverse directions. That is, BV CBO of transistor 1
A diode 8 having the same breakdown voltage as is connected in series to the collector of transistor 1, and the base-emitter breakdown characteristics and base-collector breakdown characteristics of transistor 7 are matched with the collector-base breakdown characteristics of transistor 1, and By setting the common emitter current amplification factors of the transistor 7 in both the forward and reverse directions to 1, the withstand voltages of the terminals 11 and 12 can be made comparable to the base-collector breakdown voltage BV CBO of the transistor 1 in both the forward and reverse directions.

すなわち第1図乃至第4図の実施例では、この
回路に対する耐圧は印加電圧の向きが端子11が
正、端子12が負の場合にかぎられているが、第
5図の実施例では端子11が負、端子12が正の
場合にも適用しうる効果を有するものである。
That is, in the embodiments shown in FIGS. 1 to 4, the withstand voltage for this circuit is limited to the case where the direction of the applied voltage is positive at terminal 11 and negative at terminal 12, but in the embodiment shown in FIG. This has an effect that can be applied even when the terminal 12 is negative and the terminal 12 is positive.

なお、本発明の具体的実験例として、発明者
は、第1図〜第5図について300VのBVCBOを有
するNPNトランジスタとPNPトランジスタ等を
用いて検証した結果、端子11と12の間の耐圧
をトランジスタ1のBVCBOと等しくすることがで
きた。ちなみにトランジスタ1単独ではBVCBO
約1/2であつた。(150V)またベース入力とし
てすくなくとも50nA以上の電流でトランジスタ
1が正常動作(トランジスタ3、ダイオード4等
の付加部分がない、トランジスタ1単独の場合と
同じ動作)をすることを確認した。
As a specific experimental example of the present invention, the inventor verified that the withstand voltage between terminals 11 and 12 was verified using NPN transistors and PNP transistors having a BV CBO of 300V for FIGS. 1 to 5. could be made equal to the BV CBO of transistor 1. By the way, transistor 1 alone was about 1/2 of BV CBO . (150V) We also confirmed that transistor 1 operates normally (same operation as transistor 1 alone, without additional parts such as transistor 3 and diode 4) with a current of at least 50 nA or more as the base input.

(発明の効果) 以上説明したように、本発明によればトランジ
スタのコレクタ・エミツタ間の降伏電圧を損わず
に、電流増幅率を微小電流領域まで大きく保つこ
とができるという利点がある。
(Effects of the Invention) As described above, the present invention has the advantage that the current amplification factor can be maintained high even in the micro current region without impairing the breakdown voltage between the collector and emitter of the transistor.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のトランジスタ回路の一実施
例、第2図乃至第5図は本発明の他の実施例、第
6図は従来例を示す。 1,3,5,6,7……トランジスタ、4,8
……ダイオード、2……抵抗、11,12……端
子。
FIG. 1 shows one embodiment of the transistor circuit of the present invention, FIGS. 2 to 5 show other embodiments of the invention, and FIG. 6 shows a conventional example. 1, 3, 5, 6, 7...transistor, 4, 8
...Diode, 2...Resistor, 11, 12...Terminal.

Claims (1)

【特許請求の範囲】 1 同一の導電型の第1と第2のトランジスタと
を具備し、第1のトランジスタのエミツタと第2
のトランジスタのエミツタとを接続し、第1のト
ランジスタのベースと第2のトランジスタのコレ
クタとを接続し、第1のトランジスタのコレクタ
と第2のトランジスタのベースとを前記の第1の
トランジスタのエミツタ開放時のコレクタ・ベー
ス接合の耐圧BVCBO電圧と等しい降伏電圧を有す
るPN接合素子を介して接続したことを特徴とす
るトランジスタ回路。 2 PN接合素子として第1のトランジスタのコ
レクタより第2のトランジスタのベースに向つて
逆極性に配置したダイオードを用いることを特徴
とする特許請求の範囲第1項記載のトランジスタ
回路。 3 PN接合素子として第1、第2のトランジス
タと同一の導電型の第3のトランジスタを用い、
第3のトランジスタのコレクタを第1のトランジ
スタのコレクタに接続し、第3のトランジスタの
ベースを第2のトランジスタのベースに接続する
と共に、第1及び第3のトランジスタのBVCBO
一致させておくことを特徴とする特許請求の範囲
第1項記載のトランジスタ回路。 4 PN接合素子として第1及び第2のトランジ
スタの導電型と相補の導電型の第3のトランジス
タを用い、第1のトランジスタのコレクタと第3
のトランジスタのベースを接続し、第3のトラン
ジスタのコレクタと第2のトランジスタのベース
を接続すると共に、第3のトランジスタのベー
ス・コレクタ接合の降伏特性と、第1のトランジ
スタのベース・コレクタ接合の降伏特性とを一致
せしめたことを特徴とする特許請求の範囲第1項
記載のトランジスタ回路。 5 PN接合素子として第1及び第2のトランジ
スタの導電型と相補の導電型の第3のトランジス
タを用い、第1のトランジスタのコレクタと第3
のトランジスタのエミツタとを接続し、第3のト
ランジスタのコレクタと第2のトランジスタのベ
ースとを接続し、第3のトランジスタのベース・
コレクタ降伏特性を、第1のトランジスタのベー
ス・コレクタ降伏特性と同一にし、かつ第3のト
ランジスタの順方向エミツタ接地電流増幅率を小
に設定したことを特徴とする特許請求の範囲第1
項記載のトランジスタ回路。 6 同一の導電型の第1、第2のトランジスタと
相補の導電型の第3のトランジスタとを備え、第
1のトランジスタのエミツタと第2のトランジス
タのエミツタとを接続し、第1のトランジスタの
ベースと第2のトランジスタのコレクタとを接続
し、第1のトランジスタのコレクタと、第1のト
ランジスタのベース・コレクタ接合の耐圧と等し
い降伏特性を有するダイオードのカソードとを接
続し、該ダイオードのアノードを第3のトランジ
スタのエミツタに接続し、該トランジスタのコレ
クタを第2のトランジスタのベースに接続し、か
つ第3のトランジスタのベース・エミツタ間降伏
特性とベース・コレクタ間降伏特性を、第1のト
ランジスタのコレクタ・ベース間降伏特性と一致
せしめ、さらに第3のトランジスタの順逆方向の
エミツタ接地電流増幅率を小に設定したことを特
徴とするトランジスタ回路。
[Claims] 1. A transistor comprising a first transistor and a second transistor of the same conductivity type, the emitter of the first transistor and the second transistor having the same conductivity type.
The base of the first transistor and the collector of the second transistor are connected, and the collector of the first transistor and the base of the second transistor are connected to the emitter of the first transistor. 1. A transistor circuit connected through a PN junction element having a breakdown voltage equal to the breakdown voltage BV CBO voltage of the collector-base junction when open. 2. The transistor circuit according to claim 1, wherein the PN junction element is a diode arranged with opposite polarity from the collector of the first transistor to the base of the second transistor. 3 Using a third transistor of the same conductivity type as the first and second transistors as a PN junction element,
Connect the collector of the third transistor to the collector of the first transistor, connect the base of the third transistor to the base of the second transistor, and match the BV CBO of the first and third transistors. A transistor circuit according to claim 1, characterized in that: 4 A third transistor of a conductivity type complementary to that of the first and second transistors is used as a PN junction element, and the collector of the first transistor and the third
The bases of the transistors are connected, the collectors of the third transistor and the bases of the second transistor are connected, and the breakdown characteristics of the base-collector junction of the third transistor and the base-collector junction of the first transistor are 2. The transistor circuit according to claim 1, wherein the transistor circuit has the same breakdown characteristics. 5 A third transistor of a conductivity type complementary to that of the first and second transistors is used as a PN junction element, and the collector of the first transistor and the third
The collector of the third transistor is connected to the base of the second transistor, and the base of the third transistor is connected to the emitter of the third transistor.
Claim 1, characterized in that the collector breakdown characteristics are made the same as the base-collector breakdown characteristics of the first transistor, and the forward emitter ground current amplification factor of the third transistor is set to be small.
Transistor circuit described in section. 6 Comprising first and second transistors of the same conductivity type and a third transistor of a complementary conductivity type, the emitter of the first transistor and the emitter of the second transistor are connected, and the emitter of the first transistor is connected to the emitter of the second transistor. The base and the collector of the second transistor are connected, the collector of the first transistor is connected to the cathode of a diode having a breakdown characteristic equal to the withstand voltage of the base-collector junction of the first transistor, and the anode of the diode is connected. is connected to the emitter of the third transistor, the collector of the transistor is connected to the base of the second transistor, and the base-emitter breakdown characteristics and base-collector breakdown characteristics of the third transistor are 1. A transistor circuit characterized in that the collector-base breakdown characteristics of a transistor are matched, and the forward and reverse emitter ground current amplification factors of a third transistor are set to be small.
JP59183697A 1984-09-04 1984-09-04 Transistor circuit Granted JPS6162215A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59183697A JPS6162215A (en) 1984-09-04 1984-09-04 Transistor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59183697A JPS6162215A (en) 1984-09-04 1984-09-04 Transistor circuit

Publications (2)

Publication Number Publication Date
JPS6162215A JPS6162215A (en) 1986-03-31
JPH0249047B2 true JPH0249047B2 (en) 1990-10-29

Family

ID=16140357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59183697A Granted JPS6162215A (en) 1984-09-04 1984-09-04 Transistor circuit

Country Status (1)

Country Link
JP (1) JPS6162215A (en)

Also Published As

Publication number Publication date
JPS6162215A (en) 1986-03-31

Similar Documents

Publication Publication Date Title
US4059808A (en) Differential amplifier
US4053796A (en) Rectifying circuit
EP1181773B1 (en) Overvoltage protection
JPH01277019A (en) Schmidt trigger circuit
JPH0249047B2 (en)
US3876955A (en) Biasing circuit for differential amplifier
JPS6322686B2 (en)
JPH038004A (en) Reference voltage circuit
JPS62117403A (en) Current mirror circuit
JP2633831B2 (en) Bipolar semiconductor integrated circuit
JPS6119536Y2 (en)
JP2674274B2 (en) Reference voltage circuit
JP3135590B2 (en) Transistor circuit
JPS6052608B2 (en) transistor circuit
JP2596151B2 (en) Voltage comparator
JP2645403B2 (en) Voltage follower circuit
JPS6119537Y2 (en)
JPH03108726A (en) Overcurrent limiting type semiconductor device
JPH0381325B2 (en)
JPS639410B2 (en)
JPS6223605A (en) Bipolar integrated circuit
JPS59156010A (en) Driver stage circuit of output amplifier
JPS6130805A (en) Current mirror circuit
JPH05121969A (en) Input circuit
JPH0766635A (en) Differential amplifier circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term