JPH0249045B2

JPH0249045B2 -

Info

Publication number: JPH0249045B2
Application number: JP53000098A
Authority: JP
Inventors: Aren Dehaato Debitsudo; Jefuaason Ritsujeru Junia Jeemusu
Original assignee: Singer Co
Current assignee: Singer Co
Priority date: 1977-01-05
Filing date: 1978-01-04
Publication date: 1990-10-29
Also published as: US4125898A; GB1592089A; CA1094173A; JPS5394855A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、電子回路、特に、ノイズ発生装置で
そのノイズスペクトルを計算機制御できる装置に
関している。

（従来の技術）人間などの動物には音を聞く能力が授けられて
いる。そして音は、人間や動物、また自然によつ
て作り出される。無生物的に作られる音として
は、雷鳴、寄せ波の砕ける音、風のぴつゆーぴつ
ゆーという音、木々のざわめき、雨音、流水のさ
ざめきやごぼごぼという音、それから雪がかしる
音などがある。一方生き物の出す音は、犬のほえ
声やうなり声、ライオンのほえる声、蛇の擦るよ
うな音、鳥のさえずりや赤ん坊の鳴き声などずつ
と豊富である。

このように音が満ちあふれているのだが、人間
は自分と関係なしに作り出される音だけでは満足
せず、ほとんど無限の種類の音を作り出そうとし
た。たとえば、大砲のとどろき、機械の騒音、時
計のカチカチという音など。ある事が起こるとそ
れに応じた特別な音が聞これるものと思い込むほ
ど、人間は音の世界に浸つている。

ところが、音というのはある媒体の振動により
起こるもので、人間の耳には聞こえない音がまだ
まだたくさんある。そして、音を完全に記述する
には音のスペクトルを知る必要がある。スペクト
ルというのは、可聴領域内外の各周波数ごとに持
つている音のパワーや大きさのことである。

ところで、様々な装置の操作を学生などに教え
る場合、その装置を実際に動作させて練習させる
と危険なことがある。このようなときのために、
人間は模擬装置などの訓練装置を作り出したのだ
が、模擬装置による訓練の効果を最大にするため
模擬装置は実際の装置が出すのと全く同じノイズ
を出すようにしておく必要がある。

この目的のためにノイズ源をダイナミツクに変
化させる方法として、従来の方法の一つでは、ア
ナログランダムノイズ発生器を使つて、このノイ
ズ発生器の出力を1/3オクターブフイルタ群に通
す。次に、各フイルタの出力を計算機制御の減衰
器に通して、各フイルタの周波数帯ごとに出力の
大きさを決めてやる。そして、全部の減衰器の出
力を足し合わせて、スペクトルが特定の形をした
ノイズを作るという方法がある。しかし、ノイズ
のスペクトル整形をするためにはかなり大きな速
のフイルター群が必要で、高価で場合もとること
になる。

（発明の要約）従来の方法でのこのような欠点を無くし、計算
機制御により必要な振福周波数特性にスペクトル
整形されたノイズを能率的に作り出す安価な電子
回路を本発明で示す。本発明の装置では、最長帰
還接続をしたシフトレジスタの模擬ランダム二値
数列ノイズ発生器と有限インパルス反応（FIR）
フイルタとを使い、スペクトル整形したノイズを
作るのにFIRフイルタの各段を掛け合わす必要を
無くしている。模擬ランダムノイズ発生器は、複
数個のシフトレジスタを排他的OR（２値加算の）
ゲートで直列に接続した回路である。帰還接続の
基本規約多項式を用いた最終帰還接続をする方法
は、MIT出版より1961年に出版されたピーター
ソン（W.Peterson）の「誤まり補償符号（Error
Correcting Codes）」と題する本に表わされてい
る。

模擬ランダム２値数列発生器の出力はFIRフイ
ルタに送り、そこで次の式に従い基本的なコンボ
リユーシヨン（convolution）計算を行なう。

Ｙ（Ｔ）＝_N-1 〓ⁱ⁼⁰ α(i)Ｘ（Ｔ−ｉ）ここで、Ｘ（Ｔ）は０、１の２値数値の中の１
個で、α(i)はフイルタの係数、Ｙ（Ｔ）は整形後
のデイジタルノイズ信号、そしてＮはコンポリユ
ーシヨンの個数である。

ｉ＝０、１…、Ｎ−１に対る係数α(i)は、1975
年プレンテイスホール（Prentice−Hall）から出
版されたレイナー（L.Rainer）とゴールド（B.
Gold）の「デイジタル信号処理の理論と応用
（Theory and Application of Digital Signal
Processing）」第３章に記載されているような、
標準的なFIRフイルタ係数算出法を使つて、計算
機により導ける。こうして出された係数は、計算
機の外のFIRフイルタ用ランダムアクセス係数記
憶メモリに入れてFIRフイルタの周波数対振幅特
性を決める。出力Ｙ（Ｔ）は、デイジタルアナロ
グ変換器（Ｄ／Ａ変換器）と低域ろ波エイリアス
（alias）フイルタとを通して、必要なスペクトル
の形を持つ時間領域のアナログノイズ信号とする
ことも、また、デイジタル信号のまま他の信号と
組み合わせたりの処理をすることができる。

本発明では、上記FIRコンボリユーシヨン計算
を、Ｎ個の掛け算を必要とせずに、能率的に実行
させることができる。というのは、本発明のノイ
ズデータは１ビツトずつ動いていくので、フイル
タ係数を加算するかしないかどちらかにすればよ
いだけだからである。

したがつて、本発明によつて、計算機制御下で
任意のスペクトル形（周波数対振幅特性）を持つ
ノイズを高速で作り出すノイズ発生回路が作れ
る。

本発明の装置では、狭帯域のでも広帯域の雑音
でも作ることができるため、娯楽用にでも訓練用
にでも様々な種類の音が作り出せる。

新しい改善された音響発生装置を示すのが本発
明の一つの目的である。

本発明の他の目的には、計算機制御でダイナミ
ツクに変化させられるような、特定のスペクトル
形を持つノイズを発生する新しい改善された電子
回路を示すことである。

更に本発明の目的には、どのような周波数対振
幅特性にでも、広い範囲をしかも細かいところま
で整形した広帯域ノイズを発生する新しい改善さ
れた電子回路を示すこともある。

本発明の他の目的や利点は、付属の図面と合わ
せて以下の記載を読み進めば明らかになるであろ
う。

（発明の実施態様）さて、第１図では、参照番号１１が制御信号を
発生する計算機を表わし、その制御信号は１７の
線と接続器１２とを通してタイミング制御器２０
に加わる。上の制御信号により、タイミング制御
器２０は、３１の線を通して係数カウンタ３０を
消去し１５の線を通して係数メモリ１３に書き込
みパルスを送る。計算機１１から係数メモリ１３
にＮ個のデイジタル係数を入れた後（以下Ｎは
256と考える）、計算機１１は８３の線上に論理高
レベルの信号を送りタイミング制御器２０を働か
せて、以下に述べるようなデイジタルフイルタの
コンボリユーシヨン周期を装置全体に実行させ
る。接続器１２は、以上のことを実現するため、
計算機１１及び係数メモリ１３と電気的に適合し
また同期しなければいけない。

遅延メモリ３８に記憶されているノイズ標本
は、ノイズ発生器４０と帰還回路４２によつて作
られたノイズを１ビツトずつ取り込んだものであ
る。ノイズ発生器４０の出力に現われるのは、論
理「１」と「０」の列から成る模擬ランダムノイ
ズである。模擬ランダムというのは、ノイズ発生
器４０のシフトレジスタが有限個であるために発
生するノイズは周期を持つているからである。も
ちろん、ノイズ発生器４０のシフトレジスタ長さ
は、その発生ノイズの周期が人間の耳や処理装置
の相関時間に比べて十分長くなるよう（一般的に
５分以上に）選択する。そうすれば、ノイズ発生
器４０の出力信号の周波数対振幅特性をみても、
平たんなホワイトノイズである。ノイズ発生器４
０の出力は帰還回路４２につながり、帰還回路４
２の出力はノイズ発生器４０の入力につながつて
いて、最長のランダムノイズ列を得ることができ
る。ノイズ発生器４０の出力は、また、遅延メモ
リ３８のデータ入力につながつている。

デイジタルフイルタコンボリユーシヨン周期を
開始するときは、タイミング制御器２０からリセ
ツトパルスを出す。このパルスは２１の線を通つ
て、アキユムレータ２５を消去し、また、保持レ
ジスタ及びＤ／Ａ変換器７０に先に計算により作
られたデイジタルフイルタの標本値を入れる。ま
たリセツトパルスは、３７の線を通して遅延カウ
ンタ３５を働かせ、６０の線を通して係数カウン
タ３０も働かせる。タイミング制御器２０は線６
６を通して係数カウンタ３０にクロツク信号を送
るが、このクロツクによつて係数カウンタ３０は
256まで計数する。タイミング制御器２０からは
別のクロツク信号が出て、５１の線を通して遅延
カウンタ３５に送られ、遅延カウンタ３５に256
まで計数をさせる。タイミング制御器２０はま
た、４４の線を通してアキユムレータ２５に信号
を送ることもし、この信号によつてアキユムレー
タ２５は係数を積層する。コンボリユーシヨンク
ロツクの最初のクロツク周期では、係数メモリ１
３の０番地にはいつている８ビツト係数データ
が、アキユムレータ２５内からの（最初のクロツ
ク周期では０である）12ビツト出力と12ビツト加
算機５５で加算される。ランダムノイズの標本値
が論理低レベルならば、４４の線上にクロツク信
号が現われコンボリユーシヨンクロツクの各クロ
ツク周期の終わりで加算機５５の出力は５７の線
を通してアキユムレータ２５に入れられる。した
がつて４４の線上に信号が出るごとに加算機５５
の出力がアキユムレータ２５に入れられることに
なる。

アキユムレータ２５には２つの12ビツト出力が
あつて、一方は線５６を通つて12ビツト加算機に
つながつている。メモリ３８のｉ番地にあるノイ
ズ標本が今調べられているとしたとき、これら論
理０だと、対応するフイルタ係数はアキユムレー
タ２５内の数値に加えられる。しかし、そのノイ
ズ標本が論理１だと、対応するフイルタ係数α(i)
はアキユムレータ２５内の数には加えられないこ
とになる。加算機５５の出力は５７の線を通して
アキユムレータ２５に送られる。遅延カウンタ３
５の８ビツト出力は５８の線を通して遅延メモリ
３８に送られる。遅延カウンタ３５は遅延メモリ
３８の番地を指定するために使われているのであ
つて、遅延メモリ３８の番号を進めてゆき、遅延
メモリ３８に記憶されている256ビツト全てが
順々に５０の線、タイミング制御器２０及び４４
の線を通してアキユムレータ２５に送られるよう
にしている。

遅延メモリ３８にはＮ個の遅延素子があるが、
各素子間の遅延は１／f_sで遅延素子の数は必要と
されるノイズスペクトル整形の程度によつて決ま
る。また、遅延素子の数は、係数メモリ１３に記
憶される係数の数と同じ数である。そして、遅延
素子数Ｎが大きいほど、得られるスペクトル整形
の程度は高くなる。以下に述べるように、256の
コンボリユーシヨン周期の間でタイミング制御器
２０がロードスローブ信号を出した時だけ、遅延
メモリ３８は１ビツトのノイズ情報を取り入れ
る。この遅延メモリ３８の取り込みは、１／f_s時
間ごとの新しいノイズ標本と一番古いノイズ標本
とを取り換えることにより行なう。コンボリユー
シヨンクロツクの第２周期の始めには、係数カウ
ンタ３０が６６の線を通して１だけ進められ、１
番地を示すことになる。係数メモリ１３は６２の
線を通して番地が決められる。遅延カウンタ３５
も５１の線を通して１だけ進められｉ＋１番地を
示すようになる。

遅延カウンタ３５からの出力線５８は遅延メモ
リ３８の番地を指定するのに使われる。先に述べ
たようにカウンタ３０及び３５が１だけ進んだ
後、係数メモリ１３のカウンタ３０が指示する番
地の８ビツト係数データは12ビツト加算機５５で
12ビツトアキユムレータ２５の12ビツト出力と加
え合わされる。この加算機５５の加算出力は、遅
延メモリ３８から５０の線を経てやつて来るノイ
ズ標本ビツトが論理０であるとき、このコンボリ
ユーシヨンクロツクの第２のクロツク周期の終わ
りにアキユムレータ２５にロードされる。しかし
ノイズ標本が論理１だとタイミング制御器は４４
の線上にパルスを出さないため加算機５５の加算
出力は12ビツトアキユムレータ２５にロードされ
ることはない。第３のクロツク周期の始めでも、
係数カウンタ３０と遅延カウンタ３５は１だけ進
められ、上の過程がコンボリユーシヨンクロツク
の256周期目まで繰り返される。ただし、初回だ
けは256回行なわないことがある。というのは、
電源を入れたときどの番地にあるかわからないか
らである。しかし、二回目以降は256回ちやんと
実行する。

クロツク周期の256番目の始めに係数カウンタ
３０がパルスを作り出し、このパルスは線７２を
通してタイミング制御器２０に送られ、タイミン
グ制御器２０はそれぞれ線６０及び３７を通して
係数カウンタ３０及び遅延カウンタ３５を停止さ
せる。このとき、アキユムレータ２５の出力には
デイジタルフイルタを通つた12ビツトのノイズ標
本が現われていて、次のリセツト信号が２１の線
を通して送られて来たときにアキユムレータ２５
内の情報を保持レジスタ及びＤ／Ａ変換器７０に
渡すのに備えている。256番目のクロツク周期の
終わりには、タイミング制御器２０から３９の線
上にパルスが出されて、模擬ランダムノイズ発生
器４０からランダムノイズ標本を１ビツトだけ４
１の線を通して遅延メモリ３８のｉ＋255番地に
ロードされる。それと同時に３９の線を通してノ
イズ発生器４０にクロツクが加えられ、次のコン
ボリユーシヨン周期に備えノイズ発生器４０の出
力を１つ先のビツトにしておく、必要ならば、Ａ
点で保持レジスタ及びＤ／Ａ変換器７０の出力と
他の信号を合わせて、複合信号とすることもでき
る。第１図では、Ｄ／Ａ変換器７０の出力はスピ
ーカ７３につながれている。

第２図は、第１図のタイミング制御器２０を非
常に詳しく、また第１図の回路群との接続のつい
ても表わした論理回路図である。参照信号１２で
表わしているのは第１図と同じ接続器で、係数メ
モリ１３につながつている８本の出力線は省略し
てある。接続器１２には３本の出力線８１，８２
及び８３があつて、これらは計算機１１につなが
る第１図中の線１７の分線である。８３の線で伝
えられるのは、計算機の出力した動作信号であ
る。この動作信号が論理０であると、選択器１０
０，１０１及び１０２は、係数メモリ１３に係数
データをロードするため、計算機１１の出した８
１及び８２の線上の信号を選択する働きをする。
選択器１０１及び１０２は詳しくは表わしてない
が、選択器１００と同じ要素を持つている。選択
器１００には、反転器１０５、NANDゲート１
０６及び１０７とNORゲート１０８がある。８
１の線上を送られる信号は係数カウンタ３０を消
去するためのもので、これにより最初の８ビツト
係数データは係数メモリ１３の０番地にロードさ
れる。８２の線では計算機１１からのデータスト
ローブ信号が送られる。このデータストローブ信
号は反転器１１３により反転され、選択器１０１
及び１５の線を通つて係数メモリ１３へ行き係数
メモリのロードを行なう。反転器１１３の出力は
選択器１０２の入力にもつながつていて、選択器
１０２の出力は６６の線を通つて係数カウンタ３
０を進めるように加えられる。

８３の線上を伝わる計算機の出した動作信号
は、NANDゲート１２２及び１２４のそれぞれ
の一つの入力とつながつている。ゲート１２２及
び１２４を通じさせる他の信号は以下で説明す
る。ゲート１２２の出力は反転器１２３により反
転され、３７の線を通して遅延カウンタ３５の停
止に使われる。係数カウンタ３０は６０の線から
送られて来るゲート１２４の出力信号により計数
が進められる。ワンシヨツトマルチバイブレータ
１１１は８３の線上の動作信号により抑制され
る。

８３の線上の計算機が出す動作信号が論理０の
とき、タイミング制御器２０は８１及び８２の線
上の計算機からの信号を使つて、計算機が８ビツ
ト係数データを入れやすいよう、係数メモリ１３
及び係数カウンタ３０を制御する。８３の線上の
動作信号はまた、２１の線上にリセツト信号が出
て保持レジスタ及びＤ／Ａ変換器７０のロードが
行なわれるのを阻止し、遅延カウンタ３５が計数
するのも抑える。

計算機は、256個の計数データ用書き込みスト
ローブ信号を８２の線上に送つた後、８３の線上
の動作信号を論理高のレベルに変化させる。これ
によつて、タイミング制御器２０はその中で作つ
たクロツクとパルスを使い係数メモリ１３及び係
数カウンタ３０を制御できることになる。

タイミング制御器２０は２つのクロツク信号を
作つていて、第１の4MHzの水晶発振器１１０に
よるクロツク信号はコンボリユーシヨンクロツク
であつて１１５の線上に出されている。第２のク
ロツクは2MHzで、同じ水晶発振器からカウンタ
による分周で作られている。この第２のクロツク
出力はワンシヨツトマルチバイブレータ１１１に
入り、そのクロツクの前縁から30n秒だけの幅を
持つタイミングパルスを１５０の線上に送り出し
ている。この１５０の線上を送られる信号は標本
クロツクもしくはデイジタルフイルタの演算速度
を表わしている。

１５０の線上に出された信号は、フリツプフロ
ツプ１１２をクリアしてデイジタルフイルタのコ
ンボリユーシヨン周期を開始させる。フリツプフ
ロツプ１１２の一方の出力はNANDゲート１２
２の入力の１つにつながり、ゲート１２２の出力
は反転器１２３により反転され３７の線を通して
遅延カウンタ３５を動作させるように働く。フリ
ツプフロツプ１１２のもう一方の出力はNAND
ゲート１２４の２つの入力の中の１つにつながつ
ている。NANDゲート１２４の２つ目の入力に
は５ボルト電源が、３つ目の入力には８３の線か
らの計算機の出す動作信号につながつていて、ゲ
ート１２４はその出力を６０の線を通して係数カ
ウンタ３０に加え、係数カウンタを動作させる働
きをする。先のフリツプフロツプ１１２の出力は
また、アキユムレータ２５を動作させる役目もす
る。この働きは、フリツプフロツプ１１２の出力
でNORゲート１２５を導通させ、さらにNORゲ
ート１２５の出力でNORゲート１１６を導通さ
せ、このNORゲート１１６の出力が４４の像線
を通じてアキユムレータ２５に加わることによつ
て行なわれる。従つて、コンボリユーシヨンクロ
ツク256周期の間に線３７は遅延カウンタ３５に
計数をさせるため論理高レベル信号を出し、６０
の線も係数カウンタ３０に計数させるため論理高
レベル信号を送り、４４の線は、低レベルのノイ
ズ標本ビツトが線５０に現われNORゲート１１
６を導通させたとき、アキユムレータ２５を動作
させて係数を積算するようクロツクパルスを出し
ている。ノイズ標本ビツトが論理高レベルのとき
には、NORゲート１１６は導通さず加算機５５
の12ビツト出力はアキユムレータ２５にロードさ
れない。

コンボリユーシヨンクロツクの256番目のパル
スの前縁が６６の線に送られると、係数カウンタ
３０は正のキヤリイ（carry）パルスを発生し、
このパルスは７２の線を通してフリツプフロツプ
１１２に送られる。そしてフリツプフロツプ１１
２はこのパルスの前縁によつてＱ出力が論理高レ
ベルとなる。この状態ではNANDゲート１２２
を通して遅延カウンタ３５を停止させ、NAND
ゲート１２１を導通させる。256番目のコンボリ
ユーシヨンクロツク周期の中ごろで、反転器２０
０を通した逆相のコンボリユーシヨンクロツクが
論理高レベルとなり、NANDゲート１２１を導
通させる。この時ゲート１２１の出力は低レベル
になつて、係数カウンタ３０をクリアし、３９の
線によつて遅延メモリにノイズ標本をロードす
る。コンボリユーシヨンクロツク周期を256回終
えると、フリツプフロツプ１２０のＱ出力が論理
低レベルになり、NORゲート１１６を阻止しア
キユムレータ２５の積算を停止させる。フリツプ
フロツプ１２０のＱ出力はNANDゲート１２１
も阻止し、ゲート１２１の出力は論理高レベルに
なつて、NANPゲート１０７及びNORゲート１
０８を通してクリア信号を係数カウンタ３０に加
え、また３９の線を通して遅延メモリにロードス
トローブ信号を加える。この時には、デイジタル
フイルタ作業は完了していて、その結果の値は12
ビツトアキユムレータ２５の出力として取り出す
ことができる。そして次のデイジタルフイルタ作
業の始めに、フイルタを通した12ビツトの標本値
はアキユムレータ２５から保持レジスタ及びＤ／
Ａ変換器７０に移され、新しい256周期の処理を
する準備がなされる。

なお、第１図および第２図に夫々図示された装
置および回路における主要な線上の信号の一例を
第３図に示す。第３図において左端の番号は線の
参照符号である。

本発明によれば、ノイズ発生装置は掛算器を必
要としないので、構造が簡単で、安価に製造でき
るという優れた効果がある。

以上のように、計算機制御で任意のスペクトル
形（周波数対振幅特性）を持つノイズを作り出す
新しい改善された装置を記述してきたが、以上の
記述から、この方面の技術に熟達した者ならば、
本発明の精神から離れることなく本発明の原理を
他の方面に利用することが考えられるであろう。
従つて、本発明は付属する特許請求の範囲の記載
のみによつて制限されるものである。

【図面の簡単な説明】

第１図は、本発明の装置の概要を表わすブロツ
ク図である。第２図は、第１図のタイミング制御
器２０を非常に詳しく表わした論理回路図であ
る。第３図は、第１図および第２図に夫々図示さ
れた装置および回路における主要な線上の信号の
一例を表わすタイミングチヤートである。１１……計算機、１３……係数メモリ、２０…
…タイミング制御器、４０……ノイズ発生器、７
０……Ｄ／Ａ変換器。

Claims

【特許請求の範囲】１係数算出用計算機による制御の下で、任意の
周波数対振幅特性のスペクトルに整形されたノイ
ズをデイジタル的に発生する音響装置であつて、 (イ) 連続的にランダムノイズを発生するための装
置４０，４２、 (ロ) 上記発生装置４０，４２につながり上記発生
装置から受け取つたノイズを順次記憶するため
の第１のメモリ３８、 (ハ) 上記第１のメモリ３８につながり上記第１の
メモリ中のメモリ番地を順次指定するための第
１のカウンタ３５、 (ニ) 上記計算機１１につながり上記計算機により
発生する係数を順次記憶するための第２のメモ
リ１３、 (ホ) 上記第２のメモリ１３につながり上記第２の
メモリ中のメモリ番地を順次指定するための第
２のカウンタ３０、 (ヘ) 上記第２のメモリにつながる１つの入力を持
つ加算器５５、 (ト) 上記加算器５５の出力とつながり上記加算器
の他の入力とつながる出力を持つアキユムレー
タ２５、及び (チ) 上記第１のメモリ３８、上記第２のメモリ１
３、上記第１のカウンタ３５、上記第２のカウ
ンタ３０及び上記アキユムレータ２５とつなが
る周期的タイミング装置２０であつて、上記タ
イミング装置の１周期完了時に上記アキユムレ
ータ２５がスペクトル整形をしたデイジタルノ
イズ信号を出力する周期的タイミング装置を有する任意スペクトルのノイズを計算機制御で
発生する装置。