JPH0248871U - - Google Patents
Info
- Publication number
- JPH0248871U JPH0248871U JP12863088U JP12863088U JPH0248871U JP H0248871 U JPH0248871 U JP H0248871U JP 12863088 U JP12863088 U JP 12863088U JP 12863088 U JP12863088 U JP 12863088U JP H0248871 U JPH0248871 U JP H0248871U
- Authority
- JP
- Japan
- Prior art keywords
- latch
- current
- occurs
- vss
- vdd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
第１図は本考案の実施例を示す測定回路構成図
、第２図はラツチアツプ発生時のラツチアツプ電
流のタイミング図、第３図は従来例の測定回路構
成図である。 １…電流印加回路、２…試料、３…電流検出用
カレントトランス、４…試料用電源、５…ラツチ
検出回路、６…良否判定回路、７…電流検出抵抗
。
、第２図はラツチアツプ発生時のラツチアツプ電
流のタイミング図、第３図は従来例の測定回路構
成図である。 １…電流印加回路、２…試料、３…電流検出用
カレントトランス、４…試料用電源、５…ラツチ
検出回路、６…良否判定回路、７…電流検出抵抗
。
Claims (1)
- ＣＭＯＳ素子において、ラツチアツプ発生時に
ＶＤＤ―ＶＳＳ間に流れるラツチアツプ電流をカ
レントトランスにより検出することを特徴とする
ラツチアツプ耐量測定器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12863088U JPH0248871U (ja) | 1988-09-29 | 1988-09-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12863088U JPH0248871U (ja) | 1988-09-29 | 1988-09-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0248871U true JPH0248871U (ja) | 1990-04-04 |
Family
ID=31382151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12863088U Pending JPH0248871U (ja) | 1988-09-29 | 1988-09-29 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0248871U (ja) |
-
1988
- 1988-09-29 JP JP12863088U patent/JPH0248871U/ja active Pending