JPH0246043A - Transmitting circuit - Google Patents
Transmitting circuitInfo
- Publication number
- JPH0246043A JPH0246043A JP19760488A JP19760488A JPH0246043A JP H0246043 A JPH0246043 A JP H0246043A JP 19760488 A JP19760488 A JP 19760488A JP 19760488 A JP19760488 A JP 19760488A JP H0246043 A JPH0246043 A JP H0246043A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transmission line
- transmitting
- current
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 79
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 abstract 1
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 abstract 1
- 238000007599 discharging Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、平衡型データ通信システムにおける送信回路
に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a transmitting circuit in a balanced data communication system.
（従来の技術）
自動車内の平衡型データ通信システムには、伝送路の画
伝送線に終端抵抗の接続されているタイプのものと、接
続されていないタイプのものとが提案されているが、終
端抵抗の接続さていないタイプの方が、２つの伝送線が
分離していて夫々独立に、送信回路により駆動し、受信
回路により受信することができるため、受信回路を工夫
することにより、仮え伝送路の一方の伝送線が故障して
一定電圧に固定された場合であっても、他方の伝送線の
パルス信号により受信可能であるという点において有利
である。(Prior Art) Two types of balanced data communication systems in automobiles have been proposed: one in which a terminating resistor is connected to the transmission line of the transmission line, and the other in which a terminating resistor is not connected. In the type that does not have a terminating resistor connected, the two transmission lines are separated and can be driven by the transmitting circuit and received by the receiving circuit independently. This is advantageous in that even if one of the transmission lines fails and the voltage is fixed at a constant voltage, the pulse signal on the other transmission line can be received.
従来の送信回路においては、上述のような伝送路に終端
抵抗の設けられていないタイプの駆動回路の場合、第４
図に示すように送信回路１１と受信回路１２とを接続す
る伝送路１３の各々の伝送線１４．１５は、電流制限抵
抗Ｒ，、Ｒ，及び半導体スイッチング回路１６．１７を
介して、夫々電源電圧Ｖ ｃｃとグランドに接続されて
いる。スイッチング回路１６は入力端子１１ａに、スイ
ッチング回路１７はインバータ１８を介して入力端子１
１ａに接続されている。尚、半導体スイッチング回路１
６．１７としては、トランジスタのエミッタホロワ回路
、オーブンコレクタ回路、ＭＯＳＦＥＴのオープンドレ
イン等が使用される。In conventional transmission circuits, in the case of a drive circuit of the type described above in which the transmission line is not provided with a terminating resistor, the fourth
As shown in the figure, each transmission line 14.15 of the transmission line 13 connecting the transmitting circuit 11 and the receiving circuit 12 is connected to a power source via current limiting resistors R, R, and semiconductor switching circuits 16,17, respectively. It is connected to the voltage Vcc and ground. The switching circuit 16 is connected to the input terminal 11a, and the switching circuit 17 is connected to the input terminal 1 through the inverter 18.
1a. In addition, semiconductor switching circuit 1
As 6.17, an emitter follower circuit of a transistor, an oven collector circuit, an open drain of a MOSFET, etc. are used.
伝送路１３の何処か一箇所酸いは複数箇所に各々の伝送
線１４．１５から夫々電源電圧Ｖ ｃｃとグランドにバ
イアス抵抗を接続するが、ここではそれを総合してバイ
アス回路１９とし、バイアス抵抗をＲ，、Ｒ，で示す。Bias resistors are connected to the power supply voltage Vcc and the ground from each transmission line 14, 15 at one or more locations on the transmission line 13, but here they are combined to form the bias circuit 19, and the bias resistor is The resistance is denoted by R,,R,.
そして、送信回路１１の入力端子１１ａに信号を入力さ
せてスイッチング回路１６．１７をオンオフすると、伝
送路１３の各伝送線１４．１５に第 図に示すような（
Ｒ，／ （Ｒ，＋Ｒ，））・ＶＣＣで表される振幅の波
形が等しく現れることになる。尚、各伝送線１４．１５
は、夫々バスＢｕｓ（＋） 、ＢＩＩＳ（−）を示し、
符号（＋）は正の論理を、符号（−）は負の論理を表し
ている。Then, when a signal is input to the input terminal 11a of the transmission circuit 11 and the switching circuits 16 and 17 are turned on and off, each transmission line 14 and 15 of the transmission line 13 is connected to each other as shown in FIG.
A waveform with an amplitude represented by R,/(R,+R,))·VCC will equally appear. In addition, each transmission line 14.15
represent buses Bus (+) and BIIS (-), respectively;
The sign (+) represents positive logic, and the sign (-) represents negative logic.
（発明が解決しようとする課題）
しかしながら、実際の伝送システムにおいては送信回路
１１例の電源電圧■。と、バイアス回路１９側の電源電
圧ｙ ｃｃとは必ずしも等電位であるとは限らず、しか
も、これらの両電源間にアース電位差Ｘ （Ｖ）が生じ
ることもある０例えば、送信回路１１のグランドに対し
てバイアス回路１９のアース電位が＋Ｘ （Ｖ）だけ高
い場合、第６図に示すように伝送線１４のＢｕｓ （−
）の波形の振幅は、（Ｒｍ ／ （Ｒｍ ＋Ｒ６）ｌ
−（Ｖｃｃ＋Ｘ）となり、第５図に示す通常の場合に
比して大きくなり、反対に伝送線１５のＢｕｓ （＋
）の波形は（Ｒ。(Problem to be Solved by the Invention) However, in an actual transmission system, the power supply voltage of the 11 transmission circuits is ■. and the power supply voltage ycc on the bias circuit 19 side are not necessarily at the same potential, and furthermore, a ground potential difference X (V) may occur between these two power supplies. When the ground potential of the bias circuit 19 is higher by +X (V) than the bus (-) of the transmission line 14 as shown in FIG.
) waveform amplitude is (Rm / (Rm +R6)l
-(Vcc+X), which is larger than the normal case shown in FIG.
) waveform is (R.
／ （Ｒ１＋Ｒ１１）） ・ （Ｖｃｃ−ｘ）となり
、通常の場合よりも小さくなる。このような場合におい
て、伝送線１５即ち、Ｂｕｓ（＋）が何らかの故障を起
こし、ある電位に固定されると、当該Ｂｕｓ （＋ ）
のパルスはその振幅が通常のパルスの振幅（Ｒ１／ （
Ｒ１＋Ｒ６） ） ・ＶＣＣよりも小さくなるために
、当該Ｂｕｓ （＋ ）のパスル信号を受信回路１２で
受信することが出来なくなる虞れがあるという問題があ
る。/ (R1+R11)) (Vcc-x), which is smaller than in the normal case. In such a case, if the transmission line 15, ie, Bus(+), causes some kind of failure and is fixed at a certain potential, the Bus(+)
The amplitude of the pulse is the normal pulse amplitude (R1/(
R1+R6)) - There is a problem in that there is a possibility that the receiving circuit 12 will not be able to receive the pulse signal of the Bus (+) because it becomes smaller than VCC.
本発明は上述の点に鑑みてなされたもので、伝送路の伝
送線の一方が故障して或る一定の電圧に固定されたとき
においてもパルス信号の振幅の変動が小さく、且つ送信
回路とバイアス回路との電源電圧の違いやアース電位差
等の影響を受けることなく常に伝、送可能な送信回路を
提供することを目的とする。The present invention has been made in view of the above points, and even when one of the transmission lines of the transmission line fails and the voltage is fixed at a certain constant voltage, the fluctuation in the amplitude of the pulse signal is small, and the transmission circuit and It is an object of the present invention to provide a transmitting circuit that can always transmit data without being affected by a difference in power supply voltage with a bias circuit or a difference in ground potential.
（課題を解決するための手段）
上記目的を達成するために本発明によれば、入力信号に
応じてスイッチング作動する２つのスイッチング回路を
有する送信回路と、当該送信回路の各スイッチング回路
と伝送路を介して接続される受信回路とを備え、当該受
信回路が、伝送路の一方の伝送線が或る一定電圧に固定
された時にも受信可能とされ、且つこの時に当該伝送路
の他方の伝送線の波形を乱すような終端抵抗が設けられ
ていない平衡型データ通信システムの送信回路において
、前記一方のスイッチング回路を、入力信号に応じて作
動して一定電流を吐き出す定電流回路により構成し、他
方のスイッチング回路を、人力信号に応じて作動して一
定電流を吸い込む定電流回路により構成したものである
。(Means for Solving the Problems) In order to achieve the above object, the present invention provides a transmitting circuit having two switching circuits that switch according to an input signal, each switching circuit of the transmitting circuit and a transmission line. and a receiving circuit connected through the transmission line, and the receiving circuit is capable of receiving even when one transmission line of the transmission line is fixed at a certain constant voltage, and at this time, the transmission line of the other transmission line is In a transmission circuit for a balanced data communication system in which a terminating resistor that disturbs the line waveform is not provided, one of the switching circuits is configured with a constant current circuit that operates in response to an input signal and discharges a constant current, The other switching circuit is constituted by a constant current circuit that operates in response to a human input signal and draws a constant current.
（作用）
送信回路の各スイッチング回路は定電流回路により構成
され、入力信号に応じて一方のスイッチング回路は伝送
線に一定電流を吐き出し、他方のスイッチング回路は伝
送線から一定電流を吸い込むように作動する。これによ
り各伝送線に接続されるバイアス回路の各バイアス抵抗
の両端に発生する電圧が略一定となり、当該送信回路と
バイアス回路との電源電圧の違い、アース電位差等の影
響を殆ど受けることがない。この結果、伝送路の伝送線
の一方が故障して或る一定の電圧に固定されたときにお
いてもパルス信号の振幅の変動が小さくなり伝送可能と
なる。(Function) Each switching circuit in the transmission circuit is composed of a constant current circuit, and depending on the input signal, one switching circuit discharges a constant current to the transmission line, and the other switching circuit operates so as to sink a constant current from the transmission line. do. As a result, the voltage generated across each bias resistor of the bias circuit connected to each transmission line becomes approximately constant, and is almost unaffected by differences in power supply voltage between the transmission circuit and bias circuit, ground potential difference, etc. . As a result, even when one of the transmission lines of the transmission path is broken and the voltage is fixed at a certain constant voltage, fluctuations in the amplitude of the pulse signal are reduced and transmission is possible.
（実施例） 以下本発明の一実施例を添付図面に基づいて詳述する。(Example) An embodiment of the present invention will be described in detail below with reference to the accompanying drawings.
第１図は本発明に係る送信回路１と、伝送路２を介して
当該送信回路１に接続される受信回路３とを示す、送信
回路１は、インバータ５と、２個の半導体スイッチング
素子例えば、ＰＮＰ型トランジスタＴｒｉと、ＮＰＮ型
トランジスタＴｒ２とを備えており、インバータ５の入
力側は入力端子１ａに、出力側は抵抗Ｒ１を介してトラ
ンジスタＴｒｉのベースに接続されている。電源ライン
１０は抵抗Ｒ２とダイオードＤ１との直列回路を介して
トランジスタＴｒｉのベースに接続されており、これら
の抵抗Ｒ２とダイオードＤＩと抵抗Ｒ２とにより当１亥
トランジスタＴｒｉのベースの分圧回路を形成している
。尚、ダイオードＤ１はトランジスタＴｒｉの温度補償
のためのものである。また、当該トランジスタＴｒｉの
エミッタは抵抗Ｒ３を介して電源ライン１０に接続され
て所定の電圧■。、が印加されている。FIG. 1 shows a transmitting circuit 1 according to the present invention and a receiving circuit 3 connected to the transmitting circuit 1 via a transmission path 2. The transmitting circuit 1 includes an inverter 5 and two semiconductor switching elements, e.g. , a PNP transistor Tri, and an NPN transistor Tr2, the input side of the inverter 5 is connected to the input terminal 1a, and the output side is connected to the base of the transistor Tri via a resistor R1. The power supply line 10 is connected to the base of the transistor Tri through a series circuit of a resistor R2 and a diode D1, and these resistors R2, the diode DI, and the resistor R2 form a voltage divider circuit at the base of the transistor Tri. is forming. Note that the diode D1 is for temperature compensation of the transistor Tri. Further, the emitter of the transistor Tri is connected to the power supply line 10 via a resistor R3 and is supplied with a predetermined voltage (2). , is applied.
トランジスタＴｒ２のベースは、抵抗Ｒ４を介して入力
端子１ａに接続されると共にダイオードＤ２と抵抗Ｒ５
との直列回路を介して接地されており、エミッタは抵抗
Ｒ６を介して接地されている。尚、ダイオードＤ２はト
ランジスタＴｒ２の温度補償のためのものである。そし
て、トランジスタＴｒｉ、トランジスタＴｒ２の各のコ
レクタは夫々逆流防止用のダイオードＤ３、Ｄ４を介し
て伝送路２の伝送線７．８の各一端に接続されている０
例えば、ダイオードＤ３は、電源電圧ｖｃｃの電圧が何
らかの原因により０となった時に伝送線７からトランジ
スタＴｒｉのコレクタ、ベースを経て電流が流れること
を防止し、他の送信回路から当該伝送線７に送信されて
いる信号の波形が乱れることを防止する。The base of the transistor Tr2 is connected to the input terminal 1a via a resistor R4, and also connected to a diode D2 and a resistor R5.
The emitter is grounded via a resistor R6. Note that the diode D2 is for temperature compensation of the transistor Tr2. The collectors of the transistors Tri and Tr2 are connected to one end of each of the transmission lines 7 and 8 of the transmission line 2 through backflow prevention diodes D3 and D4, respectively.
For example, the diode D3 prevents current from flowing from the transmission line 7 through the collector and base of the transistor Tri when the voltage of the power supply voltage vcc becomes 0 for some reason, and prevents current from flowing from another transmission circuit to the transmission line 7. To prevent the waveform of the transmitted signal from being disturbed.
伝送路２の各伝送線７．８の各他端は夫々受信回路２に
接続されており、当該伝送路２の受信回路３の入力側に
はバイアス回路９が接続されいる。Each other end of each transmission line 7.8 of the transmission line 2 is connected to a receiving circuit 2, and a bias circuit 9 is connected to the input side of the receiving circuit 3 of the transmission line 2.
電源ライン１１はダイオードＤ５と抵抗Ｒ７との直列回
路を介して伝送線８に接続され、伝送線７は抵抗Ｒ８と
ダイオードＤ６との直列回路を介して接地されている。The power supply line 11 is connected to the transmission line 8 through a series circuit of a diode D5 and a resistor R7, and the transmission line 7 is grounded through a series circuit of a resistor R8 and a diode D6.
また、伝送線７は抵抗Ｒ９を介してダイオードＤ５と抵
抗Ｒ７との接続点に接続され、伝送線８は抵抗ＲＩＯを
介して抵抗Ｒ８とダイオードＤ６との接続点に接続され
ている。Furthermore, the transmission line 7 is connected to the connection point between the diode D5 and the resistor R7 via the resistor R9, and the transmission line 8 is connected to the connection point between the resistor R8 and the diode D6 via the resistor RIO.
伝送路２は、例えば一方の伝送線７をＢｕｓ ＜ ＋
＞ とされ、他方の伝送線８はＢＵＳ （−）とされて
いる。For example, the transmission line 2 connects one transmission line 7 to Bus < +
>, and the other transmission line 8 is BUS (-).
また、入力端子１ａは、例えばＣＭＯＳ ＩＣ回路によ
り構成されたノードの出力端子に接続される。Further, the input terminal 1a is connected to an output terminal of a node configured by, for example, a CMOS IC circuit.
以下に作用を説明する。The action will be explained below.
送信回路ｌのアース電位とバイアス回路９のアース電位
との電位差即ち、アース電位差が０である状態において
、送信回路１の入力端子１ａがローレベル（以下、「Ｌ
」という）の時にはインバータ５の出力がハイレベル（
以下ｒｌ（Ｊという）となり、トランジスタＴｒｉ、ト
ランジスタＴｒ２は共に不導通となっている。この時に
は送信回路１は伝送路２に対してハイ・インピーダンス
の状態になっており、Ｂｕｓ（＋） 、ＢＩＩＳ（−）
は第２甲に示すように夫々Ｖｅ 、Ｖｃｃ Ｖｅとな
っている。In a state where the potential difference between the ground potential of the transmitting circuit l and the ground potential of the bias circuit 9, that is, the ground potential difference is 0, the input terminal 1a of the transmitting circuit 1 is at a low level (hereinafter referred to as "L").
”), the output of inverter 5 is at high level (
The transistor Tri and the transistor Tr2 are both non-conductive. At this time, the transmitting circuit 1 is in a high impedance state with respect to the transmission line 2, and Bus (+), BIIS (-)
As shown in Part 2A, they are Ve and Vcc Ve, respectively.
ここに、電圧ｖＩｌはダイオードＤ１、Ｄ２の順方向電
圧を示す。Here, the voltage vIl indicates the forward voltage of the diodes D1 and D2.
今、入力端子１ａが、０Ｍ０３回路の出力に接続されて
おり、インバータ５も０Ｍ０３回路で構成されており、
当該入力端子１ａの入力が、Ｈとなった場合にはインバ
ータ５の出力がＬとなる。Now, the input terminal 1a is connected to the output of the 0M03 circuit, and the inverter 5 is also composed of the 0M03 circuit.
When the input to the input terminal 1a becomes H, the output of the inverter 5 becomes L.
従って、トランジスタＴｒｉに対しては抵抗Ｒ１と、Ｒ
２及びダイオードＤ１とにより分圧されたバイアス電圧
ＶＣＣＩが、当工亥トランジスタＴｒｉのベースに印加
されてベース電流を供給し、当該トランジスタＴｒｉが
導通してコレクタから一定電流■。を吐き出しく出力し
）、ダイオードＤ１を介して伝送線７即ち、ＢＵＳ （
＋ ）に出力する。この時のベース電流は、（Ｖ ｃｃ
Ｖ ｃｃ＋ −Ｖ ｓｉ） ／Ｒ３で表される。こ
こに、電圧Ｖ□はトランジスタＴｒｉのベース−エミッ
タ間の電圧である。Therefore, for transistor Tri, resistor R1 and R
A bias voltage VCCI divided by 2 and a diode D1 is applied to the base of the transistor Tri to supply a base current, and the transistor Tri becomes conductive to draw a constant current from the collector. ), and the transmission line 7, that is, BUS (
+). The base current at this time is (V cc
It is expressed as Vcc+-Vsi)/R3. Here, the voltage V□ is the voltage between the base and emitter of the transistor Tri.
ダイオードＤ１は、トランジスタＴｒｉのベース−エミ
ッタ間電圧ＶＩＥが温度により変動した時に当該変動分
を補正するためにベースに掛かるバイアス電圧を補正し
て当該トランジスタＴｒｉの出力電流１．が温度により
変動することを防止する。When the base-emitter voltage VIE of the transistor Tri fluctuates due to temperature, the diode D1 corrects the bias voltage applied to the base to compensate for the fluctuation, and adjusts the output current of the transistor Tri to 1. Prevents fluctuations due to temperature.
また、入力端子１ａの入力が前記Ｈとなると、トランジ
スタＴｒ２が導通し、当該トランジスタＴｒ２はトラン
ジスタＴｒｉとは反対に伝送線８即ち、Ｂｕｓ（−）か
らダイオードＤ２を介して一定電流！。を吸い込む（流
れ込む）、即ち、送信回路ｌの各トランジスタＴｒｉ、
Ｔｒ２は夫々定電流回路として作動する。Further, when the input to the input terminal 1a becomes H, the transistor Tr2 becomes conductive, and in contrast to the transistor Tri, the transistor Tr2 receives a constant current from the transmission line 8, that is, Bus(-), through the diode D2! . , that is, each transistor Tri of the transmitting circuit l,
Each Tr2 operates as a constant current circuit.
また、バイアス回路９のアース電位が送信回路ｌのアー
スに対して例えば、＋Ｘ （Ｖ）であった場合即ち、ア
ース電位差のある場合には、ダイオードＤ５、Ｄ６の順
方向電圧が一定であるとすると、ダイオードＤ５のカソ
ード、ダイオードＤ６のアノードの各電圧も一定となり
、その電圧は夫々第３図に示すようにＶｃｃ＋ Ｘ
Ｖ＋＋ 、Ｘ ＋ Ｖ。Further, if the ground potential of the bias circuit 9 is, for example, +X (V) with respect to the ground of the transmitting circuit l, that is, if there is a difference in ground potential, the forward voltages of the diodes D5 and D6 are assumed to be constant. Then, the voltages at the cathode of diode D5 and the anode of diode D6 also become constant, and the voltages are respectively Vcc+X as shown in FIG.
V++, X + V.
となる。becomes.
バイアス回路９の抵抗Ｒ９、ＲＩＯは、ダイオードＤ５
、Ｄ６を常時導通ずるためのもので比較的大きい抵抗値
（例えば１０にΩ程度）に設定されており、バイアス抵
抗Ｒ，に相当する抵抗は抵抗Ｒ７、Ｒ８であり、比較的
小さい抵抗値（例えば１０００程度）に設定されている
。従って、抵抗Ｒ９、ＲＩＯは抵抗Ｒ７、Ｒ８に比して
十分大きいので無いものと見做すことができる。Resistor R9 and RIO of bias circuit 9 are diode D5
, D6 are always conductive and are set to a relatively large resistance value (for example, about 10Ω), and the resistors corresponding to the bias resistor R are resistors R7 and R8, which have a relatively small resistance value ( For example, it is set to about 1000). Therefore, since the resistors R9 and RIO are sufficiently larger than the resistors R7 and R8, they can be considered to be absent.
従って、送信回路ｌのトランジスタＴｒｉの吸い込み電
流、トランジスタＴｒ２の吐き出し電流を夫々前記一定
電流１゜とすると、各抵抗Ｒ７、Ｒ８の各両端に発生す
る電圧は、夫々■。・Ｒ７（−１゜・Ｒ１）、Ｉｏ ・
Ｒ８（−１゜・Ｒ喰）となる、これにより伝送線７．８
即ち、Ｂｕｓ （＋ ’）、Ｂｕｓ（−）の各波形は、
アース電位差の無い場合には第２図に示すように変化し
、アース電位差のある場合には第３図に示すように変化
する。Therefore, if the sinking current of the transistor Tri and the draining current of the transistor Tr2 of the transmitting circuit 1 are respectively the above-mentioned constant currents of 1°, the voltages generated across each of the resistors R7 and R8 are respectively .・R7 (-1°・R1), Io ・
R8 (-1°・R), which makes the transmission line 7.8
That is, the waveforms of Bus (+') and Bus (-) are as follows:
When there is no ground potential difference, the voltage changes as shown in FIG. 2, and when there is a ground potential difference, the voltage changes as shown in FIG. 3.
この結果、伝送路２の各伝送線７．８にはアース電位差
や、電源電圧の誤差等の影響を受けることなく一定のパ
ルス波高値（１，・Ｒｓ）が得られる。ここに、Ｒａ＝
Ｒ７−Ｒ８である。また、ダイオードＤ１、Ｄ２により
、温度変化によるトランジスタＴｒｉの吐き出し電流、
トランジスタＴｒ２の吸い込み電流の電流値！。が変化
することを補正しているために当該温度変化に対して前
記パルス信号の波高値（ｒｏ ・Ｒ１）も殆ど変化し
ない。As a result, a constant pulse height value (1,.Rs) can be obtained in each transmission line 7.8 of the transmission line 2 without being affected by the ground potential difference, power supply voltage error, etc. Here, Ra=
They are R7-R8. In addition, the diodes D1 and D2 reduce the discharge current of the transistor Tri due to temperature changes.
Current value of the sink current of transistor Tr2! . Since the change in temperature is corrected, the peak value (ro.R1) of the pulse signal hardly changes with respect to the temperature change.
尚、上記実施例におけるダイオードＤ１〜Ｄ６及び抵抗
Ｒ９、ＲＩＯ等は必ずしも必要ではない。Note that the diodes D1 to D6 and the resistors R9, RIO, etc. in the above embodiments are not necessarily necessary.
（発明の効果）
以上説明したように本発明によれば、入力信号に応じて
スイッチング作動する２つのスイッチング回路を有する
送信回路と、当該送信回路の各スイッチング回路と伝送
路を介して接続される受信回路とを備え、当該受信回路
が、伝送路の一方の伝送線が或る一定電圧に固定された
時にも受信可能とされ、且つこの時に当該伝送路の他方
の伝送線の波形を乱すような終端抵抗が設けられていな
い平衡型データ通信システムの送信回路において、前記
一方のスイッチング回路を、入力信号に応じて作動して
一定電流を吐き出す定電流回路により構成し、他方のス
イッチング回路を、入力信号に応じて作動して一定電流
を吸い込む定電流回路により構成したことにより、伝送
路の伝送線の一方が故障して或る一定の電圧に固定され
たときにおいてもパルス信号の振幅の変動が小さく、且
つ送信回路とバイアス回路との電源電圧の違いやアース
電位差等の影響を受けることなく常に送信回路から受信
回路に信号を送信することが可能となるという優れた効
果がある。(Effects of the Invention) As explained above, according to the present invention, there is provided a transmitting circuit having two switching circuits that switch according to input signals, and a transmitting circuit connected to each switching circuit of the transmitting circuit via a transmission path. a receiving circuit, the receiving circuit is capable of receiving even when one transmission line of the transmission line is fixed at a certain constant voltage, and at the same time disturbs the waveform of the other transmission line of the transmission line. In a transmission circuit for a balanced data communication system that is not provided with a terminating resistor, one of the switching circuits is configured with a constant current circuit that operates in response to an input signal and discharges a constant current, and the other switching circuit is configured such that: By constructing a constant current circuit that operates according to the input signal and draws a constant current, the amplitude of the pulse signal does not fluctuate even when one of the transmission lines in the transmission line fails and the voltage is fixed at a certain constant voltage. This has an excellent effect in that it is possible to always transmit a signal from the transmitting circuit to the receiving circuit without being affected by a difference in power supply voltage between the transmitting circuit and the bias circuit, a difference in ground potential, etc.
第１図は本発明に係る送信回路を適用した平衡型データ
通信システムの概略構成図、第２図及び第３図は第１図
の伝送回路における伝送路の信号波形を示す図、第４図
は従来の送信回路を使用した平衡型データ通信システム
の概略構成図、第５図及び第６図は第４図の伝送路の信
号波形を示す図である。
ｌ・・・送信回路、２・・・伝送路、３・・・受信回路
、５・・・インバータ、７．８・・・伝送線、９・・・
バイアス回路。FIG. 1 is a schematic configuration diagram of a balanced data communication system to which a transmission circuit according to the present invention is applied, FIGS. 2 and 3 are diagrams showing signal waveforms of the transmission line in the transmission circuit of FIG. 1, and FIG. 5 is a schematic configuration diagram of a balanced data communication system using a conventional transmitting circuit, and FIGS. 5 and 6 are diagrams showing signal waveforms of the transmission line in FIG. 4. l... Transmission circuit, 2... Transmission line, 3... Receiving circuit, 5... Inverter, 7.8... Transmission line, 9...
bias circuit.
Claims (1)
ング回路を有する送信回路と、当該送信回路の各スイッ
チング回路と伝送路を介して接続される受信回路とを備
え、当該受信回路が、伝送路の一方の伝送線が或る一定
電圧に固定された時にも受信可能とされ、且つこの時に
当該伝送路の他方の伝送線の波形を乱すような終端抵抗
が設けられていない平衡型データ通信システムの送信回
路において、前記一方のスイッチング回路を、入力信号
に応じて作動して一定電流を吐き出す定電流回路により
構成し、他方のスイッチッグ回路を、入力信号に応じて
作動して一定電流を吸い込む定電流回路により構成した
ことを特徴とする送信回路。A transmitting circuit having two switching circuits that perform switching operations according to input signals, and a receiving circuit connected to each switching circuit of the transmitting circuit via a transmission path, where the receiving circuit is connected to one of the transmission paths. A transmitting circuit for a balanced data communication system that can receive data even when a transmission line is fixed at a certain constant voltage, and is not provided with a terminating resistor that would disturb the waveform of the other transmission line in the transmission line. wherein one of the switching circuits is constituted by a constant current circuit that operates in response to an input signal and discharges a constant current, and the other switching circuit is constituted by a constant current circuit that operates in response to an input signal and draws in a constant current. A transmitting circuit characterized by comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19760488A JPH0246043A (en) | 1988-08-08 | 1988-08-08 | Transmitting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19760488A JPH0246043A (en) | 1988-08-08 | 1988-08-08 | Transmitting circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0246043A true JPH0246043A (en) | 1990-02-15 |
Family
ID=16377233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19760488A Pending JPH0246043A (en) | 1988-08-08 | 1988-08-08 | Transmitting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0246043A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5208798A (en) * | 1987-11-30 | 1993-05-04 | Pioneer Electronic Corporation | Double-sided disk player |
| US6223730B1 (en) | 1997-11-27 | 2001-05-01 | Denso Corporation | Fuel injection control system of internal combustion engine |
| JP2003018176A (en) * | 2001-06-29 | 2003-01-17 | Hitachi Electronics Service Co Ltd | Remote monitoring system and method |
| US7304524B2 (en) | 2002-01-17 | 2007-12-04 | Nec Electronics Corporation | Data interface circuit and data transmitting method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5024103U (en) * | 1973-06-27 | 1975-03-18 |
-
1988
- 1988-08-08 JP JP19760488A patent/JPH0246043A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5024103U (en) * | 1973-06-27 | 1975-03-18 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5208798A (en) * | 1987-11-30 | 1993-05-04 | Pioneer Electronic Corporation | Double-sided disk player |
| US6223730B1 (en) | 1997-11-27 | 2001-05-01 | Denso Corporation | Fuel injection control system of internal combustion engine |
| US6382188B2 (en) | 1997-11-27 | 2002-05-07 | Denso Corporation | Fuel injection control system of internal combustion engine |
| JP2003018176A (en) * | 2001-06-29 | 2003-01-17 | Hitachi Electronics Service Co Ltd | Remote monitoring system and method |
| US7304524B2 (en) | 2002-01-17 | 2007-12-04 | Nec Electronics Corporation | Data interface circuit and data transmitting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0441965A1 (en) | Light-emitting diode drive circuit | |
| EP0539230A2 (en) | High speed, low power high common mode range voltage mode differential driver circuit | |
| US5994921A (en) | Universal sender device | |
| EP0137844A4 (en) | Ttl-ecl input translation with and/nand function. | |
| US4709388A (en) | Subscriber telephone line interface circuit with reduced power stand-by mode | |
| US6483345B1 (en) | High speed level shift circuit for low voltage output | |
| US4728815A (en) | Data shaping circuit | |
| US5012129A (en) | Line driver | |
| EP0469244A2 (en) | Light emitting element drive circuit | |
| JPH0246043A (en) | Transmitting circuit | |
| US6359490B1 (en) | Clamping circuit and interface circuit therefor | |
| EP0366083B1 (en) | Integrated circuit having output circuit | |
| US6333642B1 (en) | Level converting method and circuit having an intermediate voltage level range and a clamping circuit | |
| US4568884A (en) | Circuit arrangement comprising an amplifier and an electronic selector switch | |
| US3983324A (en) | Full duplex driver/receiver | |
| US5923207A (en) | Complementary multiplexer with low disabled-output capacitance, and method | |
| EP0272924B1 (en) | Pulse generator | |
| US6130812A (en) | Protection circuit for high speed communication | |
| US5434517A (en) | ECL output buffer with a MOS transistor used for tristate enable | |
| JP3120580B2 (en) | Impedance compensation circuit | |
| JP3407848B2 (en) | Interface circuit for signal transmission | |
| US5973513A (en) | Integrated circuit arrangement with an open-collector transistor designed as npn transistor | |
| US20030231031A1 (en) | Low-voltage current mode logic circuits and methods | |
| US6140718A (en) | Complimentary driver circuit with shared voltage breakdown protection | |
| JP2001007741A (en) | Disconnection detecting circuit for differential transmission path |