JPH0243211B2 - - Google Patents
Info
- Publication number
- JPH0243211B2 JPH0243211B2 JP57069231A JP6923182A JPH0243211B2 JP H0243211 B2 JPH0243211 B2 JP H0243211B2 JP 57069231 A JP57069231 A JP 57069231A JP 6923182 A JP6923182 A JP 6923182A JP H0243211 B2 JPH0243211 B2 JP H0243211B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- circuit
- signal
- digital signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 22
- 238000012544 monitoring process Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/0307—Logarithmic or exponential functions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Radar Systems Or Details Thereof (AREA)
Description
【発明の詳細な説明】
本発明は、アナログデイジタル変換器から与え
られるデイジタル値を最小の変換誤差で対数変換
できる簡易形対数変換装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a simple logarithmic conversion device capable of logarithmically converting a digital value provided from an analog-to-digital converter with a minimum conversion error.
従来、この種の装置は、アナログデイジタル変
換器の出力値を電子計算機等で演算し、対数デイ
ジタル値に変換する方法が採られている。しかし
ながら、変換速度あるいは価格の面から実用性に
乏しかつた。 Conventionally, this type of device has adopted a method of calculating the output value of an analog-to-digital converter using an electronic computer or the like and converting it into a logarithmic digital value. However, it is not practical in terms of conversion speed or cost.
本発明は従来の上記実情に鑑みてなされたもの
であり、従つて本発明の目的は、従来の欠点を解
消し、デイジタル信号を対数変換されたデイジタ
ル信号に最小の変換誤差で高速変換できかつ簡単
で廉価に構成できる新規な対数変換装置を提供す
ることにある。 The present invention has been made in view of the above-mentioned conventional circumstances, and an object of the present invention is to solve the conventional drawbacks, and to provide a method for converting a digital signal into a logarithmically converted digital signal at high speed with minimum conversion error. It is an object of the present invention to provide a new logarithmic conversion device that can be constructed easily and inexpensively.
本発明の上記目的は、デイジタル信号を対数デ
イジタル信号に変換する為の対数でアドレスされ
た基準のデイジタル値を記憶する記憶回路と、入
力デイジタル信号とを前記記憶回路の出力とを比
較するデイジタル比較回路と、該デイジタル比較
回路の出力を監視しながら前記記憶回路を制御す
ると共に対数変換されたデイジタル信号を出力す
る制御回路とを含み、前記記憶回路、比較回路及
び制御回路により閉ループを形成したデイジタル
対数変換回路を具備する対数変換装置、によつて
達成される。 The above object of the present invention is to provide a storage circuit for storing a logarithmically addressed reference digital value for converting a digital signal into a logarithmic digital signal, and a digital comparison for comparing an input digital signal with the output of the storage circuit. and a control circuit that controls the storage circuit while monitoring the output of the digital comparison circuit and outputs a logarithmically converted digital signal, the storage circuit, the comparison circuit, and the control circuit forming a closed loop. This is achieved by a logarithmic conversion device comprising a logarithmic conversion circuit.
次に本発明をその良好な一実施例について図面
を参照しながら具体的に説明する。 Next, a preferred embodiment of the present invention will be specifically explained with reference to the drawings.
第１図は本発明に係る対数変換装置の一実施例
を示すブロツク構成図である。図において、参照
番号１はデイジタル対数変換装置を示し、このデ
イジタル対数変換装置１は、デイジタル比較回路
１１、記憶回路１２及び制御回路１３から構成さ
れている。記憶回路１２にはデイジタル信号を対
数デイジタル信号に変換する為の対数でアドレス
された基準のデイジタル値が記憶されている。デ
イジタル比較回路１１にはデイジタル入力信号と
記憶回路１２からの出力信号が入力される。比較
回路１１での比較結果は制御回路１３の入力信号
となる。制御回路１３はデイジタル比較回路１１
の出力状態を監視しながらデイジタル信号を送出
する。記憶回路１２は制御回路１３から出力され
るデイジタル信号に対応したデイジタル値を発生
し、それはデイジタル比較回路１１の入力とな
る。制御回路１３はデイジタル比較回路１１の出
力を監視しながら決められた手順を終了する。そ
のとき制御回路１３から出力されるデイジタル信
号は対数変換されたデイジタル信号となる。 FIG. 1 is a block diagram showing an embodiment of a logarithmic conversion device according to the present invention. In the figure, reference number 1 indicates a digital logarithmic conversion device, and this digital logarithm conversion device 1 is composed of a digital comparison circuit 11, a storage circuit 12, and a control circuit 13. The storage circuit 12 stores reference digital values addressed in a logarithm manner for converting a digital signal into a logarithmic digital signal. A digital input signal and an output signal from the storage circuit 12 are input to the digital comparator circuit 11 . The comparison result in the comparison circuit 11 becomes an input signal to the control circuit 13. The control circuit 13 is a digital comparison circuit 11
The digital signal is sent out while monitoring the output status of the The storage circuit 12 generates a digital value corresponding to the digital signal output from the control circuit 13, which becomes an input to the digital comparison circuit 11. The control circuit 13 completes the determined procedure while monitoring the output of the digital comparison circuit 11. At this time, the digital signal output from the control circuit 13 becomes a logarithmically converted digital signal.
本発明の動作を更に詳しく説明するに、デイジ
タル対数変換装置１にデイジタル信号が入力され
ると、先ず入力されたデイジタル信号は記憶回路
１２から出力されている基準値とデイジタル比較
回路１１で比較され、その結果を制御回路１３で
監視する。制御回路１３はデイジタル比較回路１
１の比較結果より記憶回路１２を制御する制御信
号（アドレス値）を決定し記憶回路１２を制御す
る。記憶回路１２は前記制御信号（アドレス値）
により出力値を決定する。ここで決定された出力
値は、再度入力されたデイジタル信号とデイジタ
ル比較回路１１で比較される。制御回路１３は、
随時デイジタル比較回路１１の比較結果を監視
し、記憶回路１２の出力が入力されたデイジタル
信号に等しくなるように逐次記憶回路１２を制御
する。 To explain the operation of the present invention in more detail, when a digital signal is input to the digital logarithmic conversion device 1, the input digital signal is first compared with a reference value output from the storage circuit 12 in the digital comparison circuit 11. , the results are monitored by the control circuit 13. Control circuit 13 is digital comparison circuit 1
A control signal (address value) for controlling the memory circuit 12 is determined based on the comparison result of 1, and the memory circuit 12 is controlled. The memory circuit 12 stores the control signal (address value)
The output value is determined by The output value determined here is compared with the digital signal input again by the digital comparison circuit 11. The control circuit 13 is
The comparison result of the digital comparison circuit 11 is monitored at any time, and the storage circuit 12 is sequentially controlled so that the output of the storage circuit 12 becomes equal to the input digital signal.
入力されたデイジタル信号と記憶回路１２の出
力が等しくなつたときの制御回路出力が、入力デ
イジタル信号を対数変換したデイジタル信号とな
る。 When the input digital signal and the output of the storage circuit 12 become equal, the control circuit output becomes a digital signal obtained by logarithmically transforming the input digital signal.
ここで、記憶回路１２はROMにより構成さ
れ、予め各アドレス（対数値）には基準のデータ
が書き込まれている。制御回路１３は、アドレス
カウンタの機能を有し、具体的には例えば、カウ
ンタ又はウエイトを持つたシフトレジスタにより
構成することができる。 Here, the memory circuit 12 is constituted by a ROM, and reference data is written in each address (logarithmic value) in advance. The control circuit 13 has the function of an address counter, and can be specifically configured, for example, by a counter or a shift register with a weight.
第２図は本発明の使用例を示す図である。図に
おいて、参照番号２はアナログ信号入力端子であ
り、ここからのアナログ信号は、アナログデイジ
タル変換器３に入力され、ここでデイジタル信号
に変換される。対数変換の必要がない場合には、
デイジタル信号は出力端子４に出力される。対数
変換の必要がある場合には、本発明のデイジタル
対数変換装置１の入力となる。デイジタル対数変
換装置１に入力されたデイジタル信号は決められ
た制御手順を終了すると対数変換されたデイジタ
ル信号となる。 FIG. 2 is a diagram showing an example of use of the present invention. In the figure, reference number 2 is an analog signal input terminal, and the analog signal from this terminal is input to an analog-to-digital converter 3, where it is converted into a digital signal. If there is no need for logarithmic transformation,
The digital signal is output to output terminal 4. If logarithmic conversion is necessary, it becomes an input to the digital logarithmic conversion device 1 of the present invention. The digital signal input to the digital logarithmic conversion device 1 becomes a logarithmically converted digital signal after completing a predetermined control procedure.
対数変換されたデイジタル信号の精度あるいは
分解能は入力されるデイジタル信号又は制御回路
の信号ビツト数を任意に設定すれば得られる。本
発明に係る装置は対数変換されたデイジタル値で
変換動作を制御するために、要求する分解能を得
るのに必要な最小ステツプで実行が可能であり、
高速に変換できる。また、記憶回路１２の記憶容
量も変換される対数デイジタル信号のビツト数及
び変換レンジ範囲で決められる最小値でよく、そ
の意味で廉価に構成できる。 The accuracy or resolution of the logarithmically converted digital signal can be obtained by arbitrarily setting the input digital signal or the number of signal bits of the control circuit. The device according to the invention controls the conversion operation using logarithmically converted digital values, so that it can be carried out with the minimum steps necessary to obtain the required resolution.
Can be converted quickly. Further, the storage capacity of the storage circuit 12 may be the minimum value determined by the number of bits of the logarithmic digital signal to be converted and the conversion range range, and in this sense, it can be constructed at low cost.
以上説明したように、本発明によれば、デイジ
タルで対数変換を行うために、外部要因で精度が
悪くなるようなことがないばかりか、変換誤差も
最小でかつ高速である。また、回路構成が簡単な
ために、本回路をデイジタルボルトメータに付加
するだけで簡易型レベルメータとすることが可能
である。 As described above, according to the present invention, since logarithmic conversion is performed digitally, not only is accuracy not degraded due to external factors, but conversion errors are also minimized and the conversion speed is high. Furthermore, since the circuit configuration is simple, it is possible to make a simple level meter by simply adding this circuit to a digital voltmeter.
第１図は本発明に係るデイジタル対数変換装置
の一実施例を示すブロツク構成図、第２図は本発
明の使用例を示すブロツク構成図である。
１……デイジタル対数変換装置、２……アナロ
グ信号入力端子、３……アナログデイジタル変換
器、４，５……出力端子、１１……デイジタル比
較回路、１２……記憶回路、１３……制御回路。
FIG. 1 is a block diagram showing an embodiment of a digital logarithmic conversion device according to the present invention, and FIG. 2 is a block diagram showing an example of use of the present invention. DESCRIPTION OF SYMBOLS 1...Digital logarithmic converter, 2...Analog signal input terminal, 3...Analog-digital converter, 4, 5...Output terminal, 11...Digital comparison circuit, 12...Storage circuit, 13...Control circuit .
Claims (1)
ジタル値を出力する記憶回路と、入力デイジタル
信号と前記記憶回路の基準の真数デイジタル値出
力とを比較するデイジタル比較回路と、該デイジ
タル比較回路の出力を監視しながら前記記憶回路
にアドレス信号を供給すると共に該デイジタル比
較回路が一致信号を出力したときのアドレス信号
を入力デイジタル信号の対数変換されたデイジタ
ル信号として出力するようにした制御回路とを含
み、前記記憶回路、比較回路及び制御回路により
閉ループを形成したデイジタル対数変換回路を具
備することを特徴とした対数変換装置。1. A storage circuit that outputs a reference antilog digital value when addressed logarithmically; a digital comparison circuit that compares an input digital signal with a reference antilog digital value output of the storage circuit; A control circuit that supplies an address signal to the storage circuit while monitoring the output, and outputs an address signal when the digital comparison circuit outputs a match signal as a digital signal obtained by logarithmically converting the input digital signal. A logarithmic conversion device comprising: a digital logarithmic conversion circuit in which a closed loop is formed by the storage circuit, the comparison circuit, and the control circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57069231A JPS58186841A (en) | 1982-04-24 | 1982-04-24 | Logarithmic converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57069231A JPS58186841A (en) | 1982-04-24 | 1982-04-24 | Logarithmic converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58186841A JPS58186841A (en) | 1983-10-31 |
| JPH0243211B2 true JPH0243211B2 (en) | 1990-09-27 |
Family
ID=13396745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57069231A Granted JPS58186841A (en) | 1982-04-24 | 1982-04-24 | Logarithmic converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58186841A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6348467A (en) * | 1986-08-19 | 1988-03-01 | Pioneer Electronic Corp | Digital level display device |
| JPH088505B2 (en) * | 1991-10-03 | 1996-01-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | Apparatus and method for controlling volume of digital audio signal |
-
1982
- 1982-04-24 JP JP57069231A patent/JPS58186841A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58186841A (en) | 1983-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4903023A (en) | Subranging analog-to-digital converter with digital error correction | |
| US4141065A (en) | Electric controller system with bumpless transfer | |
| NO148015B (en) | PROCEDURE AND APPARATUS FOR A CENTRAL LOCATION AA DETERMINE THE CHANNEL FOR WHICH A REMOTE VOLTAGE TEMPERATURE RECEIVED | |
| JPS61181918A (en) | Method and circuit for processing analog output signal from sensor | |
| JPS6323687B2 (en) | ||
| US4517550A (en) | Analog to digital conversion method and apparatus | |
| JPH04212072A (en) | Digital measuring circuit for analog electric signal | |
| US4361831A (en) | Analog-digital converter utilizing multiple ramp integrating techniques | |
| JPH0243211B2 (en) | ||
| US4381498A (en) | Analog-to-digital converting apparatus | |
| JPS6132685B2 (en) | ||
| JPH05196657A (en) | Method for measuring peak value of ac voltage | |
| US5010340A (en) | Charge domain successive approximation analog to digital converter | |
| JPS5817407B2 (en) | Zero adjustment device | |
| JPS5919487B2 (en) | analog to digital converter | |
| JP2582648B2 (en) | Power supply voltage monitoring device | |
| JP2600820B2 (en) | Sampling frequency converter | |
| SU1434453A1 (en) | Adaptive statistical analyzer | |
| RU1807559C (en) | Device for digital-to-analog conversion | |
| SU881874A1 (en) | Device for testing fixed storage units | |
| JPS6156515A (en) | Analog-to-digital converter | |
| JPS5935529B2 (en) | analog to digital converter | |
| SU911720A1 (en) | Analogue-digital converter | |
| JPS5954321A (en) | Analog-digital converter | |
| RU1783610C (en) | Device for analog-to-digital conversion with automatic selection of measurement limit |