JPH0241236B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は地図のような所望の輪郭を持つ領域を
作製するために図形を用いるような種類の図形表
示を与えるための装置に関する。

（従来の技術） テレビジヨン信号の未使用ラインでコードの形
でデータを送信し、受信器に情報を蓄積し、その
蓄積情態を必要に応じて受信器に表示することに
より数ページの情報を放送テレビ受信器に与える
ことが提案されてきた。そのような装置はペータ
ーラインガー（Peter Rainger）に1975年12月16
日付で付与された米国特許第3927350号に開示さ
れている。その装置に結合して用いるのに適した
デコーダが1976年８月出版コンシユーマーエレク
トロニクスに関するアイ・イー・イー・イー
（IEEE）会報第CE−22巻第３号247〜253頁の
「テレテキストデータデコーデイング・LSI法」
と題する論文にブリアンノリス（Bryan Norris）
とロバート パツソンズ（Robert Passons）に
より発表されている。一般に興味があり特に図形
表示に適した情報の形の１つは天気予報である。
そのような情報を提供するためには、表示は全国
の天候の変化に応じた領域に分割しうる全国地図
を与えることができなければならず、そのような
領域は１つ１つが容易に区別できるように異なる
色で表すと都合がよい。表示される情報の別の形
ももちろんあり、たとえば地図、グラフ、または
異なる領域を区別するように色の変化したチヤー
トなどがある。

英国でデイジタルコード信号の送信および受信
の標準規格が英国放送協会、独立放送局および英
国ラジオ機器製造協会の合同で1976年９月付の
「625−ラインテレビシステムのフイールド帰線消
去期間におけるデイジタルコード信号による情報
送信の標準規格の明細事項」と題する文書に発表
された。提案されたシステムはISO−７
（BS4730：1974）コードを用い、そのコードは所
定のASCIIコードと全体として同一のものであ
る。ビツトナンバー（b₁）が最初に送信される。

提案されたシステムでは各アルフアベツト数文
字、および隣接する文字から水平および垂直方向
に文字を分離するすき間は「表示矩形」内に位置
するとみなすことができる。「表示矩形」は図形
モードにも用いられるが、その場合は分離するす
き間は少しも必要としない。図形モードの場合、
各「表示矩形」は水平方向について２つの部分に
垂直方向については３つの部分に分割され、６つ
のセルが形成される。図形は所定のセルを点灯す
ることにより作られ、送信された文字コードの特
定のビツトが「オフ」または「オン」のどちらか
一方にセルの状態を決めるように各セルに割り当
てられる。制御文字かまたはデータかのいずれか
である各デイジタル語においては７ビツトが用い
られる。ラクタ（以下「制御文字」という。）は
情報が表示されるべき色を指示するのに用いられ
またデータがアルフアベツト数文字か図形かを指
示するのに用いられ、色および（または）モード
を変えるもう１つの制御文字が送信されるまで表
示はその色およびモードで続けられる。

（発明が解決しようとする問題点） この方式は空白として制御文字を表示するがこ
の場合基本システムが隣接する色の間に空白を表
示するので、図形の色の変化が必要な時に問題が
生じる。空白は無関係な特徴を表示に持ち込みか
つ区別するのをより困難にするので望ましくな
い。空白をうめるために図形文字を作ることによ
りこの問題を解決することが考えられてきたが、
これにはかなりの量の余分な装置を使用すること
になる。

本発明の目的は簡単かつ比較的安価な方法で、
制御文字による空白スペースの表示をなくすこと
が可能な表示装置を提供することである。

本発明によれば、図形記号表示モードを含む複
数の表示モードを指定するデイジタルコード化さ
れた複数の制御文字信号のうちの１つによつて決
定された１つの表示モードにおいて図形記号信号
を含むデイジタルコード化されたデータ信号を表
示するように構成された表示装置であつて、図形
記号信号用データを含むデータ信号用データと制
御文字信号用データとを記憶するメモリ装置と、
前記メモリ装置と動作的に接続され、前記メモリ
装置から図形記号信号用データを受けとり、その
図形記号の一方の部分を表わす第１のビツト出力
と、他方の部分を表わす第２のビツト出力とを発
生する図形記号発生器と、前記メモリ装置から前
記図形記号信号用データが読出されたとき、前記
図形記号発生器からの前記第１および第２のビツ
ト出力を逐次受けとり夫夫保持する第１および第
２のビツトデータ記憶装置と、前記メモリ装置か
ら前記図形記号信号用データが読出されたとき前
記図形記号発生器からの前記第１および第２のビ
ツト出力を通過させ、前記メモリ装置から前記制
御文字信号用データが読出されたとき前記第１お
よび第２のビツトデータ記憶装置からの第１およ
び第２の保持データ出力を通過させるゲート手段
と、該ゲート手段を通過してきた図形記号を表わ
す出力を並列に入力し、これを直列データに変換
する並列・直列変換装置と、を含むことにより、
前記制御文字信号が現われたときその制御文字信
号の期間、前記第１および第２のビツトデータ記
憶装置に保持された図形記号が表示されることを
特徴とする表示装置が提供される。

（作用） 制御信号は第１、第２、または第３まであつて
もよく、第１の制御信号はデータ信号がアルフア
ベツト数文字として表示される第１の動作モード
を示し、第２の制御信号はデータ信号が図形記号
として表示される第２の動作モードを示し、第３
の制御信号はデータ信号がフラツシングアルフア
ベツト数文字、ボツクス・アルフアベツト数文
字、またはそれらに類似したものとして表示され
る第３の動作モードを示す。

３つの表示モードの任意の１つで表示される第
１、第２または第３の制御信号ないしはデータ信
号を各々が表す７デイジツト語としてデイジタル
コード信号をアドレス可なデータ記憶装置に記憶
してもよい。

図形記号記憶装置は読出専用メモリ（ROM）
でよく、その場合各図形記号は２進語として記憶
されアドレス指令の際並列して読み出される。そ
の代りに、図形記号記憶装置は、表示制御データ
を発生させるために４・ビツトアドレスおよび入
力データ信号で動作する論理ゲートの配列で構成
されるエンコーダ、および発生した表示制御デー
タを記憶するデータ記憶装置を含んでもよい。表
示される図形記号を示す７・デイジツト語はアド
レス可能なデータ記憶装置により図形記号記憶装
置に与えられ、図形記号記憶装置は並列的に信号
を直列７ビツト信号を出力する並列から直列への
変換装置へ送出する。アドレス可能データ記憶装
置から第２または第３の制御信号が読み出される
時のように図形記号を表す信号がない場合、図形
記号記憶装置からの並列データ出力は制御信号の
持続時間の間保持され、制御信号が図形記号記憶
装置に記憶されたデータを変えることができな
い。そのとき制御信号がある場合表示は最後の図
形記号を繰り返す。

図形記号記憶装置のデータ記憶装置は「表示矩
形」の左側セルおよび右側セルに対応する２ビツ
ト容量を備えてもよい。

図形記号記憶装置に記憶されたデータを変えず
に図形記号をさらに変化させるために非図形のデ
ータ信号を受けるように並列から直列への変換制
御論理を配置してもよい。更に論理素子を備えた
そのような装置はたとえば非接触図形を提供す
る。

（実施例） 本発明による図形記号表示装置を添付した図面
を参照し実施例により説明する。

本発明の技術的な背景を示すため、最初に第８
ａ図及び第８ｂ図と第９図を参照する。第８ａ図
及び第８ｂ図と第９図は前に説明した「625−ラ
インテレビシステムのフイールド帰線消去期間に
おけるデイジタルコード信号による情報送信の標
準規格の明細事項」からの抜粋であるが、本発明
の主題には直接関係がない。第８ａ図及び第８ｂ
図を参照すると、２、３、６、７の列にアルフア
ベツト数文字と図形記号が組になつて配置されて
おり、任意の組のアルフアベツト数文字と図形記
号の両方を表すために同一の２進語が用いられ
る。０と１の列に挙げられた制御文字を用いるこ
とによりあいまいさがなくなり、その制御文字は
最後の３ビツトによりアルフアベツト数文字デー
タまたは図形データと区別される。それらは000
または100かのどちらかである。表示装置は一番
新しい制御文字にしたがつて図形モードかアルフ
アベツト数文字モードかで作動する。表示装置が
１つの色の図形モードで作動しており、その色を
変えようとするためには、図形モードの新しい色
は変化することが必要である。

第８図の各行は表示装置で表示されるアルフア
ベツト数文字および図形を示している。表示装置
をアルフアベツト数文字モード又は図形モードに
セツトするデイジタルコードは第８ａ図および第
８ｂ図の第０行および第１行に示されている。第
０行および第１行の説明に沿つて挙げられたコー
ドは制御文字である。たとえば表示装置が「図形
シアン」モードにセツトされることになつている
ならば、必要なコードは第６列および第１行に示
されたものであつて、これらが実際「図形シア
ン」に対応するものである。第６列をみるとb₁＝
０、b₂＝１、b₃＝１、b₄＝０となつており、第１
行をみるとb₅＝１、b₆＝０、b₇＝０となつてい
る。したがつて「図形シアン」に対する制御文字
は0110100となる。この制御文字が制御状態にあ
るとき第２、３、６および７行の右手部分のパタ
ーンのいずれか１つが「表示矩形」の領域全体に
わたつてシアンで表示される。完全ページは表示
矩形のマトリツクスで形成される。

どの表示矩形に表示された情報もステイーデイ
（静止）であるか、特定の部分に注意を引くため
に点滅するかのどちらかである。アルフアベツト
数文字が表示され点滅するようにする時、それを
「フラツシングアルフアベツト数文字」と呼ぶ。
デイジタルコード情報は通常の放送テレビジヨン
画像に導入できるし、これはデイジタルコード情
報をテレビジヨンの像から異なつて色の領域に提
供することによつて実施できる。デイジタルコー
ド情報はその時、テレビジヨン画像の均一に色づ
けされた「ボツクス」に現われる。この場合、デ
イジタルコード情報は通常ニユースであり、「ボ
ツクス」の中の「アルフアベツト数文字」からな
る。これは「ボツクスアルフアベツト数文字」と
呼ばれる。

第９図は図形モードでの「表示矩形」の構成を
示している。６つの送信されたデータビツトが
「表示矩形」のサブ・セルのスウイツチオンを制
御するために用いられ、ビツトb₁は矩形の左上に
対応し、ビツトb₂は矩形の右上に対応しており、
以下第９図に示したようにビツトは対応する。第
９図はデータ語01101110に対応して点灯されたセ
ルb₂、b₃、b₅およびb₇を示している。

第１０図はデータ語01101110に対応して点灯さ
れたセルb₂、b₃、b₅およびb₇を示しているが、
「非接触図形」制御語により信号化された暗わく
を備えている。

第１１図はデータ語11111110に対応してすべて
点灯されたセルを示しており、より以前の「接触
図形」制御語を示す。

第２図を参照すると、表示される制御語とデー
タを表す２進コードデータ語を記憶するためにア
ドレス可能データ記憶装置１が用いられている。
記憶されたデータが全て図形記号を表わすもので
はなく、説明上のために図形記号を表わすものと
して扱われており、さらにアルフアベツト数文字
表示をするのに必要な回路は図示されていない。
大部分のコード化データは図形記号を表すが、若
干のコード化データは制御文字すなわち、記憶さ
れたデータが図形記号および表示の色として表示
されることを示す上記第２の制御信号である。第
２の制御信号（制御文字）は図形データ信号と同
じスペース（７ビツト）を占めるので、第２の制
御信号があるとそれは記憶された図形データ信号
列のギヤツプを表す。

提案されたテレテキストシステムでは、コード
化された情報が各ページが１行が40文字の24行で
構成される雑誌ページとして蓄積される。したが
つて１ページの情報は960文字を含み、各文字は
７ビツトで表されているので、適切なアドレス可
能データ記憶装置１は6720ビツトの容量を持つ。
適切なアドレス可能データ記憶装置を７ビツト×
1000ビツトとして構成されたスタテイツクｎ・チ
ヤンネルRAMにより与えてもよい。

図形記号発生器およびそれから発生された図形
記号の記憶装置として働く図形記号記憶装置２が
アドレス可能データ記憶装置１に結合される。図
形記号記憶装置２はアドレス可能データ記憶装置
１からの７ビツトデータ入力および図形文字のど
の水平線が発生されるかを示す装置のアドレス制
御回路からの４ビツトアドレス入力が備えてい
る。アドレス制御回路は図示されていない。各図
形記号はテレビジヨンフイールドの10ラインを占
有し、それが10ケのテレビジヨンライン毎に対し
て１つの図形記号記憶装置２への行アドレスとな
る。図形記号記憶装置２は読み出し専用メモリー
（ROM）でよく、また組み合せ論理エンコーダ
を含んでもよい。

アドレス可能データ記憶装置１はデータ路１０
１に沿つて７ビツトデータを図形記号記憶装置２
および制御デコーダ４に送る。図形記号記憶装置
２はさらにデータ路１０３上の４ビツトアドレス
信号を受けデータ路１０１に来る７ビツトデータ
信号と組み合せて前アドレス信号を用いて出力ラ
イン１０４および１０５に出る２ビツト出力信号
を発生する。図形記号記憶装置３はさらに入力ラ
イン１０６と１０７上で制御デコーダ４から命令
を受けとる。図形記号記憶装置２からの２ビツト
出力信号はシフトレジスタ制御論理回路７に行
き、この２ビツト出力からシフトレジスタ制御論
理回路７は７ビツト出力信号を発生し、それはデ
ータライン１０９と１１４を通つて並列入力・直
列出力シフトレジスタ３に送られる。シフトレジ
スタ制御論理回路７はまた入力データライン１１
８からアルフアベツト数文字情報を受けとる。制
御論理回路７はライン１１７の制御の下にアルフ
アベツト数文字記号または図形記号を受けとるこ
ともできる。シフトレジスタ３は出力ライン１１
６上に７ビツトの直列出力データを出力する。制
御デコーダ４はさらにシフトレジスタ制御論理回
路７をそれらの間にあるデータライン１１５によ
つて制御する。

図形記号発生器２０、２つの１ビツト記憶装置
２１と２２、右ゲート２３および左ゲート２４か
ら構成される図形記号記憶装置をブロツク図で第
３図は示している。第３図に示された図形記号記
憶装置はドツトマトリツクスにより形成される図
形記号で作動するように配置されている。図形記
号は７つのドツト幅をもち、先に説明した「表示
矩形」と同じものである矩形パターンでのドツト
ラインが10本ある。「表示矩形」は４つのドツト
幅をもつ左側列と３つのドツト幅をもつ右側列と
に分割され、それらの例はさらに３つの行に分割
され、すなわち上の行は３つのライン、真中の行
は４つのライン、下の行は３つのライン分の高さ
である。図形記号記憶装置では図形情報が記憶装
置に送られている間左側列および右側列の両方に
数字「１」か「０」を記憶し、図形文字でないデ
ータがあるときは記憶データを凍結させそれによ
つて一番新しい図形文字を記憶する。第３図で
は、図形発生器２０に送られた図形データは図形
発生器２０にさらに与えられるアドレス情報によ
り処理され、２つのライン上のデイジタル信号は
１ビツト記憶装置２１および２２、左ゲート２４
および右ゲート２３に送られる。

図形発生器２０から来たデータは左手ゲート２
４と右手ゲート２３を通過し、同時に１クロツク
周期の間１ビツト記憶装置２１と２２に記憶さ
れ、図形発生器２０から次のデータ信号がくると
そのデータ信号が右手ゲート２３と左手ゲート２
４とを通過し、同時に少なくとも１クロツク期間
１ビツト記憶装置２１，２２に夫々記憶される。
もし図形発生器２０からの次のデータ信号が図形
クロツキングデイジツトを含む場合は、その新し
いデータは１ビツト記憶装置２１，２２に入れら
れる。しかし、もし次のデータ信号が図形クロツ
キングデイジツトを含んでいない場合は、既に１
ビツト記憶装置２１，２２に夫々記憶されている
ビツトは無視されず、右手および左手ゲートは、
制御キヤラククタが存在し、かつ「図形ホール
ド」モードが存在する場合１ビツト記憶装置２
１，２２に記憶されている情報を通過させる。こ
の情報は最新に受信された図形データの右手およ
び左手ビツトに対応している。従つて、表示され
た図形データは制御キヤラクタが存在するために
「持続」される。

第４図は第３図の図形記号発生器２０としての
使用に適した組み合せ論理エンコーダの回路図で
ある。

４ビツトアドレス情報は４つの入力ライン２０
１〜２０４から図形記号発生器２０に入り、第９
図の６つの部分に対応する６ビツトのデータ情報
は入力ライン２０６〜２１１から図形記号発生器
２０に入る。２つの出力ライン２１２と２１３は
２つの１ビツト記憶装置２１と２２（第３図参
照）、および左手と右手ゲート２３，２４（第３
図参照）に信号を与える。中規模度集積回路技術
で代表的なI²L技術またはNMOS技術のどちらか
一方で実現される標準的論理ゲートが図形記号発
生器２０において用いられる。

第５図は２つの１ビツトデータ記憶装置２１と
２２および左手と右手ゲート２３，２４に適した
装置の回路図である。１ビツトデータ記憶装置２
１と２２は図形文字間の間隔を表す１クロツク間
隔の間データを記憶するように配置されたＤ−型
フリツプ・フロツプである。入力ライン２２３，
２２４および２２８へ信号の制御のもとに作動す
るNAND・ゲート２２７からの信号により２つ
の１ビツトデータ記憶装置２１および２２にクロ
ツク信号が与えられる。装置は図形モードにあ
り、到来信号が図形データであつて制御文字でな
いことを入力ライン上の信号が示すときだけ
NAND・ゲート２２７にはクロツク信号が与え
られる。このようにして、入つてくるデータが図
形データである時だけ図形データは１ビツトデー
タ記憶装置２１と２２の中にクロツク信号として
与えられる。１ビツト記憶装置２１と２２の図形
データは図形データが入つてこない場合保持され
る。左手および右手ゲート２３および２４は入力
ライン２２１と２２２上の信号により命令を与え
られ、入力ライン２２１上の前記信号は制御文字
があるかどうかを示すものであり入力ライン２２
２上の前記信号は「保持」の命令をするものであ
る。図形発生器２０（第４図参照）からのライン
２１２，２１３上の信号はライン２１２と２１３
に入り、出力信号はライン１０４と１０５に出現
する。第５図に示されたサブ・システムもI²L技
術またはNMOS技術により与えられる。

左手および右手ゲート２３と２４からの２ビツ
ト信号は第２図に示されたシフトレジスタ３とそ
れに関連したシフトレジスタ制御論理回路７に送
られる。シフトレジスタ３は７ビツト並列入力を
持ち直列出力を与えるように配置されている。シ
フトレジスタ３の最初の３つの段に右手ビツトを
残りの４つの段に左手ビツトを与えることによ
り、左手および右手ゲート２３および２４を介し
て図形記号記憶装置２によつて得られビツトから
全図形文字が発生される。この装置では左手ビツ
トが最初に直列出力に読み出される。右手ビツト
が論理「１」である場合、「表示矩形」の左上の
４つの点が点灯され、右手ビツトが論理「０」で
ある場合は、それらの４つの点は点灯されない。
同様にして、「表示矩形」の右上の３つの点は右
手ビツトが論理「１」に対して点灯され、右手ビ
ツトが論理的「０」に対しては消される。「表示
矩形」は６つのセルに分割されており、上のセル
は３つのライン分の高さを持ち、その結果上の点
は３つのラインに対して点灯される。上部にある
３つの右手の点を４つのラインに対して点灯させ
ることにより右上セルは点灯される。真中で左の
セルは４つのドツト幅で４つのライン分の高さで
あり、真中右のセルは３つのドツト幅で４つのラ
イン分の高さを持ち、これらセルのどちらの点灯
も４つのラインに対して読み出される図形記号記
憶装置からの情報を必要とする。これはデータ記
憶装置１に与えられるアドレスを分離することに
より実現される。下部の左と右のセルは３つのラ
インの高さであり、前と同様に処理される。

図形記号記憶装置からの２ビツトを７ビツトに
ひろげるのに適した回路が第６図に示されてい
る。シフトレジスタ制御論理回路７は図形記号記
憶装置から２ビツトをライン１０４と１０５上で
受けとる。入力ライン１０４上のビツトはシフト
レジスタ３の第１の３つの場所に加わるように配
置された論理ゲートに加えられ、入力ライン１０
５上のビツトはシフトレジスタ３の残りの４つの
場所に加わるように配置された論理ゲートに与え
られる。シフトレジスタ３により補足された直列
出力は出力ライン３０９と３１０に使用される。
シフトレジスタ制御論理回路７は図形記号記憶装
置２の構成を変えなくても図形記号を変化させる
ように配置されている。たとえば非接触図形が入
力ライン３０３により与えられる。入力ライン３
０３上の信号はシフトレジスタ３に与えられた最
初の中間のおよび最後のデイジツトに関係した論
理ゲートを無効にするように用いられ、その結果
「表示矩形」の各ラインの最初の中間のおよび最
後のデイジツトが選択的に消される。さらに、入
力ライン３０４〜３０８はシフトレジスタ３を負
荷する論理ゲートに入力を与える。シフトレジス
タ３とシフトレジスタ制御論理回路７の動作速度
はI²L技術またはNMOS技術によつて与えるのに
適している。

テレテキストデコーダの部品をブロツク図で示
した第１図を第２図で説明した部品の中でデコー
ダでの位置を決めるために参照する。第１図で
は、第２図のアドレス可能データ記憶装置１はメ
モリーとして示され第２図の図形記号記憶装置２
が特に読出専用メモリー（ROM）として示さ
れ、第２図の制御デコーダ４がデータ制御デコー
ダとして、第２図のシフトレジスタ制御論理回路
７が図形制御として、第２図の並列入力シフトレ
ジスタ３が出力シフトレジスタとしてそれぞれ示
されている。隣接ブロツクの境界がこの配置では
完全には決められないので、第１図と第２図に示
された部品は完全に対応関係にないと考えられ
る。

第１図の残りの装置は本発明の範囲外である
が、補足的に説明する。テレテキストデータデユ
ーダは通常のテレビジヨン放送信号およびデイジ
タルコードデータの両方を受信し、データスライ
サ５１８、データクロツク５１９およびクロツク
同調器５１７によつてデイジタルコードデータを
選択する。データクロツク信号はデイジタルコー
ドデータの送信に合致して送られるようになつて
おり、単安定フリツプ−フロツプ５１１およびク
ロツク同調器５１７の動作によつてラインフライ
バツク後所定時刻に送り始められる。同調パルス
分離器５１２、フイールド同調器５１３およびラ
イン同調器５１０は通常のテレビジヨン受信器同
調動作を実施する。到来するデイジタルコードデ
ータは直列型になつており、直列・並列変換器５
１６で並列型に変換される。その後でデータはど
れがデータビツトであるかをみるためにフレーミ
ングコード検出器５１５で検査され、データが送
信の間にそこなわれていないことを確かめるため
にコード検出器５０９によつて検査される。デー
タコードが正しいならば、そしてデータが必要な
らば、データはデータゲート５０８を介して記憶
装置１に送られる。フレーミングコード検出器５
１５はまた文字クロツク信号５１４を制御し、文
字クロツク信号はデータビツトとデータクロツク
信号５１９との間の良好な同調を維持するために
データクロツク同調器５１７に作用する。表示装
置５２４は信号バツフア５２１を介してキーボー
ド５００によつて制御される。信号バツフア５２
１は放送送信または表示のためのデータ送信のど
ちらかを選択する。信号バツフア５２１はまたキ
ーボードデコーダ５０１によつて指示される視界
モードスイツチ５０２によつて制御される。キー
ボード５００はまたデータのどのページが必要か
についてのキーボードデコーダ５０１を指示す
る。そしてこの情報は第１のページデコーダ５０
３によつて処理される。第１のページデコーダか
らの信号はキーボードメモリ５０６によつて貯蔵
され到来データビツトを検査することになつてい
る第２のページデコーダ５０７の入力信号として
用いられる。第２のページデコーダ５０７は、到
来データがキーボードメモリ５０６を保持するよ
うに指示するデータと一致するときデータをデー
タゲート５０８に送ることが可能となる。列カウ
ンター５０５および文字カウンタ５０４はデータ
記憶装置１内において制御の目的で必要である。

フラツシユモード制御器５２３は指示された時
点滅表示を与えるために出力バツフアをスイツチ
するようになつており、文字ラウンデイング論理
回路５２０は要求に応じて文字の回転を実施する
ために備えられる。データラツチ５２２はデータ
記憶装置１の部分として含まれる。

第２図に示された制御デコーダ４の一部の回路
が第７図に詳細に示されている。制御デコーダ４
は多くが本発明に関係しない広い範囲の働きを実
行し、したがつて本発明に関係する制御デコーダ
４の部分だけが第７図に示されている。アドレス
可能データ記憶装置１に記憶された７ビツト情報
は制御デコーダ４に与えられるがそれは、第８図
に示されたコードにしたがつて作動しうる表示を
実行するのに必要な命令をこの情報から発生する
ように配置されている。この場合、制御デコーダ
４は制御文字を認識し、図形記号記憶装置に適当
な命令を与えることにより制御文字に再び作用す
ることが必要とされる。

第７図を参照すると、制御デコーダ４は命令
「図形」、「保持」および「制御文字の存在」を出
力として第４図のライン２２３，２２２，２２１
にそれぞれ結合された出力ライン４０１，４０
４，４０６上に与えることがわかる。制御デコー
ダからのこれら３つの命令が存在することにより
図形記号記憶装置は以前の図形データを「保持」
する。第７図を参照すると、制御デコーダ４は表
示のためライン４０３上に「２重の高さ」および
ライン４０５上に「非接触図形のような命令も与
えることが理解できる。制御デコーダはI²L技術
またはNMOS技術のような中規模度集積回路技
術で与えられる。

以上本願発明の一実施例を詳細に説明したが、
より理解を容易にするために特許請求の範囲第１
項に一実施例の参照符号（第２図および第３図参
照）を挿入し以下に示すことにする。

(1) 図形記号表示モードを含む複数の表示モード
を指定するデイジタルコード化された複数の制
御文字信号１０１のうちの１つによつて決定さ
れた１つの表示モードにおいて図形記号信号を
含むデイジタルコード化されたデータ信号１０
１を表示するように構成された表示装置であつ
て、 図形記号信号用データを含むデータ信号用デ
ータと制御文字信号用データとを記憶するメモ
リ装置１と、 前記メモリ装置１と動作的に接続され、前記
メモリ装置１から図形記号信号用データ１０１
を受けとり、その図形記号の一方の部分を表わ
す第１のビツト出力２１２と、他方の部分を表
わす第２のビツト出力２１３とを発生する図形
記号発生器２０と、 前記メモリ装置１から前記図形記号信号用デ
ータ１０１が読出されたとき、前記図形記号発
生器２０からの前記第１および第２のビツト出
力２１２，２１３を逐次受けとき夫々保持する
第１および第２のビツトデータ記憶装置２１，
２２と、 前記メモリ装置１から前記図形記号信号用デ
ータ１０１が読出されたとき前記図形記号発生
器２０からの前記第１および第２のビツト出力
２１２，２１３を通過させ、前記メモリ装置１
から前記制御文字信号用データ１０１が読出さ
れたとき前記第１および第２のビツトデータ記
憶装置２１，２２からの第１および第２の保持
データ出力を通過させるゲート手段２３，２
４，４と、 該ゲート手段２３，２４，４を通過してきた
図形記号を表わす出力１０４，１０５を並列に
入力し、これを直列データ１１６に変換する並
列・直列変換装置７，３と、 を含むことにより、前記制御文字信号１０１が
現われたときその制御文字信号の期間、前記第
１および第２のビツトデータ記憶装置２１，２
２に保持された図形記号が表示されることを特
徴とする表示装置。

本発明をテレテキスト装置を参照して記述して
きたが、制御信号に表示素子信号が入れられる任
意の図形表示にも本発明は応用できる。

発明の効果 以上述べたように、制御文字による空白スペー
スの表示が直前の図形記号で置換えられるから、
良好な表示が得られるという効果がある。

【図面の簡単な説明】

第１図はノリス（Norris）とパーソンズ
（Parsons）により発表されたテレテキストデー
タデコーダのブロツク線図である。第２図は図形
記号を繰返すための装置のブロツク線図である。
第３図は第１図に含まれる図形記号記憶装置のブ
ロツク線図である。第４図は第１図に示された図
形記号発生器の回路図である。第５図は第１図に
示されたデータ記憶装置の回路図である。第６図
は第１図に示されたシフトレジスタとシフトレジ
スタ制御回路の回路図である。第７図は第１図に
示された制御論理装置の回路図であり、持続およ
び非接触図形記号の働きと関係づけられる。第８
ａ図及び第８ｂ図は提案されたシステムでのデー
タ放送のための文字コードの図面である。第９図
は接触図形文字01101110に対する「表示矩形」で
のセルの配置図である。第１０図は非接触図形文
字01101110に対する「表示矩形」でのセル配置図
である。第１１図は接触文字11111110に対する
「表示矩形」でのセルの配置図である。 参照番号の説明、１……アドレス可能データ記
憶装置、２……図形記号記憶装置、３……シフト
レジスタ、４……制御デコーダ、７……シフトレ
ジスタ制御論理回路、２０……図形記号発生器、
２１，２２……１ビツト記憶装置、２３，２４…
…ゲート。

Claims (1)

1. 【特許請求の範囲】 １ 図形記号表示モードを含む複数の表示モード
   を指定するデイジタルコード化された複数の制御
   文字信号のうちの１つによつて決定された１つの
   表示モードにおいて図形記号信号を含むデイジタ
   ルコード化されたデータ信号を表示するように構
   成された表示装置であつて、 図形記号信号用データを含むデータ信号用デー
   タと制御文字信号用データとを記憶するメモリ装
   置と、 前記メモリ装置と動作的に接続され、前記メモ
   リ装置から図形記号信号用データを受けとり、そ
   の図形記号の一方の部分を表わす第１のビツト出
   力と、他方の部分を表わす第２のビツト出力とを
   発生する図形記号発生器と、 前記メモリ装置から前記図形記号信号用データ
   が読出されたとき、前記図形記号発生器からの前
   記第１および第２のビツト出力を逐次受けとり夫
   夫保持する第１および第２のビツトデータ記憶装
   置と、 前記メモリ装置から前記図形記号信号用データ
   が読出されたとき前記図形記号発生器からの前記
   第１および第２のビツト出力を通過させ、前記メ
   モリ装置から前記制御文字信号用データが読出さ
   れたとき前記第１および第２のビツトデータ記憶
   装置からの第１および第２の保持データ出力を通
   過させるゲート手段と、 該ゲート手段を通過してきた図形記号を表わす
   出力を並列に入力し、これを直列データに変換す
   る並列・直列変換装置と、 を含むことにより、前記制御文字信号が現われた
   ときその制御文字信号の期間、前記第１および第
   ２のビツトデータ記憶装置に保持された図形記号
   が表示されることを特徴とする表示装置。 ２ 特許請求の範囲第１項記載の表示装置のおい
   て、前記表示モードはアルフアベツト数文字表示
   モードを含み、前記データ信号はアルフアベツト
   数文字信号を含むことを特徴とする表示装置。 ３ 特許請求の範囲第２項記載の表示装置におい
   て、前記並列・直列変換装置はアルフアベツト数
   文字信号と前記ゲート手段からの図形記号を表わ
   す出力とを選択的に入力する制御論理回路を含む
   ことを特徴とする表示装置。 ４ 特許請求の範囲第１項記載の表示装置におい
   て、前記図形発生器における図形記号の一方の部
   分とはその図形記号の左部分であり、他方の部分
   とはその図形記号の右部分であることを特徴とす
   る表示装置。