JPH024073A - 伝送システム用交換回路網及び交換回路網制御装置 - Google Patents
伝送システム用交換回路網及び交換回路網制御装置Info
- Publication number
- JPH024073A JPH024073A JP63319694A JP31969488A JPH024073A JP H024073 A JPH024073 A JP H024073A JP 63319694 A JP63319694 A JP 63319694A JP 31969488 A JP31969488 A JP 31969488A JP H024073 A JPH024073 A JP H024073A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- blocks
- transmission system
- routing information
- switched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
- H04L49/254—Centralised controller, i.e. arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3018—Input queuing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は特許請求の範囲第１項及び第２項の最初の部分
に従った伝送システム用の交換回路網及び交換回路網の
制御装置に関するものである。
に従った伝送システム用の交換回路網及び交換回路網の
制御装置に関するものである。
通信回路網では転送されるべきデータの部分が増え続け
ている。このデータ輸送に対処するために、データ輸送
と電話輸送とに対する交換システムが別々に配設されて
いた。転送されるべきデータ信号のデータ速度は異なる
値の多重度を想定できるから、１つの回路網接続点でデ
ータと電話との交換を兼ねることは困難である。
ている。このデータ輸送に対処するために、データ輸送
と電話輸送とに対する交換システムが別々に配設されて
いた。転送されるべきデータ信号のデータ速度は異なる
値の多重度を想定できるから、１つの回路網接続点でデ
ータと電話との交換を兼ねることは困難である。
将来の発達の範囲では、完全な広帯域回路網の論議はデ
ィジタル又はアナログ情報一部分的に大きい帯域幅を必
要とするーはディジタル回路網で伝送されるべき方法に
従って保持される。（ディジタル）通信文がパケットに
分割されるパケット交換は古くから知られていた。各パ
ケットは有用な情報、とりわけ届は先（アドレス）につ
いての指示の情報に加えて、余分な情報を含む。これら
のパケットアドレスを基礎として、接続を共有する相手
へ通信文が引き続き伝送されることを許容し、その接続
は通信文が実際に転送される場合にのみ伝送容量を必要
とする。
ィジタル又はアナログ情報一部分的に大きい帯域幅を必
要とするーはディジタル回路網で伝送されるべき方法に
従って保持される。（ディジタル）通信文がパケットに
分割されるパケット交換は古くから知られていた。各パ
ケットは有用な情報、とりわけ届は先（アドレス）につ
いての指示の情報に加えて、余分な情報を含む。これら
のパケットアドレスを基礎として、接続を共有する相手
へ通信文が引き続き伝送されることを許容し、その接続
は通信文が実際に転送される場合にのみ伝送容量を必要
とする。
更に、通信文が現在転送されているか否かの事実に拘ら
ず、接続の全期間について伝送容量を必要とする回路切
り換えは古くから知られている。
ず、接続の全期間について伝送容量を必要とする回路切
り換えは古くから知られている。
特に電話回路網では、一般に２人の電話加入者のいずれ
か一方のみが話していてさえも、両方向伝送路が有効に
される。
か一方のみが話していてさえも、両方向伝送路が有効に
される。
今迄に、データ輸送におけるパケット交換の手段は、１
秒当たり１０００パケツトのオーダー及びそれ以上の伝
送速度に達した。パケット交換の方法を実施する別の業
務については、例えば画像通信では、この数の１０００
倍が今日では既に予想される。
秒当たり１０００パケツトのオーダー及びそれ以上の伝
送速度に達した。パケット交換の方法を実施する別の業
務については、例えば画像通信では、この数の１０００
倍が今日では既に予想される。
そのような伝送速度を達成するために、高速パケット交
換の場合には時間を消費するロギングの動作が実際の交
換過程から分離され、パケットはそれらの届は先アドレ
スに従った伝送リンクに分割される。急速に評価される
ことを許容する高度に単純化されたロギングが交換過程
及び交換回路網を促進するために用いられる。到着する
データパケットがそれらの届は先に従ったアドレス情報
を含むように、交換接続点の入力端子で到着するデータ
パケットは分散処理され、中央交換回路網を通して切り
換えられ、それから内部アドレス情報なしに出力端子で
転送される。
換の場合には時間を消費するロギングの動作が実際の交
換過程から分離され、パケットはそれらの届は先アドレ
スに従った伝送リンクに分割される。急速に評価される
ことを許容する高度に単純化されたロギングが交換過程
及び交換回路網を促進するために用いられる。到着する
データパケットがそれらの届は先に従ったアドレス情報
を含むように、交換接続点の入力端子で到着するデータ
パケットは分散処理され、中央交換回路網を通して切り
換えられ、それから内部アドレス情報なしに出力端子で
転送される。
゛高速パケット交換パについての具体化は°′非同期時
分割゛°及び“フレーム中継°′である。転送モードに
関しては混合形゛°ハイブリッド形態″゛と同様に゛同
期転送モード°′と“非同期転送モード”との間に差別
がされる。同期転送モードでは特別の伝送チャネルが同
期化ワードからの時間的な距離のためにのみ確認される
。非同期転送モードでは各チャネルがそのパケット（ブ
ロック）のアドレス（ヘッダー）によって確認され、特
にブロックの始まりが認識さえ得て、従ってヘッダーが
評価され得る。フラグ即ち下級の同期構成が一定ブロッ
ク長さを想定して用いられる。それの−例が“非同期時
分割”°であり、非同期時分割では同期化ワードが“空
ブロック”°としてビット流へ繰り返えして混入される
。
分割゛°及び“フレーム中継°′である。転送モードに
関しては混合形゛°ハイブリッド形態″゛と同様に゛同
期転送モード°′と“非同期転送モード”との間に差別
がされる。同期転送モードでは特別の伝送チャネルが同
期化ワードからの時間的な距離のためにのみ確認される
。非同期転送モードでは各チャネルがそのパケット（ブ
ロック）のアドレス（ヘッダー）によって確認され、特
にブロックの始まりが認識さえ得て、従ってヘッダーが
評価され得る。フラグ即ち下級の同期構成が一定ブロッ
ク長さを想定して用いられる。それの−例が“非同期時
分割”°であり、非同期時分割では同期化ワードが“空
ブロック”°としてビット流へ繰り返えして混入される
。
回路網使用者が投資費用が高額であるという理由で可能
な限り長期に同期転送モードで配設された既存の回路網
の使用を継続することを希望するから、特に、同期転送
モードと非同期転送モードとの組み合わせによるハイブ
リッド形態が実際の重要性を獲得できる。
な限り長期に同期転送モードで配設された既存の回路網
の使用を継続することを希望するから、特に、同期転送
モードと非同期転送モードとの組み合わせによるハイブ
リッド形態が実際の重要性を獲得できる。
欧州特許明細書Ｎｏ、０１８３９５２に広帯域伝送シス
テムが開示されており、その明細書では通信文がブロッ
ク（セル）に分割され、非同期時分割多重方法に従った
広帯域伝送リンクを通して転送される。
テムが開示されており、その明細書では通信文がブロッ
ク（セル）に分割され、非同期時分割多重方法に従った
広帯域伝送リンクを通して転送される。
このブロック（セル）は同じか又は異なった長さを持つ
ことができる。このブロックはアドレスと同様の有用な
情報を含み、そこではアドレス情報がヘッダーと呼ばれ
るものに収容される。ブロックのビットの数はブロック
長さと名付けられ、そこではこの環境での標準化計画は
、有用な情報に対しては１２０と２５６ビツトの間の値
を与え、ヘッダーに対しては３２又は１６ビツトを与え
る。ブロックが伝送される時間間隔がフレームと名付け
られる。フレームは有効ブロックを含み得るか又は空で
あり得る。広帯域伝送システムの２人の加入者間には、
加入者局から伝送されるブロックが新規なヘッダーコー
ドを備えることにより維持される仮想の接続が存在し、
そのヘッダーコードがそのブロックを正しく輸送する交
換接続点を支給する。
ことができる。このブロックはアドレスと同様の有用な
情報を含み、そこではアドレス情報がヘッダーと呼ばれ
るものに収容される。ブロックのビットの数はブロック
長さと名付けられ、そこではこの環境での標準化計画は
、有用な情報に対しては１２０と２５６ビツトの間の値
を与え、ヘッダーに対しては３２又は１６ビツトを与え
る。ブロックが伝送される時間間隔がフレームと名付け
られる。フレームは有効ブロックを含み得るか又は空で
あり得る。広帯域伝送システムの２人の加入者間には、
加入者局から伝送されるブロックが新規なヘッダーコー
ドを備えることにより維持される仮想の接続が存在し、
そのヘッダーコードがそのブロックを正しく輸送する交
換接続点を支給する。
来入線路の交換接続点へ到着するブロックはへ・ンダー
の変更の後に流出線路へ転送される。１フレームの間に
２個又は複数個のブロックが同じ流出線路へ到着できる
から、待ちバッファと呼ばれるものが交換接続点に準備
されねばならぬ。この待ちバッファには空のフレームが
それらのブロックに利用できるまで、１個又は複数個の
ブロックが一時的に記憶される。
の変更の後に流出線路へ転送される。１フレームの間に
２個又は複数個のブロックが同じ流出線路へ到着できる
から、待ちバッファと呼ばれるものが交換接続点に準備
されねばならぬ。この待ちバッファには空のフレームが
それらのブロックに利用できるまで、１個又は複数個の
ブロックが一時的に記憶される。
このバッファの配置に関して、交換接続点は集中的に緩
衝されるシステム（例えば欧州特許明細書Ｎｏ、０１８
３５９２から知られる）又は分散して緩衝されるシステ
ムであり得る。集中して緩衝されるシステムでは、１個
のバッファのみが存在し、そのバッファに各来入線路が
その到着するブロックを引き渡し、そのバッファは各流
出線路によりこれらのブロックについて再び読まれる。
衝されるシステム（例えば欧州特許明細書Ｎｏ、０１８
３５９２から知られる）又は分散して緩衝されるシステ
ムであり得る。集中して緩衝されるシステムでは、１個
のバッファのみが存在し、そのバッファに各来入線路が
その到着するブロックを引き渡し、そのバッファは各流
出線路によりこれらのブロックについて再び読まれる。
分散された緩衝装置を有するシステムは、ブロックの緩
衝が入力側でのみ行われる（この実例は独乙特許明細書
公式出願番号Ｐ３７１４３８５．９に記載される）かど
うか、又はバッファがもっばら流出線路に対して配設さ
れる（例えば、Ｊ、Ｓ、Ｙｅｈその他によりｆＥＥＥ。
衝が入力側でのみ行われる（この実例は独乙特許明細書
公式出願番号Ｐ３７１４３８５．９に記載される）かど
うか、又はバッファがもっばら流出線路に対して配設さ
れる（例えば、Ｊ、Ｓ、Ｙｅｈその他によりｆＥＥＥ。
Ｂ １０．２．１．１９８７に発表された’Ｔｈｅ Ｋ
ｎｏｃｋ−ｏｕｔＳｗｉｔｃｈ ： Ａ Ｓｉｍｐｌｅ
、 Ｍｏｄｕｌａｒ Ａｒｃｈｉｔｅｃｔｕｒｅ ｆｏ
ｒＨｉｇｈ−Ｐｅｒｆｏｒｍａｎｃｅ Ｐａｃｋｅｔ
Ｓｗｉｔｃｈｉｎｇ ”と比較されたい）かどうか、あ
るいはシステムが入力及び出力緩衝装置を有するものに
関係しているかどうかの事実によって更に区別される。
ｎｏｃｋ−ｏｕｔＳｗｉｔｃｈ ： Ａ Ｓｉｍｐｌｅ
、 Ｍｏｄｕｌａｒ Ａｒｃｈｉｔｅｃｔｕｒｅ ｆｏ
ｒＨｉｇｈ−Ｐｅｒｆｏｒｍａｎｃｅ Ｐａｃｋｅｔ
Ｓｗｉｔｃｈｉｎｇ ”と比較されたい）かどうか、あ
るいはシステムが入力及び出力緩衝装置を有するものに
関係しているかどうかの事実によって更に区別される。
この接続において、バッファが交換マトリックスの各交
換点に割り当てられた場合には、交換回路網緩衝装置と
いう言葉も用いられる。
換点に割り当てられた場合には、交換回路網緩衝装置と
いう言葉も用いられる。
上記の実例に示したように、交換回路網の配列は雑多な
依存及び相互の影響を考慮するために、広帯域伝送シス
テムの交換接続点について広範な調査及び注意深い考慮
が必要である。これに加えて、論議されている交換回路
網に対する交換技術は現在の半導体スイッチ時代の制限
に接することが注意されねばならぬ。この動作の障害は
１個の交換局の交換回路網を通して種々のブロックが同
時に転送される場合に起こる。この交換回路網内でたっ
た数個のリンクのみが必要なリンクとして有効な場合に
ブロックが相互に影響し得る。この接続では、衝突と妨
害との、２つのタイプの影響が特に重要である。
依存及び相互の影響を考慮するために、広帯域伝送シス
テムの交換接続点について広範な調査及び注意深い考慮
が必要である。これに加えて、論議されている交換回路
網に対する交換技術は現在の半導体スイッチ時代の制限
に接することが注意されねばならぬ。この動作の障害は
１個の交換局の交換回路網を通して種々のブロックが同
時に転送される場合に起こる。この交換回路網内でたっ
た数個のリンクのみが必要なリンクとして有効な場合に
ブロックが相互に影響し得る。この接続では、衝突と妨
害との、２つのタイプの影響が特に重要である。
２つのブロック（又はそれらを転送する回路）は、転送
のために同じ回路要素が用いられるべき場合には、相互
に衝突している状況にある。一般に、一方のブロックが
他方に対して優先権を有し、他方のブロックは待たされ
るか失われるかのいずれかである。
のために同じ回路要素が用いられるべき場合には、相互
に衝突している状況にある。一般に、一方のブロックが
他方に対して優先権を有し、他方のブロックは待たされ
るか失われるかのいずれかである。
妨害の場合には、ブロック■はブロックＵの処理を待っ
ており、然し乍らここで同時にブロックＵと第３のブロ
ックＷとの間が衝突している状況にあるためにＵが処理
されない。その結果、待ちバッファ内での正常な待ち状
況は、バッファ内の第１のブロックが各フレームクロッ
クで転送される限りは異常はない。然し乍ら、このバッ
ファが衝突している状況にあり且つ働かされず、その結
果として他のブロックがこの待ちバッファへ同時に転送
され得ない場合にのみ、妨害が生じる。
ており、然し乍らここで同時にブロックＵと第３のブロ
ックＷとの間が衝突している状況にあるためにＵが処理
されない。その結果、待ちバッファ内での正常な待ち状
況は、バッファ内の第１のブロックが各フレームクロッ
クで転送される限りは異常はない。然し乍ら、このバッ
ファが衝突している状況にあり且つ働かされず、その結
果として他のブロックがこの待ちバッファへ同時に転送
され得ない場合にのみ、妨害が生じる。
妨害の概念はこのようなシステムの動作の評価のために
重要である。何故ならば、空でない待ちバッファがフレ
ーム周期の間に片付けられ得ない場合に、付加的な゛仮
想の゛ブロックが代わりに処理されるだろうことを想像
できるからである。
重要である。何故ならば、空でない待ちバッファがフレ
ーム周期の間に片付けられ得ない場合に、付加的な゛仮
想の゛ブロックが代わりに処理されるだろうことを想像
できるからである。
仮想の前頁と真実の前頁との合計がこのときシステム全
体の前頁である。幾つかの交換回路網中の仮想の負荷は
ほとんど真実の負荷と同じ大きさになり得る。これは特
に入力緩衝装置を使用する交換回路網に対して真実であ
る。
体の前頁である。幾つかの交換回路網中の仮想の負荷は
ほとんど真実の負荷と同じ大きさになり得る。これは特
に入力緩衝装置を使用する交換回路網に対して真実であ
る。
第１図に独乙特許明細書公式出願番号Ｐ３７１４３８５
．９に記載された入力緩衝装置を有する交換回路網を表
示する。この出願独乙特許明細書の記載はこの′環境で
は特に参考になる。
．９に記載された入力緩衝装置を有する交換回路網を表
示する。この出願独乙特許明細書の記載はこの′環境で
は特に参考になる。
供給線路Ｚとトランク線路Ａとを有する幹線システムか
ら交換回路網が空間分割多重交換回路網の形で構成され
る。各交換点ＣＰはヘッダーに含まれる情報に対するそ
れ独自の評価論理を具える。
ら交換回路網が空間分割多重交換回路網の形で構成され
る。各交換点ＣＰはヘッダーに含まれる情報に対するそ
れ独自の評価論理を具える。
供給線路Ｚを通って供給されるブロックは交換回路網中
の入力バッファＢへの入力側へ受は入れられる。加入者
又は先行する交換接続点から受は取られたフレームは入
カバッファＢ内に正しく並べられる。各交換点ＣＰへ割
り当てられた比較器Ｃによって、メモリＳＣＡに記憶さ
れている段毎に配列されたトランク線路のアドレスが、
ヘッダーに含まれるルーティング情報と比較される。各
トランク線路Ａへ決定回路ＣＡが割り当てられ、その決
定回路が線路毎に配列された供給線路Ｚが同じルーティ
ング通信文の場合に切り換えられるべき順序を決定する
。この順序は供給線路Ｚの空間的配置によって決定され
、ここでは各決定回路ＣＡは全てのそれの割り当てられ
た比較器Ｃに循環的に質問する。
の入力バッファＢへの入力側へ受は入れられる。加入者
又は先行する交換接続点から受は取られたフレームは入
カバッファＢ内に正しく並べられる。各交換点ＣＰへ割
り当てられた比較器Ｃによって、メモリＳＣＡに記憶さ
れている段毎に配列されたトランク線路のアドレスが、
ヘッダーに含まれるルーティング情報と比較される。各
トランク線路Ａへ決定回路ＣＡが割り当てられ、その決
定回路が線路毎に配列された供給線路Ｚが同じルーティ
ング通信文の場合に切り換えられるべき順序を決定する
。この順序は供給線路Ｚの空間的配置によって決定され
、ここでは各決定回路ＣＡは全てのそれの割り当てられ
た比較器Ｃに循環的に質問する。
トランク線路Ａの数と一敗する数のシフトレジスタＳＲ
が入力バッファＢへ接続され、そのレジスタにルーティ
ング情報が記憶される。各シフトレジスタＳＲは交換点
ＣＰ及び比較器Ｃへも接続される。
が入力バッファＢへ接続され、そのレジスタにルーティ
ング情報が記憶される。各シフトレジスタＳＲは交換点
ＣＰ及び比較器Ｃへも接続される。
割り当てられた交換点の活性化する入力端子は決定回路
ＣＡを通って比較器Ｃへ接続される。決定回路ＣＡは、
論理回路りによって与えられる信号によって、シフトレ
ジスタＳＲによる新しいルーティング通信文の受領を制
御する。この信号は論理回路りへ印加される解除信号Ａ
ＬＥによって出される。
ＣＡを通って比較器Ｃへ接続される。決定回路ＣＡは、
論理回路りによって与えられる信号によって、シフトレ
ジスタＳＲによる新しいルーティング通信文の受領を制
御する。この信号は論理回路りへ印加される解除信号Ａ
ＬＥによって出される。
入力バッファＢへ接続された論理回路りは第１のアンド
ゲートＵｌ及び第１のオアゲート０１を具える。論理回
路りの第１のアンドゲートＵ１と第１のオアゲート０１
との第１の入力端子は決定回路ＣＡへ接続される。交換
接続点で作られる起動信号■が第１のオアゲート０１の
第２の入力端子へ印加され、その第１のオアゲートの出
力端子は双安定素子Ｒ５のリセット入力端子Ｒへ接続さ
れる。交換接続点で作られるデータクロック信号ＤＣが
第１のアンドゲーｈＬ１１の第２の入力端子へ印加され
、その第１のアンドゲートの出力端子は第２のオアゲー
ト０２の第１の入力端子へ接続される。双安定素子ＲＳ
の反転出力端子が第２のアンドゲートｔ１２の第１の入
力端子へ接続され、その第２のアンドゲートの第２の入
力端子には交換接続点で作られたフレームクロック信号
ＨＣが存在する。第２のアンドゲートＵ２の出力端子は
第２のオアゲートの第２の入力端子へ接続され、その第
２のオアゲートの出力端子は前記シフトレジスタＳＲへ
と共に入力バッファＢへ接続される。フレームクロック
信号ＨＣから交換接続点内に得られた抑制信号ＤＮＨは
双安定素子Ｒ５のセント入力端子Ｓに存在する。
ゲートＵｌ及び第１のオアゲート０１を具える。論理回
路りの第１のアンドゲートＵ１と第１のオアゲート０１
との第１の入力端子は決定回路ＣＡへ接続される。交換
接続点で作られる起動信号■が第１のオアゲート０１の
第２の入力端子へ印加され、その第１のオアゲートの出
力端子は双安定素子Ｒ５のリセット入力端子Ｒへ接続さ
れる。交換接続点で作られるデータクロック信号ＤＣが
第１のアンドゲーｈＬ１１の第２の入力端子へ印加され
、その第１のアンドゲートの出力端子は第２のオアゲー
ト０２の第１の入力端子へ接続される。双安定素子ＲＳ
の反転出力端子が第２のアンドゲートｔ１２の第１の入
力端子へ接続され、その第２のアンドゲートの第２の入
力端子には交換接続点で作られたフレームクロック信号
ＨＣが存在する。第２のアンドゲートＵ２の出力端子は
第２のオアゲートの第２の入力端子へ接続され、その第
２のオアゲートの出力端子は前記シフトレジスタＳＲへ
と共に入力バッファＢへ接続される。フレームクロック
信号ＨＣから交換接続点内に得られた抑制信号ＤＮＨは
双安定素子Ｒ５のセント入力端子Ｓに存在する。
双安定素子Ｒ３が反転出力端子に切換信号を生し、且つ
フレームクロック信号１１ｃが第２のアントゲ−１−０
２の第２の入力端子に存在する場合には、入力バッファ
Ｂ内の第１のフレームのへラダーがシフトレジスタＳＲ
へ読み込まれる。比較器Ｃがへラグ−に含まれるルーテ
ィング情報をメモリＳＣＡに含まれる段毎に配列された
トランク線路Ａのアドレスと比較する。
フレームクロック信号１１ｃが第２のアントゲ−１−０
２の第２の入力端子に存在する場合には、入力バッファ
Ｂ内の第１のフレームのへラダーがシフトレジスタＳＲ
へ読み込まれる。比較器Ｃがへラグ−に含まれるルーテ
ィング情報をメモリＳＣＡに含まれる段毎に配列された
トランク線路Ａのアドレスと比較する。
一致の場合には比較器Ｃが決定回路ＣＡへ信号を印加し
、受信された信号に基づいて、この決定回路ＣＡが切り
換えられるべき線路毎に配列された供給線路Ｚの順序を
決定する。この目的のために決定回路ＣＡが入力バッフ
ァＢへ解除信号ＡＬＥを印加し、選択された交換点ＣＰ
を切り換える。データクロック信号ＤＣの援助によって
データがトランク線路へ交換点ｃｐを通って交換される
。
、受信された信号に基づいて、この決定回路ＣＡが切り
換えられるべき線路毎に配列された供給線路Ｚの順序を
決定する。この目的のために決定回路ＣＡが入力バッフ
ァＢへ解除信号ＡＬＥを印加し、選択された交換点ＣＰ
を切り換える。データクロック信号ＤＣの援助によって
データがトランク線路へ交換点ｃｐを通って交換される
。
ルーティング情報がヘッダー内に含まれていない場合に
ついては、シフトレジスタＳＲに記憶されたルーティン
グ情報はトランク線路Ａへ転送されない。
ついては、シフトレジスタＳＲに記憶されたルーティン
グ情報はトランク線路Ａへ転送されない。
それで、独乙特許明細書公式出願番号Ｐ３７１４３８５
．９は空間分割多重交換回路網に従って配設された非同
期時分割多重方法の原理に従った交換配置を記述する。
．９は空間分割多重交換回路網に従って配設された非同
期時分割多重方法の原理に従った交換配置を記述する。
各交換点ｃｐは段毎に配列されたトランク線路へのアド
レスをルーティング情報と比較する比較器Ｃを具える。
レスをルーティング情報と比較する比較器Ｃを具える。
１つの段に複数の一致が存在する場合には、トランク線
路Ａへ割り当てられた決定回路ＣＡが交換点が切り換え
られるべき順序を決定する（第１図）。
路Ａへ割り当てられた決定回路ＣＡが交換点が切り換え
られるべき順序を決定する（第１図）。
この目的のためにブロックがトランク線路の１つへ到達
するまでそのブロックが一時的に記憶される大力バッフ
ァＢが各供給線路Ｚへ接続される。
するまでそのブロックが一時的に記憶される大力バッフ
ァＢが各供給線路Ｚへ接続される。
広範な実験によって示されるごとく、幹線はバッファを
オバーフローさせることがある。補完のために第２ａ図
を参照しながら、これを以下に説明する。この場合はｎ
個の供給線路Ｚの幾つかと１個のトランク線路へ、との
転送衝突と考えられる。
オバーフローさせることがある。補完のために第２ａ図
を参照しながら、これを以下に説明する。この場合はｎ
個の供給線路Ｚの幾つかと１個のトランク線路へ、との
転送衝突と考えられる。
決定回路ＣＡが、関連する１個の入力バッフ７Ｂの最初
のブロックがどの順序でトランク線路へ、へ到達するか
を決定する。最長待ち時間を有する１個の入力バッファ
Ｂ、 （供給線路Ｚ、）があると、ここで最初のブロッ
クＰｌｋは、それが線路Ａ、へ到達する迄に、（ｎ−１
）ブロックの転送時間の間人カパッファしで待たねばな
らぬ。第２のブロックＰ２にはそれが所望の出力線路Ａ
、へ到達する迄にニブロックの転送期間この入力バッフ
ァＢ。
のブロックがどの順序でトランク線路へ、へ到達するか
を決定する。最長待ち時間を有する１個の入力バッファ
Ｂ、 （供給線路Ｚ、）があると、ここで最初のブロッ
クＰｌｋは、それが線路Ａ、へ到達する迄に、（ｎ−１
）ブロックの転送時間の間人カパッファしで待たねばな
らぬ。第２のブロックＰ２にはそれが所望の出力線路Ａ
、へ到達する迄にニブロックの転送期間この入力バッフ
ァＢ。
で待たねばならぬ。この待ち時間は特に出力線路へ、が
ｎブロックの転送期間の間フリーであった場合に起こる
。この例ではフリーチャネルの容量が未使用のままで残
ることが明らかとなり、従ってそれは幹線で明らかに注
目に値することである。
ｎブロックの転送期間の間フリーであった場合に起こる
。この例ではフリーチャネルの容量が未使用のままで残
ることが明らかとなり、従ってそれは幹線で明らかに注
目に値することである。
本発明は、交換回路網の動作において障害の発生が大体
は回避されるような、伝送システム用の交換回路網の制
御゛装置と共に交換回路網を提供することを目的として
有する。
は回避されるような、伝送システム用の交換回路網の制
御゛装置と共に交換回路網を提供することを目的として
有する。
この目的は特許請求の範囲第１項に記載した特徴を有す
る交換回路網によって、本発明に従って達成される。
る交換回路網によって、本発明に従って達成される。
特許請求の範囲第１項に記載された交換回路網は、ブロ
ックが交換回路網を通して切り換えられた場合に大した
遅れが起こらず、衝突が大体は回避されることで有利で
ある。
ックが交換回路網を通して切り換えられた場合に大した
遅れが起こらず、衝突が大体は回避されることで有利で
ある。
特許請求の範囲第２項に記載された交換回路網の制御装
置は、入力バッファが各交換点に割り当てられているか
ら、前述の不利を大体は回避する。
置は、入力バッファが各交換点に割り当てられているか
ら、前述の不利を大体は回避する。
第２ｂ図を参照して述べる状況では、入力バッファＢｉ
ｋとＢｊｋとの両方がブロックＰｌｋ とＰ２にとを含
む。線路Ａ、を予定するブロックＰ２には、線路Ａ□上
の転送衝突の形であるに拘らず、それがフリーな線路Ａ
、へ到達できる間に１ブロツクの転送期間だけ待てばよ
い。
ｋとＢｊｋとの両方がブロックＰｌｋ とＰ２にとを含
む。線路Ａ、を予定するブロックＰ２には、線路Ａ□上
の転送衝突の形であるに拘らず、それがフリーな線路Ａ
、へ到達できる間に１ブロツクの転送期間だけ待てばよ
い。
以下、更に図面に示した種々の実施例を参照しつつ本発
明の詳細な説明する。
明の詳細な説明する。
第１図及び第２ａ図に示したような拡大段階（デコンセ
ントレーター）を有する交換回路網の実例は既に討論さ
れてきた。これらの交換回路網は、交換回路網が段毎に
分割されるような同一構成の要素ＢＨによって築き上げ
られ得る。供給線路Ｚのデータは母線のような結線（第
３図参照）によって並列に全ての要素ＢＥへ好適に提供
される。供給線路Ｚから母線のような結線への転送は境
界回路ＩＭによって行われる。
ントレーター）を有する交換回路網の実例は既に討論さ
れてきた。これらの交換回路網は、交換回路網が段毎に
分割されるような同一構成の要素ＢＨによって築き上げ
られ得る。供給線路Ｚのデータは母線のような結線（第
３図参照）によって並列に全ての要素ＢＥへ好適に提供
される。供給線路Ｚから母線のような結線への転送は境
界回路ＩＭによって行われる。
各境界回路Ｉ旧よ、データを直列から並列に変換する機
能の他に、全ての入って来るデータがヘッダーと同期化
される緩衝器回路Ｐを具える。この境界回路団及び構成
要素Ｅは、母線のような結線が非常に有利な方法で実現
される背壁接続用のプラグインカードとして、好適に設
計される。
能の他に、全ての入って来るデータがヘッダーと同期化
される緩衝器回路Ｐを具える。この境界回路団及び構成
要素Ｅは、母線のような結線が非常に有利な方法で実現
される背壁接続用のプラグインカードとして、好適に設
計される。
第４図は交換回路網緩衝装置（入力緩衝装置を有する構
成要素）を有する交換回路網用の交換回路網制御装置を
示し、その装置に用いられた回路要素の機能は第１図を
参照して既に広範に討論された。空間分割多重交換回路
網の方法で配設された幹線システムにおいて、トランク
線路（Ａ）の数と一致する数の入力バッファＢが各供給
線路Ｚへ接続され、そのバッファ内に供給されたブロッ
クが一時的に記憶される。入力バッファＢの出力側の母
線へ、この交換点へ割り当てられた比較器Ｃが接続され
、その比較器が段毎に配列されてメモリＳＣＡ内に記憶
されたトランク線路Ａのアドレスをルーティング情報と
比較する。複数一致の場合には、比較器Ｃ及び交換点ｃ
ｐの両方へ接続された決定回路ＣＡが、切り換えられね
ばならぬ線路毎に配列された供給線路Ｚの順序を決定す
る。
成要素）を有する交換回路網用の交換回路網制御装置を
示し、その装置に用いられた回路要素の機能は第１図を
参照して既に広範に討論された。空間分割多重交換回路
網の方法で配設された幹線システムにおいて、トランク
線路（Ａ）の数と一致する数の入力バッファＢが各供給
線路Ｚへ接続され、そのバッファ内に供給されたブロッ
クが一時的に記憶される。入力バッファＢの出力側の母
線へ、この交換点へ割り当てられた比較器Ｃが接続され
、その比較器が段毎に配列されてメモリＳＣＡ内に記憶
されたトランク線路Ａのアドレスをルーティング情報と
比較する。複数一致の場合には、比較器Ｃ及び交換点ｃ
ｐの両方へ接続された決定回路ＣＡが、切り換えられね
ばならぬ線路毎に配列された供給線路Ｚの順序を決定す
る。
各比較器Ｃは、反転出力端子へ交換点ｃｐが接続され、
非反転出力端子へ決定回路ＣＡが接続されたフリップフ
ロップＦＦへ接続される。
非反転出力端子へ決定回路ＣＡが接続されたフリップフ
ロップＦＦへ接続される。
比較器によるルーティング情報の評価の後に、次の３つ
の場合が区別されるはずである。
の場合が区別されるはずである。
１、 ブロックＰｌｋがトランク線路ＡＬを目指し、こ
のトランク線路Ａ、が決定回路ＣＡによってそこへ割り
当てられる場合。この場合には交換点ＣＰが切り換わり
、ブロックＰｌｋは入力バッファＢ（解除信号ＡＬＥに
よってトリガされる）から読まれる。
のトランク線路Ａ、が決定回路ＣＡによってそこへ割り
当てられる場合。この場合には交換点ＣＰが切り換わり
、ブロックＰｌｋは入力バッファＢ（解除信号ＡＬＥに
よってトリガされる）から読まれる。
２、 ブロックＰｌｋがトランク線路ＡＬ を目指し、
このトランク線路航が決定回路ＣＡによって未だそこへ
割り当てられていない場合。これはトランク線路へ、が
割り当てられる迄（１と比較し）待っている状況である
。
このトランク線路航が決定回路ＣＡによって未だそこへ
割り当てられていない場合。これはトランク線路へ、が
割り当てられる迄（１と比較し）待っている状況である
。
３、 ブロックＰｌｋがトランク線路へ、を目指さない
場合。決定回路ＣＡからの信号が存在しない。解除信号
ＡＬＥがフリップフロップＦＦの反転出力端子を介して
トリガされる。ブロックＰｌｋ は読み出されるが、交
換点ＣＰを介してトランク線路へ、へは到達しない。
場合。決定回路ＣＡからの信号が存在しない。解除信号
ＡＬＥがフリップフロップＦＦの反転出力端子を介して
トリガされる。ブロックＰｌｋ は読み出されるが、交
換点ＣＰを介してトランク線路へ、へは到達しない。
第３図及び第４図の決定回路は空でないバッファについ
て供給線路１，２・・・・の謝絶する優先権を定義する
。
て供給線路１，２・・・・の謝絶する優先権を定義する
。
不公正な方法で決定アルゴリズムを実行しないために、
優先権のこの確立は、大まかには下記の方法で、各構成
要素ＢＨに対して異ならねばならない。
優先権のこの確立は、大まかには下記の方法で、各構成
要素ＢＨに対して異ならねばならない。
トランク線路 供給線路の謝絶する優先権１
１．２，３．・・・・・ ２ ２．３，４．・・・・・ ３ ３．４，５．・・・・・ 構成要素ＢＥは集信機（コンセントレータ−）として有
利に使用され得て、そのときそれは１つの線路上に集中
されるべきｍ個のデータの流れを起こす。反対の方向に
対してはこのとき別の要素が必要であり、それが第５図
に表現される。それは供給線路Ｚから来入するデータを
、それらのルーティング情報に従ってｎ個のトランク線
路Ａへ転送することを許容する。これはデマルチプレク
サの機能と一致する。
１．２，３．・・・・・ ２ ２．３，４．・・・・・ ３ ３．４，５．・・・・・ 構成要素ＢＥは集信機（コンセントレータ−）として有
利に使用され得て、そのときそれは１つの線路上に集中
されるべきｍ個のデータの流れを起こす。反対の方向に
対してはこのとき別の要素が必要であり、それが第５図
に表現される。それは供給線路Ｚから来入するデータを
、それらのルーティング情報に従ってｎ個のトランク線
路Ａへ転送することを許容する。これはデマルチプレク
サの機能と一致する。
転送衝突が起こらないから、決定回路ＣＡは省略される
。第３図からの要素は統計上のマルチプレフサとしても
動作し得る。この場合には比較器Ｃが、１つのブロック
が関係する供給線路Ｚでともかく利用できることを示す
ことになる。
。第３図からの要素は統計上のマルチプレフサとしても
動作し得る。この場合には比較器Ｃが、１つのブロック
が関係する供給線路Ｚでともかく利用できることを示す
ことになる。
第１図は入力緩衝装置を有する交換回路網の実例を示す
ブロック線図、 第２ａ図及び第２ｂ図は第１図及び第３図に示した入力
バッファの配分と交換回路網の比較のために示したブロ
ック線図、 第３図は交換回路網緩衝装置を有する交換回路網の一実
施例を示すブロック線図、 第４図は交換回路網緩衝装置を存する交換回路網の別の
実施例を示すブロック線図、 第５図は集信機として用いられる場合に入力緩衝装置を
有する交換回路網の別の実施例を示すブロック線図であ
る。 Ａ・・・トランク線路 ＡＬＥ・・・解除信号Ｂ・
・・入力バッファ ＢＥ・・・同一の構成の要素Ｃ
・・・比較器 ＣＡ・・・決定回路ｃｐ・・
・交換点 ＤＣ・・・データクロック信号 ＤＨＮ・・・抑制信号 Ｅ・・・構成要素ＦＦ・
・・フリップフロップ ＋ＩＣ・・・フレームクロック信号 ■・・・起動回路 ■旧・・境界回路Ｌ・・・
論理回路 ０１・・・第１のオアゲート０２・・・第２のオアゲー
トＰ・・・緩衝器回路 Ｒ・・・リセット入力端
子Ｒ５・・・双安定素子 Ｓ・・・セット入力端
子ＳＣＡ・・・メモリ ＳＲ・・・シフトレジ
スタＴ・・・クロシフ信号制御回路 Ｕｌ・・・第１のアンドゲート Ｕ２・・・第２のアンドゲート Ｚ・・・供給線路 Ｆｉｇ ａ Ｆｉｇ １ Ｆｉｇ、 ２ｂ
ブロック線図、 第２ａ図及び第２ｂ図は第１図及び第３図に示した入力
バッファの配分と交換回路網の比較のために示したブロ
ック線図、 第３図は交換回路網緩衝装置を有する交換回路網の一実
施例を示すブロック線図、 第４図は交換回路網緩衝装置を存する交換回路網の別の
実施例を示すブロック線図、 第５図は集信機として用いられる場合に入力緩衝装置を
有する交換回路網の別の実施例を示すブロック線図であ
る。 Ａ・・・トランク線路 ＡＬＥ・・・解除信号Ｂ・
・・入力バッファ ＢＥ・・・同一の構成の要素Ｃ
・・・比較器 ＣＡ・・・決定回路ｃｐ・・
・交換点 ＤＣ・・・データクロック信号 ＤＨＮ・・・抑制信号 Ｅ・・・構成要素ＦＦ・
・・フリップフロップ ＋ＩＣ・・・フレームクロック信号 ■・・・起動回路 ■旧・・境界回路Ｌ・・・
論理回路 ０１・・・第１のオアゲート０２・・・第２のオアゲー
トＰ・・・緩衝器回路 Ｒ・・・リセット入力端
子Ｒ５・・・双安定素子 Ｓ・・・セット入力端
子ＳＣＡ・・・メモリ ＳＲ・・・シフトレジ
スタＴ・・・クロシフ信号制御回路 Ｕｌ・・・第１のアンドゲート Ｕ２・・・第２のアンドゲート Ｚ・・・供給線路 Ｆｉｇ ａ Ｆｉｇ １ Ｆｉｇ、 ２ｂ
Claims (1)
- 【特許請求の範囲】 １、ブロックが時分割多重方法、特に非同期時分割多重
方法に従って伝送され、且つブロックのヘッダーに含ま
れるルーティング情報を基礎とする伝送システムを通し
て切り換えられる伝送システム用交換回路網において、 交換回路網は空間分割多重交換回路網に従って同じ構造
の要素（ＢＥ）により構成され、それらの要素はおのお
の割り当てられた比較器（Ｃ）、入力バッファ（Ｂ）、
決定回路（ＣＡ）及びクロック信号制御回路（Ｙ）を伴
う交換点（ＣＰ）の段を有し、 １個の境界回路（ＩＭ）が各供給線路（Ｚ＿１・・・・
Ｚ＿ｍ）へ接続され、その境界回路内ではブロックが一
時的に記憶され、フレーム同期化され且つ直列から並列
への交換を受け、又この境界回路が母線のような結線へ
接続され、 且つ、この母線のような結線が要素（ＢＥ）へ接続され
る、 ことを特徴とする、伝送システム用交換回路網。 ２、ブロックが時分割多重方法、特に非同期時分割多重
方法に従って伝送され、且つブロックのヘッダーに含ま
れるルーティング情報を基礎とする伝送システムを通し
て切り換えられる伝送システム用交換回路網制御装置に
おいて、 空間分割多重交換回路網に従って構成された幹線システ
ム中に、トランク線路（Ａ）の数と一致する数の入力バ
ッファ（Ｂ）が各供給線路（Ｚ）へ接続され、その入力
バッファ内には印加されたブロックが一時的に記憶され
、 ルーティング情報が記憶されるシフトレジスタ（ＳＲ）
が入力バッファ（Ｂ）へ接続され、且つ、各シフトレジ
スタ（ＳＲ）が交換点（ＣＰ）へ及びこの交換点（ＣＰ
）へ割り当てられた比較器（Ｃ）へも接続され、この比
較器が段毎に配設されたトランク線路（Ａ）のアドレス
をルーティング情報と比較する、 ことを特徴とする伝送システム用交換回路網制御装置。 ３、各比較器（Ｃ）がフリップフロップ（ＦＦ）へ接続
され、そのフリップフロップの反転出力端子が交換点（
ＣＰ）へ接続され、非反転出力端子が決定回路（ＣＡ）
へ接続されたことを特徴とする請求項２記載の伝送シス
テム用交換回路網制御装置。 ４、供給線路（Ｚ）上のブロックをルーティング情報に
従って複数のトランク線路（Ａ）へ切り換えるように、
複数の比較器（Ｃ）とそれに接続されるフリップフロッ
プ（ＦＦ）とを備えて、集信機として使用することを特
徴とする請求項１又は２記載の交換回路網制御装置を具
えた交換回路網。 ５、ブロックが時分割多重方法、特に非同期時分割多重
方法に従って伝送され、且つブロックのヘッダーに含ま
れるルーティング情報を基礎とする伝送システムを通し
て切り換えられる伝送システム用交換回路網制御装置に
おいて、 空間分割多重交換回路網に従って構成された幹線システ
ム中に、トランク線路（Ａ）の数と一致する数の入力バ
ッファ（Ｂ）が各供給線路（Ｚ）へ接続され、その入力
バッファ内には印加されたブロックが一時的に記憶され
、 レジスタ内にルーティング情報が記憶されるシフトレジ
スタ（ＳＲ）が入力バッファ（Ｂ）へ接続され、 各シフトレジスタ（ＳＲ）が交換点（ＣＰ）へ及びこの
交換点（ＣＰ）へ割り当てられた比較器（Ｃ）へも接続
され、この比較器が段毎に配設されたトランク線路（Ａ
）のアドレスをルーティング情報と比較し、 且つ、複数の一致が存在する場合には、比較器（Ｃ）へ
及び交換点（ＣＰ）への両方に接続された決定回路（Ｃ
Ａ）によって、線路毎に配設された供給線路（Ｚ）が切
り換えられるべき順序が決定される、 ことを特徴とする伝送システム用交換回路網制御装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3743685.6 | 1987-12-23 | ||
| DE19873743685 DE3743685A1 (de) | 1987-12-23 | 1987-12-23 | Koppelfeld und koppelfeldsteuerung fuer ein vermittlungssystem |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH024073A true JPH024073A (ja) | 1990-01-09 |
Family
ID=6343345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63319694A Pending JPH024073A (ja) | 1987-12-23 | 1988-12-20 | 伝送システム用交換回路網及び交換回路網制御装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5128927A (ja) |
| EP (1) | EP0322075B1 (ja) |
| JP (1) | JPH024073A (ja) |
| CA (1) | CA1332001C (ja) |
| DE (2) | DE3743685A1 (ja) |
| ES (1) | ES2052692T3 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5299764A (en) * | 1991-10-23 | 1994-04-05 | Scott David R | In-space servicing of spacecraft employing artificial life robotics |
| US5421540A (en) * | 1992-08-26 | 1995-06-06 | Ting; Paul C. | Method and apparatus for disposal/recovery of orbiting space debris |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4004889A1 (de) * | 1990-02-16 | 1991-08-22 | Philips Patentverwaltung | Koppelelement fuer ein asynchrones zeitvielfachuebermittlungssystem |
| DE4010535A1 (de) * | 1990-04-02 | 1991-10-10 | Philips Patentverwaltung | Koppelelement fuer ein asynchrones zeitvielfachuebermittlungssystem |
| JP2751698B2 (ja) * | 1991-12-13 | 1998-05-18 | 日本電気株式会社 | 自己ルーチングスイッチ回路 |
| MX9306994A (es) * | 1992-12-15 | 1994-06-30 | Ericsson Telefon Ab L M | Sistema de control de flujo para interruptores de paquete. |
| US5442628A (en) * | 1993-11-15 | 1995-08-15 | Motorola, Inc. | Local area network data processing system containing a quad elastic buffer and layer management (ELM) integrated circuit and method of switching |
| US7701932B2 (en) * | 2003-06-18 | 2010-04-20 | Motorola, Inc. | Distributed automatically-configuring switching system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61127250A (ja) * | 1984-11-27 | 1986-06-14 | Kokusai Denshin Denwa Co Ltd <Kdd> | パケツト交換方式 |
| JPS62247653A (ja) * | 1986-04-21 | 1987-10-28 | Hitachi Ltd | パケツト交換機の構成方式 |
| JPS6429045A (en) * | 1987-07-23 | 1989-01-31 | Nec Corp | Data switching channel system |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2497040B1 (fr) * | 1980-12-24 | 1988-03-18 | Duquesne Jean | Reseau de telecommunications par paquets |
| FR2538976A1 (fr) * | 1982-12-29 | 1984-07-06 | Servel Michel | Systeme de commutation de paquets synchrones de longueur fixe |
| FR2572871B1 (fr) * | 1984-11-08 | 1987-01-23 | Labo Cent Telecommunicat | Commutateur de paquets asynchrone |
| US4630259A (en) * | 1984-11-14 | 1986-12-16 | At&T Bell Laboratories | Lockup detection and recovery in a packet switching network |
| US4731878A (en) * | 1985-11-29 | 1988-03-15 | American Telephone And Telegraph Company, At&T Bell Laboratories | Self-routing switch node combining electronic and photonic switching |
| NL8600613A (nl) * | 1986-03-10 | 1987-10-01 | At & T & Philips Telecomm | Breedband ruimteschakelnetwerk en parallel-serie-omzetter en serie-parallel-omzetter voor toepassing in een dergelijk ruimteschakelnetwerk. |
| US4760570A (en) * | 1986-08-06 | 1988-07-26 | American Telephone & Telegraph Company, At&T Bell Laboratories | N-by-N "knockout" switch for a high-performance packet switching system |
| US4780870A (en) * | 1986-09-05 | 1988-10-25 | American Telephone And Telegraph Company, At&T Bell Laboratories | Packet switch |
-
1987
- 1987-12-23 DE DE19873743685 patent/DE3743685A1/de not_active Withdrawn
-
1988
- 1988-12-19 DE DE88202963T patent/DE3888137D1/de not_active Expired - Fee Related
- 1988-12-19 ES ES88202963T patent/ES2052692T3/es not_active Expired - Lifetime
- 1988-12-19 EP EP88202963A patent/EP0322075B1/de not_active Expired - Lifetime
- 1988-12-20 CA CA000586419A patent/CA1332001C/en not_active Expired - Fee Related
- 1988-12-20 JP JP63319694A patent/JPH024073A/ja active Pending
-
1990
- 1990-05-04 US US07/518,889 patent/US5128927A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61127250A (ja) * | 1984-11-27 | 1986-06-14 | Kokusai Denshin Denwa Co Ltd <Kdd> | パケツト交換方式 |
| JPS62247653A (ja) * | 1986-04-21 | 1987-10-28 | Hitachi Ltd | パケツト交換機の構成方式 |
| JPS6429045A (en) * | 1987-07-23 | 1989-01-31 | Nec Corp | Data switching channel system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5299764A (en) * | 1991-10-23 | 1994-04-05 | Scott David R | In-space servicing of spacecraft employing artificial life robotics |
| US5421540A (en) * | 1992-08-26 | 1995-06-06 | Ting; Paul C. | Method and apparatus for disposal/recovery of orbiting space debris |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3743685A1 (de) | 1989-07-06 |
| ES2052692T3 (es) | 1994-07-16 |
| EP0322075A2 (de) | 1989-06-28 |
| EP0322075B1 (de) | 1994-03-02 |
| CA1332001C (en) | 1994-09-13 |
| EP0322075A3 (de) | 1991-07-31 |
| US5128927A (en) | 1992-07-07 |
| DE3888137D1 (de) | 1994-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0276349B1 (en) | Apparatus for switching information between channels for synchronous information traffic and asynchronous data packets | |
| US5168492A (en) | Rotating-access ATM-STM packet switch | |
| US5008878A (en) | High-speed modular switching apparatus for circuit and packet switched traffic | |
| US5406556A (en) | Output buffered packet switch with a flexible buffer management scheme | |
| US6320863B1 (en) | Backplane architecture for dynamic synchronous transfer mode | |
| US4539679A (en) | Synchronization in a communication network of interconnected rings | |
| US6535516B1 (en) | Shared memory based network switch and the network constructed with the same | |
| US4782478A (en) | Time division circuit switch | |
| US6931002B1 (en) | Hybrid switching | |
| US4969149A (en) | Switching network for a switching system | |
| JPH0581105B2 (ja) | ||
| JPH022767A (ja) | パケット交換装置 | |
| US5768270A (en) | ATM switch using synchronous switching by groups of lines | |
| US4891802A (en) | Method of and circuit arrangement for controlling a switching network in a switching system | |
| US5285445A (en) | Switching network and switching network control for a switching node in a wideband transmission system | |
| JPH03135133A (ja) | マルチメディア統合ネットワークシステム | |
| JPWO1997017779A1 (ja) | 固定長セルを使用した移動通信の基地局と交換局間の伝送システム | |
| US5128927A (en) | Switching network and switching network control for a transmission system | |
| JP2711134B2 (ja) | 交換モジュール | |
| JP2752116B2 (ja) | 交換ノード | |
| CA2056827C (en) | Modular communication system with allocatable bandwidth | |
| US7345995B2 (en) | Conflict resolution in data stream distribution | |
| US6683854B1 (en) | System for checking data integrity in a high speed packet switching network node | |
| JP2546490B2 (ja) | スイッチング・システム | |
| JPH02143747A (ja) | 通信システム用交換回路網 |