JPH0237592U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案の一実施例を示す回路図、第２
図は第１図の装置の動作を説明する波形図、第３
図及び第４図は本考案の変形実施例の説明図であ
る。第５図は従来装置の回路図、第６図はその課
題を説明するための波形図である。 Ｑ１，Ｑ５，Ｑ７……スイツチング素子、Ｑ２
……誤差アンプ、Ｑ３……パルス幅制御回路。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 入力直流電圧を第１のスイツチング素子に
   よりオンオフしてメイントランスの一次巻線に印
   加し、この二次巻線に誘起されたスイツチング信
   号を整流平滑化する主出力回路と、 この主出力回路の出力電圧を所定の基準電圧と
   比較して誤差信号を求める誤差増幅手段と、 この誤差信号が小さくなる方向に前記第１のス
   イツチング素子に制御信号を送るパルス幅制御回
   路と、 前記主出力回路と共通若しくは独立に設けられ
   た入力直流電圧を第２のスイツチング素子により
   オンオフしてサブトランスの一次巻線に印加し、
   この二次巻線に誘起されたスイツチング信号を整
   流平滑化して副出力電圧を供給すると共に、当該
   サブトランスの制御巻線に生じる電圧によつて当
   該第２のスイツチング素子を制御して当該副出力
   電圧の定電圧化をする副出力回路と、 よりなる補助電源付きスイツチング電源装置であ
   つて、 前記第１のスイツチング素子のスイツチング周
   期（τ１）に比較して、前記第２のスイツチング
   素子のスイツチング周期（τ２）回路定数を長く
   する（τ２≧τ１）と共に、 前記第１のスイツチング素子のオン又はオフす
   るタイミングに関連して、前記第２のスイツチン
   グ素子をオフさせる同期手段を設けたこと、 を特徴とする補助電源付きスイツチング電源装置
   。 (2) 前記回路定数は、 τ１≦Ｅｉｎ・τｏｎ／（２・Ｌ・Ｐ）
   であることを特徴とする請求項１記載の補助電源
   付きスイツチング電源装置。 ここで、 Ｅｉｎ：副出力回路の入力直流電圧、 τｏｎ：第２のスイツチング素子がスイツチン
   グ周期（τ２）の間でオンしている時間、 Ｌ：サブトランスの一次側巻線インダクタンス
   、 Ｐ：副出力回路の出力する電力。 (3) 前記同期化手段は、前記パルス幅制御信号
   の出力信号を第３のスイツチング素子により増幅
   して、前記第２のスイツチング素子の制御端子に
   供給することを特徴とする請求項１記載の補助電
   源付きスイツチング電源装置。 (4) 前記同期化手段は、前記メイントランスの
   一次巻線の陰極側信号を第３のスイツチング素子
   により増幅して、前記第２のスイツチング素子の
   制御端子に供給することを特徴とする請求項１記
   載の補助電源付きスイツチング電源装置。