JPH0237450A - Channel device - Google Patents

Channel device

Info

Publication number
JPH0237450A
JPH0237450A JP18874288A JP18874288A JPH0237450A JP H0237450 A JPH0237450 A JP H0237450A JP 18874288 A JP18874288 A JP 18874288A JP 18874288 A JP18874288 A JP 18874288A JP H0237450 A JPH0237450 A JP H0237450A
Authority
JP
Japan
Prior art keywords
ccw
tic
command
address
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18874288A
Other languages
Japanese (ja)
Inventor
Katsuhiro Yagi
八木 且広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18874288A priority Critical patent/JPH0237450A/en
Publication of JPH0237450A publication Critical patent/JPH0237450A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To suppress the occurrence of command overrun at the time when the command of a chained CCW is a branch instruction (TIC) by eliminating a need of CCW fetch when the destination of the TIC is the just preceding CCW. CONSTITUTION:A TIC decision circuit 26 decides a TIC to send a TIC decision signal, and meanwhile, a comparing circuit 25 compares the preceding CCW address in a preceding CCW address register 24 with the TIC destination CCW address in an execution CCW register 22 to send a coincidence signal. When the TIC decision circuit 26 indicates the TIC and the comparing circuit 25 indicates the coincidence, a fetch control circuit 27 instructs a selecting circuit 21 to select the output of a preceding CCW register 23, and the next CCW is not fetched but the CCW in the preceding CCW register 23 is stored in the execution CCW register 22 through the selecting circuit 21. Then, an I/O 30 is started through a command executing part 28 to execute the command. Since the next CCW is not fetched from a memory 10 but the CCW in a channel device 20 is used in this case, the time required for command sending is shortened. Thus, command overrun is prevented.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はチャネル装置に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a channel device.

[従来の技術] 中央処理装置(以下CPUと略称する)がチャネル装置
(以下、CHと略称する)にチャネルプログラムの実行
を命令するときは、チャネルプログラムの先頭アドレス
を指定し、起動をかける。
[Prior Art] When a central processing unit (hereinafter abbreviated as CPU) instructs a channel device (hereinafter abbreviated as CH) to execute a channel program, it specifies the start address of the channel program and activates it.

第4図はこの後の主記憶装置、チャネル装置、入出力装
置の従来動作を示すタイムチャートである。IloにC
CW中のコマンドを渡す。Iloはコマンドを受は取り
、コマンドを実行する。その後、CHは、Iloからコ
マンドの終了報告を受は取ると、終了状態をチエツクし
、異常がなく、かつCCWがチエイン・コマンドを示し
ている場合には、次にCCWをメモリからフェッチし、
Iloに対してコマンドを渡し、その実行を続ける。こ
の時、チエインされたCCWのコマンドが、他のCCW
に分岐する分岐命令(以下、TICと略称する)であっ
た場合には、もう−度メモリからCCWフェッチを行な
い、そのコマンドをIloに渡す。
FIG. 4 is a time chart showing the conventional operation of the main storage device, channel device, and input/output device after this. C to Ilo
Pass the command during CW. Ilo receives commands and executes them. After that, when the CH receives the command completion report from Ilo, it checks the completion status, and if there is no abnormality and the CCW indicates a chain command, then it fetches the CCW from the memory,
Pass the command to Ilo and continue its execution. At this time, the chained CCW's command is transmitted to the other CCW.
If it is a branch instruction (hereinafter abbreviated as TIC) that branches to , the CCW fetch is performed from the memory again and the command is passed to Ilo.

[発明が解決すしようとする課題] 上述した従来のチャネル装置は、CCWのコマンドがT
ICであフた場合には、1回のI10起動に対してメモ
リから2回のCCWフェッチ(TICおよびTIC先の
CCW)が必要となり、Iloからのコマンドの終了を
受は取ってから、次にコマンドを発行するまでの時間が
かかり過ぎるためIloの監視時間を超え、コマンドオ
ーバーランとなる場合があるという欠点がある。
[Problem to be solved by the invention] In the conventional channel device described above, the CCW command is
If the IC runs out, two CCW fetches from memory (TIC and TIC destination CCW) are required for one I10 startup, and after receiving the end of the command from Ilo, the next There is a drawback that it takes too much time to issue a command, which exceeds the Ilo monitoring time, resulting in a command overrun.

[課題を解決するための手段] 本発明のチャネル装置は、 現在実行中のチャネルコマンド語を保持する実行CCW
保持手段と、 前記現在実行中のチャネルコマンド語の直前に実行され
たチャネルコマンド語を保持する前CCW保持手段と、 前記現在実行中のチャネルコマンド語の直航に実行され
たチャネルコマンド語のアドレスを保持する前CCWア
ドレス保持手段と、 前記実行CCW保持手段に保持されたチャネルコマンド
語のデータアドレス部と前記面CCWアドレス保持手段
に保持されたアドレスとの一致を比較する比較手段と、 前記実行CCW保持手段に保持されたチャネルコマンド
語のコマンド部が分岐命令か否かを判断する分岐判定手
段と、 前記分岐判定手段が分岐を示し、かつ前記比較手段が一
致を示した場合には前記前CCW保持手段内のCCWを
前記実行CCW保持手段に移送して次実行チャネルコマ
ンド語とするフェッチ制御回路とを有す−る。
[Means for Solving the Problems] The channel device of the present invention has an execution CCW that holds the channel command word currently being executed.
holding means; a previous CCW holding means for holding a channel command word executed immediately before the currently executed channel command word; and an address of a channel command word executed orthogonally to the currently executed channel command word; a previous CCW address holding means for holding a previous CCW address; a comparing means for comparing a data address part of a channel command word held in the execution CCW holding means with an address held in the surface CCW address holding means; branch determining means for determining whether a command part of a channel command word held in the CCW holding means is a branch instruction; and when the branch determining means indicates a branch and the comparing means indicates a match, and a fetch control circuit that transfers the CCW in the CCW holding means to the execution CCW holding means and uses it as a next execution channel command word.

[作 用] 一般に、TICはTicの直前のCCWに分岐する場合
が多い。そこで、直前に実行されたCCWとそのアドレ
スを保持しておき、TICの直前に分岐する場合、チャ
ネル装置内に保持されている直前に実行されたCCWを
使用するため、コマンド送出までの時間が短くなる。
[Operation] Generally, TIC often branches to the CCW immediately before Tic. Therefore, if the most recently executed CCW and its address are retained and a branch is made just before the TIC, the most recently executed CCW retained in the channel device is used, so the time required to send the command is Becomes shorter.

[実施例コ 次に、本発明の実施例について図面を参照して説明する
[Embodiments] Next, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明のチャネル装置の一実施例を示すブロッ
ク図である。
FIG. 1 is a block diagram showing an embodiment of the channel device of the present invention.

チャネル装置20はメモリ10とl1030との間にあ
って、フェッチ制御回路27の出力によってメモリ10
の出力および前CCWレジスタ23の出力のどちらかを
選択し、その出力を実行CCWレジスタ22に供給する
選択回路21と、チャネル装置20内で現在実行されて
いるCCWを保持する実行CCWレジスタ22と、現在
実行されているCCWの前に実行されたCCWを保持す
る実行CCWレジスタ23と、前CCWレジスタ23に
保持されているCCWのCCWアドレスを保持する前C
CWレジスタ24と、前回実行されたCCWのアドレス
と現在実行中のCCWのデータアドレス部とを比較し、
致している場合には一致信号をフェッチ制御回路27に
送出する比較回路25と、実行CCWがTICを示して
いるかどうかを判定してTICであればTIC判定信号
をフェッチ制御回路27に送出するTIC判定信号をフ
ェッチ制御回路27に送出するTIC判定回路26と、
比較回路25から一致信号が出力され、かつTIC判定
回路26からTIC判定信号が出力されている場合には
選択回路21に前CCWレジスタ23の出力を選択する
ように指示し、メモリ10に対してはCCWフェッチ要
求を出さず、そうでない場合にはメモリ10に対してC
CWフェッチ要求を出し、選択回路21にメモリ10の
出力を選択するよう指示するフェッチ制御回路27と、
l1030に対してコマンドの実行を指示するコマンド
実行部28とを含んでいる。
The channel device 20 is located between the memory 10 and the l1030, and is connected to the memory 10 by the output of the fetch control circuit 27.
and the output of the previous CCW register 23 and supplies the output to the execution CCW register 22; and an execution CCW register 22 that holds the CCW currently being executed in the channel device 20. , an execution CCW register 23 that holds the CCW executed before the currently executed CCW, and a previous CCW register 23 that holds the CCW address of the CCW held in the previous CCW register 23.
Compare the CW register 24, the address of the last executed CCW, and the data address part of the currently executed CCW,
a comparison circuit 25 that sends a match signal to the fetch control circuit 27 if the execution CCW is TIC, and a TIC that judges whether the execution CCW indicates TIC and sends a TIC determination signal to the fetch control circuit 27 if it is TIC a TIC determination circuit 26 that sends a determination signal to the fetch control circuit 27;
When the comparison circuit 25 outputs a match signal and the TIC determination circuit 26 outputs a TIC determination signal, the selection circuit 21 is instructed to select the output of the previous CCW register 23, and the memory 10 is does not issue a CCW fetch request, otherwise CCW is sent to memory 10.
a fetch control circuit 27 that issues a CW fetch request and instructs the selection circuit 21 to select the output of the memory 10;
It includes a command execution unit 28 that instructs the 11030 to execute a command.

第2図は本実施例でのCCWの形式を示す図である。FIG. 2 is a diagram showing the format of CCW in this embodiment.

CCWはコマンド部、フラグ部、カウント部およびデー
タアドレス部から構成され、コマンドがTICの場合に
はデータアドレスがTIC先のCCWアドレスとなる。
The CCW is composed of a command section, a flag section, a count section, and a data address section, and when the command is a TIC, the data address becomes the CCW address of the TIC destination.

第3図は本実施例のチャネル装置20およびl1030
の動作を示すタイムチャートである。
FIG. 3 shows the channel device 20 and l1030 of this embodiment.
3 is a time chart showing the operation of FIG.

次に、本実施例の動作について第1図を参照して説明す
る。
Next, the operation of this embodiment will be explained with reference to FIG.

cpu (図示せず)からチャネル装置2oにチャネル
プログラムの実行が指示されると、CPUが指定したア
ドレスからCCWをフェッチし選択回路21を通して実
行CCWレジスタ22に格納する。
When the CPU (not shown) instructs the channel device 2o to execute a channel program, the CPU fetches the CCW from the specified address and stores it in the execution CCW register 22 through the selection circuit 21.

そして、コマンド実行部28を通してl1030に起動
をかけ、コマンドを実行する。コマンドが実行され、そ
の後、l1030からの終了ステータスを受は取ると、
終了状態をチエツクする。終了状態に異常がなく、かつ
CCWがチエインコマンドを示している場合には実行C
CWレジスタ22に格納されているCCWを館CCWレ
ジスタ23に、実行CCWアドレスを前CCWアドレス
レジスタ24に格納する。そして次のCCWをフェッチ
し選択回路21を通して実行CCWレジスタ22に格納
する。
Then, the l1030 is activated through the command execution unit 28 to execute the command. When the command is executed and then receives the exit status from l1030,
Check completion status. If there is no abnormality in the end status and the CCW indicates a chain command, execute C.
The CCW stored in the CW register 22 is stored in the current CCW register 23, and the execution CCW address is stored in the previous CCW address register 24. Then, the next CCW is fetched and stored in the execution CCW register 22 through the selection circuit 21.

このCCWがTICでなければ、コマンド実行部28を
通して、l1030に起動をかけ、コマンドを実行する
If this CCW is not TIC, it activates l1030 through the command execution unit 28 and executes the command.

CCWがTICで、かつ前CCWアドレスとTIC先C
CWアドレスとが一致しなかった場合を考える。
CCW is TIC, and previous CCW address and TIC destination C
Consider the case where the CW address and the CW address do not match.

実行CCWレジスタ22内のCCWがTICの場合には
TIC判定回路26がTICであることを判定し、TI
C判定信号を送出している。一方、比較回路25は前C
CWアドレスレジスタ24内の前CCWアドレスと、実
行CCWレジスタ22内のTIC先CCWアドレスとを
比較し、不一致であるので一致信号は送出しない。フェ
ッチ制御回路27はTIC判定回路26がTICを示し
ているが比較回路25が不一致を示しているので、メモ
リ10に対してCCWのフェッチ要求を出す。その後、
メモリ10からCCWが選択回路21を通して実行CC
Wレジスタ22に格納され、コマンド実行部28を通し
てコマンドが実行される。
When the CCW in the execution CCW register 22 is TIC, the TIC determination circuit 26 determines that it is TIC, and
A C judgment signal is being sent. On the other hand, the comparison circuit 25
The previous CCW address in the CW address register 24 and the TIC destination CCW address in the execution CCW register 22 are compared, and since they do not match, no match signal is sent. The fetch control circuit 27 issues a CCW fetch request to the memory 10 since the TIC determination circuit 26 indicates TIC, but the comparison circuit 25 indicates no match. after that,
CCW from memory 10 is executed through selection circuit 21
The command is stored in the W register 22 and executed through the command execution unit 28.

次に、CCWがTICで、かつ前CCWアドレスとTI
C先CCWアドレスとが一致した場合を考える(第3図
のタイムチャートはこの場合を示している)。CCWが
TICの場合は一般にこの場合が多い。
Next, if the CCW is TIC and the previous CCW address and TI
Consider the case where the C destination CCW address matches (the time chart in FIG. 3 shows this case). This is generally the case when CCW is TIC.

TIC判定回路26がTICであることを判定し、TI
C判定信号を送出している。一方、比較回路25は前C
CWアドレスレジスタ24内の前CCWアドレスと、実
行CCWレジスタ22内のTIC先CCWアドレスとを
比較し、一致信号を送出している。フェッチ制御回路2
7はTIC判定回路26がTICを示し、比較回路25
が一致を示しているので、選択回路21に前CCWレジ
スタ23の出力を選択するように指示し、次CCWをフ
ェッチせずに前CCWレジスタ23内のCCWを選択回
路21を通して実行CCWレジスタ22に格納する。そ
してコマンド実行部28を通してl1030に起動をか
けコマンドを実行する。この場合状CCWを新たにメモ
リ10からフェッチせず、チャネル装置20内部のCC
Wを使用するためコマンド送出までの時間が短い。
The TIC determination circuit 26 determines that it is TIC, and the TI
A C judgment signal is being sent. On the other hand, the comparison circuit 25
The previous CCW address in the CW address register 24 and the TIC destination CCW address in the execution CCW register 22 are compared, and a match signal is sent out. Fetch control circuit 2
7 indicates TIC by the TIC determination circuit 26, and the comparison circuit 25
indicates a match, so the selection circuit 21 is instructed to select the output of the previous CCW register 23, and the CCW in the previous CCW register 23 is passed through the selection circuit 21 to the execution CCW register 22 without fetching the next CCW. Store. Then, the l1030 is activated through the command execution unit 28 to execute the command. In this case, the state CCW is not newly fetched from the memory 10 and the CCW inside the channel device 20 is
Since W is used, the time required to send a command is short.

なお、本発明はマイクロプログラム制御方式のチャネル
装置ではマイクロプログラムによっても実現可能である
Note that the present invention can also be implemented by a microprogram in a channel device using a microprogram control method.

[発明の効果] 以上説明したように本発明は、TIC先が直前のCCW
の場合にはCCWのフェッチを不要とすることにより、
チエインされたCCWのコマンドがTICであった場合
でも、コマンドオーバーランの発生を抑止する効果があ
る。
[Effect of the invention] As explained above, the present invention enables the TIC destination to
By eliminating the need to fetch the CCW in the case of
Even if the chained CCW command is a TIC, there is an effect of suppressing the occurrence of a command overrun.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のチャネル装置の一実施例を示すブロッ
ク図、第2図は本実施例でのCCWの形式を示す図、第
3図は本実施例のチャネル装置20およびl1030の
動作を示すタイムチャート、第4図は従来のチャネルお
よびIloの動作を示すタイムチャートである。 IO・・・メモリ、 20・・・チャネル装置、 30・・−Ilo、 21・・・選択回路、 22・・・実行CCWレジスタ、 23・・・前CCWレジスタ、 24・・・前CCWアドレスレジスタ、25・・・比較
回路、 26・・・TIC判定回路、 27・・・フェッチ制御回路、 28・・・コマンド実行部。
FIG. 1 is a block diagram showing an embodiment of the channel device of the present invention, FIG. 2 is a diagram showing the format of CCW in this embodiment, and FIG. 3 is a diagram showing the operation of the channel device 20 and l1030 of this embodiment. FIG. 4 is a time chart showing the operation of the conventional channel and Ilo. IO...Memory, 20...Channel device, 30...-Ilo, 21...Selection circuit, 22...Execution CCW register, 23...Previous CCW register, 24...Previous CCW address register , 25... Comparison circuit, 26... TIC determination circuit, 27... Fetch control circuit, 28... Command execution unit.

Claims (1)

【特許請求の範囲】 1、メモリと入出力装置との間にあってチャネルコマン
ド語の実行を制御するチャネル装置において、 現在実行中のチャネルコマンド語を保持する実行CCW
保持手段と、 前記現在実行中のチャネルコマンド語の直前に実行され
たチャネルコマンド語を保持する前CCW保持手段と、 前記現在実行中のチャネルコマンド語の直前に実行され
たチャネルコマンド語のアドレスを保持する前CCWア
ドレス保持手段と、 前記実行CCW保持手段に保持されたチャネルコマンド
語のデータアドレス部と前記前CCWアドレス保持手段
に保持されたアドレスとの一致を比較する比較手段と、 前記実行CCW保持手段に保持されたチャネルコマンド
語コマンド部が分岐命令か否かを判断する分岐判定手段
と、 前記分岐判定手段が分岐を示し、かつ前記比較手段が一
致を示した場合には前記前CCW保持手段内のCCWを
前記実行CCW保持手段に移送して次実行チャネルコマ
ンド語とするフェッチ制御回路とを有することを特徴と
するチャネル装置。
[Claims] 1. In a channel device that is located between a memory and an input/output device and controls the execution of a channel command word, an execution CCW that holds a channel command word that is currently being executed.
holding means; a previous CCW holding means for holding a channel command word executed immediately before the currently executed channel command word; and a previous CCW holding means for holding the address of the channel command word executed immediately before the currently executed channel command word. previous CCW address holding means for holding the previous CCW address; comparison means for comparing the data address part of the channel command word held in the execution CCW holding means with the address held in the previous CCW address holding means; branch determining means for determining whether or not the channel command word command part held in the holding means is a branch instruction; and when the branch determining means indicates a branch and the comparing means indicates a match, the previous CCW is retained. A channel device comprising: a fetch control circuit that transfers a CCW in the means to the execution CCW holding means to use it as a next execution channel command word.
JP18874288A 1988-07-27 1988-07-27 Channel device Pending JPH0237450A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18874288A JPH0237450A (en) 1988-07-27 1988-07-27 Channel device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18874288A JPH0237450A (en) 1988-07-27 1988-07-27 Channel device

Publications (1)

Publication Number Publication Date
JPH0237450A true JPH0237450A (en) 1990-02-07

Family

ID=16228979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18874288A Pending JPH0237450A (en) 1988-07-27 1988-07-27 Channel device

Country Status (1)

Country Link
JP (1) JPH0237450A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010079612A (en) * 2008-09-26 2010-04-08 Fujitsu Ltd Program and apparatus for pre-fetching channel command word

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010079612A (en) * 2008-09-26 2010-04-08 Fujitsu Ltd Program and apparatus for pre-fetching channel command word

Similar Documents

Publication Publication Date Title
US4181938A (en) Processor device
US5155821A (en) Command performing order change-over system in data processor
US5581776A (en) Branch control system for rom-programmed processor
JPS63250702A (en) Sequence controller
JPS58197553A (en) Program monitor
JPH0237450A (en) Channel device
JP3956305B2 (en) Nonvolatile semiconductor memory device and data processing device
JPS59206947A (en) Microprogram controlling device
JP3147727B2 (en) Information processing apparatus and control method thereof
JPS6260047A (en) Channel command word processor
JP2860395B2 (en) Channel command prefetch controller
JPS60229141A (en) Preserving system of register data
JP2853458B2 (en) Instruction string switching method and arithmetic processor using the same
JPS6258339A (en) Instruction fetching controller
JPH04311225A (en) System for executing microprocessor instruction
JPS595931B2 (en) Address stop method for arithmetic processing system
JP2913963B2 (en) Instruction buffer system
JPS63132362A (en) Command operation control system
JPS61240341A (en) Microprogram controller
JPH01240941A (en) Information processor
JPS62298842A (en) Trace circuit
JPH03212732A (en) Memory command processor
JPS6273340A (en) Central processing unit
JPS6027419B2 (en) interrupt control device
JPH07271608A (en) Interruption generating circuit