JPH0234027A - Solid-state relay - Google Patents
Solid-state relayInfo
- Publication number
- JPH0234027A JPH0234027A JP63185289A JP18528988A JPH0234027A JP H0234027 A JPH0234027 A JP H0234027A JP 63185289 A JP63185289 A JP 63185289A JP 18528988 A JP18528988 A JP 18528988A JP H0234027 A JPH0234027 A JP H0234027A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- overcurrent
- turned
- resistor
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006378 damage Effects 0.000 claims abstract description 5
- 239000007787 solid Substances 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000002265 prevention Effects 0.000 abstract description 5
- 238000001514 detection method Methods 0.000 description 7
- 102000004213 Neuropilin-2 Human genes 0.000 description 4
- 108090000770 Neuropilin-2 Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 101150090280 MOS1 gene Proteins 0.000 description 1
- 101100401568 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MIC10 gene Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ソリッドステートリレー↓こ関し、詳しくは
、過電流防止機能が付加され、かつオン抵抗が低いソリ
ッドステートリレーに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to solid-state relays, and more particularly, to a solid-state relay that is provided with an overcurrent prevention function and has a low on-resistance.
従来のソリッドステートリレーにおいては、第2図に示
すように、負荷に流す電流をオン・オフするスイッチ端
子(OUTI、0UT2)間に、スイッチの役割を果す
パワーMO3)−ランジスタ(NMOS 1 、 NM
OS 2)を接続すルトトもに、これらのパワーMOS
トランジスタ(NMO8I。In a conventional solid-state relay, as shown in Figure 2, a power MO3) and a transistor (NMOS1, NM), which plays the role of a switch, are connected between switch terminals (OUTI, 0UT2) that turn on and off the current flowing to the load.
These power MOS
Transistor (NMO8I.
NMO52)に直列に過電流を検出するための抵抗(R
1,R2)が接続されていた。過電流を検出するために
は、検出抵抗R1,R2の両端に発生する電圧降下分が
NPNトランジスタ(NPNI。A resistor (R
1, R2) were connected. In order to detect overcurrent, the voltage drop generated across the detection resistors R1 and R2 is connected to an NPN transistor (NPNI).
NPN2)のスレッシュホールド電圧以上になることに
より、バイポーラトランジスタNPNIおよびNPN2
がオンすることで、検出できる。バイポーラトランジス
タNPNI、NPN2がオンすると、トランジスタのコ
レクタ電位がアース電位近くまで下がるので、スイッチ
であるトランジスタNMO81,NMO82がオフトな
り、負荷に流れる電流が切断される。By exceeding the threshold voltage of NPN2), bipolar transistors NPNI and NPN2
It can be detected by turning on. When the bipolar transistors NPNI and NPN2 are turned on, the collector potential of the transistors drops to near the ground potential, so the transistors NMO81 and NMO82, which are switches, are turned off and the current flowing to the load is cut off.
なお、このソリッドステートリレーを制御リレーとして
動作させる際には、負荷接続端子0UT1.0UT2に
負荷を接続し、制御入力端子IN1、IN2に電圧を印
加することにより、LEDを発光させ、光結合によりフ
ォトダイオードPD1〜PDNを起電させる。1個のフ
ォトダイオードPDに発生する電圧は約0.6V (実
際には。When operating this solid state relay as a control relay, connect a load to the load connection terminals 0UT1.0UT2 and apply voltage to the control input terminals IN1 and IN2 to cause the LED to emit light, and by optical coupling. The photodiodes PD1 to PDN are activated. The voltage generated in one photodiode PD is approximately 0.6V (actually.
0.5位)であり、スイッチのNMOSトランジスタ(
NMOS 1 、 NMOS 2)+7)X L/ ツ
シsホールド電圧は約10Vであるため、フォトダイオ
ードPDI〜PDNを27個接続して、合計で13.5
V程度の電圧を発生させる。フォトダイオードPDによ
り発生した電圧は、スイッチトランジスタNMO8I、
NMO82をオンさせ、OUT 1 。0.5), and the switch NMOS transistor (
NMOS 1, NMOS 2) + 7) X L/ Since the hold voltage is approximately 10V, 27 photodiodes PDI to PDN are connected, resulting in a total of 13.5
Generates a voltage of about V. The voltage generated by the photodiode PD is applied to the switch transistor NMO8I,
Turn on NMO82 and output 1.
0UT2端子間に接続された負荷に電流を流す。Current flows through the load connected between the 0UT2 terminals.
なお、ソリッドステートリレーについては1例えば、「
電子通信ハンドブック」昭和54年3月30 B’(株
)オーム社発行、415頁に記載されている。Regarding solid state relays, for example,
Electronic Communication Handbook, March 30, 1978, published by Ohmsha Co., Ltd., page 415.
スイッチトランジスタNMO51,NMO52の各オン
抵抗および過電流検出抵抗R1,R2ならびに負荷抵抗
には、その抵抗値に比例した電圧が発生し、かつその抵
抗値の2乗に比例した熱を発生する。従って、過電流が
流れたときには、大量に発熱してトランジスタや負荷を
破壊することもある。これを防止するために、過電流防
止用のバイポーラトランジスタNPNI、NPN2およ
び過電流検出抵抗R1,R2が設けられている。A voltage proportional to the resistance value is generated in each on-resistance of the switch transistors NMO51, NMO52, overcurrent detection resistors R1, R2, and load resistance, and heat is generated proportional to the square of the resistance value. Therefore, when an overcurrent flows, a large amount of heat is generated, which may destroy the transistor and the load. To prevent this, bipolar transistors NPNI and NPN2 for overcurrent prevention and overcurrent detection resistors R1 and R2 are provided.
従来のリレーでは、スイッチトランジスタ(パワーMO
8)に直列に接続された過電流検出用抵抗R1,R2は
、リレーのオン抵抗を高くする必要があるため、高抵抗
値のものが接続されていた。Conventional relays use switch transistors (power MO
The overcurrent detection resistors R1 and R2 connected in series with 8) have high resistance values because it is necessary to increase the on-resistance of the relay.
例えば、第2図において、○UTIから0UT2に向っ
て過電流が流れたとすると、抵抗R1に現われる電圧が
大きくなる。いま、R1=2Ωであったとすると、R1
に250mAの電流が流れた時には、500mVの電位
差がR1の両端子間に現われる。この電圧により、バイ
ポーラトランジスタNPNIがオンするので、フォトダ
イオードPDI〜PDNの出力電圧が低下し、NMOS
l、NMO82のゲート電圧が下がって、NMO5l、
NMO82がオフすることにより、過電流が中断される
。従って、この場合、負荷電流250mAで電流制限す
るには、抵抗R1,R2のいずれも2Ωの値にする必要
がある。For example, in FIG. 2, if an overcurrent flows from ○UTI toward 0UT2, the voltage appearing across resistor R1 increases. Now, if R1 = 2Ω, R1
When a current of 250 mA flows through R1, a potential difference of 500 mV appears between both terminals of R1. This voltage turns on the bipolar transistor NPNI, so the output voltage of the photodiodes PDI to PDN decreases, and the NMOS
l, the gate voltage of NMO82 decreases, and NMO5l,
By turning off NMO 82, the overcurrent is interrupted. Therefore, in this case, in order to limit the current at a load current of 250 mA, both of the resistors R1 and R2 need to have a value of 2Ω.
しかし、リレーのオン抵抗を高くすると、負荷に悪影響
を及ぼすことになる。従って、できる限りオン抵抗を低
くすることが望ましい。However, increasing the on-resistance of the relay will have an adverse effect on the load. Therefore, it is desirable to lower the on-resistance as much as possible.
本発明の目的は、このような従来の課題を解決し、オン
抵抗の低い、かつ過電流防止回路が付加されたソリッド
ステートリレーを提供することにある。An object of the present invention is to solve such conventional problems and provide a solid state relay that has low on-resistance and is provided with an overcurrent prevention circuit.
〔課題を解決するための手段ゴ
上記目的を達成するため、本発明のソリッドステートリ
レーは、発光素子と該発光素子に光結合された複数個の
光電変換素子と該光電変換素子の出力電圧によりオン・
オフ制御されるパワーMOSトランジスタとを備えたソ
リッドステートリレーにおいて、該パワーMOSトラン
ジスタに並列に接続された第2のMOSトランジスタと
、該第2のMOSトランジスタに直列接続された抵抗と
。[Means for Solving the Problems] In order to achieve the above object, the solid state relay of the present invention includes a light emitting element, a plurality of photoelectric conversion elements optically coupled to the light emitting element, and an output voltage of the photoelectric conversion element. on·
A solid state relay including a power MOS transistor that is turned off, a second MOS transistor connected in parallel to the power MOS transistor, and a resistor connected in series to the second MOS transistor.
該抵抗に流れる過電流により1発生した電圧でオンされ
る第3のMOSトランジスタとを有し、該第3のMOS
トランジスタがオンすることにより。a third MOS transistor that is turned on by a voltage generated by an overcurrent flowing through the resistor;
By turning on the transistor.
上記複数個の光電変換素子の出力電圧を短絡して。By short-circuiting the output voltages of the plurality of photoelectric conversion elements.
過電流による回路の破壊を防止することに特徴がある。The feature is that it prevents damage to the circuit due to overcurrent.
本発明においては、過電流検出をパワーMOSトランジ
スタ(NMOS 1 、 NMOS 2)と並列に接続
された抵抗により実施し、パワーMOSトランジスタと
直接に接続されていた抵抗を除去している。すなわち、
負荷に流す電流をスイッチするパワーMOSトランジス
タを含む第1の電流回路の他に、過電流を検出するため
の抵抗と、その抵抗に過電流を流す第2のMOSトラン
ジスタとからなる第2の電流回路を第1の電流回路に並
列に設け、第1の電流回路のオン抵抗を低くする。そし
て、第2の電流回路の抵抗と第2のMOSトランジスタ
に過電流を流し、その抵抗を流れる過電流により発生し
た電圧で第3のMOSトランジスタをオンさせることに
より、過電流を検出するとともに、第3のMO81〜ラ
ンジスタがオンすることによりフォトダイオード出力を
短絡して、過電流による破壊を防止している。これによ
り、オン抵抗の低いソリッドステートリレーを実現する
ことができる。In the present invention, overcurrent detection is performed using resistors connected in parallel with the power MOS transistors (NMOS 1 and NMOS 2), and the resistors directly connected to the power MOS transistors are removed. That is,
In addition to the first current circuit that includes a power MOS transistor that switches the current flowing to the load, a second current circuit that includes a resistor for detecting overcurrent and a second MOS transistor that causes the overcurrent to flow through the resistor. A circuit is provided in parallel with the first current circuit to reduce the on-resistance of the first current circuit. Then, an overcurrent is detected by passing an overcurrent through the resistor of the second current circuit and the second MOS transistor, and turning on the third MOS transistor with the voltage generated by the overcurrent flowing through the resistor. When the third MO81 to transistor are turned on, the photodiode output is short-circuited to prevent destruction due to overcurrent. This makes it possible to realize a solid state relay with low on-resistance.
以下、本発明の実施例を1図面により詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to one drawing.
第1図は、本発明の一実施例を示すソリッドステートリ
レーの構成図である。FIG. 1 is a block diagram of a solid state relay showing one embodiment of the present invention.
第1図において、INI、IN2は制御入力端子、LE
Dは発光ダイオード、PDI〜PDNは複数個(例えば
、27個)直列に接続されたフォトダイオード、NMO
3I、NMOS2はスイッチの役目を果すパワーMOS
トランジスタ(第1の電流回路に接続される) 、NM
OS3.NMOS4はパワーMOSトランジスタに並列
に接続されたMOSトランジスタ(第2の電流回路に接
続される)、R3,R4は過電流検出抵抗(第2の電流
回路に接続される) 、NMOS5.NMOS6はフォ
トダイオードの出力を短絡するためのMOSトランジス
タ(第3の電流回路に接続される)、0UTI、0UT
2は負荷に接続された出力端子である。In Figure 1, INI and IN2 are control input terminals, LE
D is a light emitting diode, PDI to PDN are multiple (for example, 27) photodiodes connected in series, and NMO
3I, NMOS2 is a power MOS that serves as a switch
Transistor (connected to the first current circuit), NM
OS3. NMOS4 is a MOS transistor connected in parallel to the power MOS transistor (connected to the second current circuit), R3 and R4 are overcurrent detection resistors (connected to the second current circuit), NMOS5. NMOS6 is a MOS transistor (connected to the third current circuit) for shorting the output of the photodiode, 0UTI, 0UT
2 is an output terminal connected to a load.
本実施例のソリッドステートリレーは1発光ダイオード
LEDとそれに光結合されたフォトダイオードPDI〜
PDNと、それらのフォトダイオードが発生する光起電
力によりオン・オフ制御されるパワーMOSトランジス
タNMO8I、NMOS2から構成される点では、従来
と全く同じである。なお、パワーMOSトランジスタN
MOSl、NMOS2が、一般に2個直列接続されてい
るのは、交流信号に対応するためであって、出力端子0
UTIと0UT2でどちらが+、−になってもよい。The solid state relay of this embodiment includes one light emitting diode LED and a photodiode PDI optically coupled to it.
It is completely the same as the conventional device in that it is composed of a PDN and power MOS transistors NMO8I and NMOS2 that are controlled on and off by the photovoltaic force generated by these photodiodes. Note that the power MOS transistor N
The reason why two MOS1 and NMOS2 are generally connected in series is to correspond to AC signals, and the output terminal 0
Either UTI or 0UT2 may be + or -.
第1図に示すように、本実施例では、負荷をオン・オフ
するための端子0UTI、、0UT2間には、パ’7−
MO8トランジスタNMO81,NMO82のみが直列
接続されており、従って、0UT1と0UT2間のオン
抵抗は、パワーMOSトランジスタNMO3IとNMO
S2のオン抵抗のみで決定される。その結果、従来より
も低オン抵抗のソリッドステートリレーを実現すること
ができる。As shown in FIG. 1, in this embodiment, there is a pad between terminals 0UTI and 0UT2 for turning on and off the load.
Only MO8 transistors NMO81 and NMO82 are connected in series, so the on-resistance between 0UT1 and 0UT2 is equal to that of power MOS transistors NMO3I and NMO
It is determined only by the on-resistance of S2. As a result, it is possible to realize a solid state relay with lower on-resistance than before.
通常の制御リレーとして動作させる場合には。When operating as a normal control relay.
制御端子INI、IN2間に電圧を印加すると、発光ダ
イオードLEDが発光を開始し、光結合によりフォトダ
イオードPDI〜PDNの光起電力で電圧が発生し、こ
の電圧がパワーMOSトランジスタNMOSI、NMO
S2をオンすることにより、出力端子0UTI、0UT
2間に電流が流れる。制御入力INN、IN2間に印加
される電圧が低くなるか、なくなることにより、出力端
子0UTI、0UT2間の電流も切断される。When a voltage is applied between the control terminals INI and IN2, the light emitting diode LED starts emitting light, and a voltage is generated by the photoelectromotive force of the photodiodes PDI to PDN due to optical coupling, and this voltage is applied to the power MOS transistors NMOSI and NMO.
By turning on S2, the output terminals 0UTI, 0UT
A current flows between the two. When the voltage applied between the control inputs INN and IN2 becomes low or disappears, the current between the output terminals 0UTI and 0UT2 is also cut off.
次に、第1図のソリッドステートリレーの過電流防止機
能について、詳述する。Next, the overcurrent prevention function of the solid state relay shown in FIG. 1 will be described in detail.
例えば、出力端子0UT1..0UT2間に過電流が流
れたとすると、パワーMOSトランジスタNMO3Iの
ドレイン・ソース間に電、圧が発生する0例えば、NM
O8Iのオン抵抗が1Ωである場合には、NMO8Iの
ドレイン・ソース間に呪われる電圧は250mAである
。また、NMOS3のゲートとNMO8Iのゲートは共
通に接続されているため、NMOS3はNMO8Iと同
時にオンになっている。NMOS3のオン抵抗に比較し
て、抵抗R3の抵抗値を十分に大きくしておくことによ
り、R3の端子間には大きな電圧が発生する0例えば、
NMOS3のオン抵抗値を100Ωとし、R3の抵抗値
をIOKΩとすると、R3にかかる電圧は約0..02
5mAX10にΩ=250mVとなる。一方、R3の端
子にゲートを接続するNMOS5のゲート・ソース間電
圧も250mVとなるため二NMO85のスレッシュホ
ールド電圧が250mVであった場合には、NMOS
5がオンとなる。NMO35がオンとなることにより、
フォトダイオードPDI〜PDNの出力を短絡するので
、フォトダイオード出力を低下させる。For example, output terminal 0UT1. .. If an overcurrent flows between 0UT2 and 0UT2, voltage and voltage will be generated between the drain and source of power MOS transistor NMO3I.
When the on-resistance of O8I is 1Ω, the voltage cursed between the drain and source of NMO8I is 250 mA. Further, since the gate of NMOS3 and the gate of NMO8I are commonly connected, NMOS3 is turned on at the same time as NMO8I. By making the resistance value of resistor R3 sufficiently large compared to the on-resistance of NMOS3, a large voltage will be generated between the terminals of R3.
When the on-resistance value of NMOS3 is 100Ω and the resistance value of R3 is IOKΩ, the voltage applied to R3 is approximately 0. .. 02
At 5mAX10, Ω=250mV. On the other hand, since the gate-source voltage of NMOS5 whose gate is connected to the terminal of R3 is also 250mV, if the threshold voltage of the second NMOS85 is 250mV, the NMOS
5 is turned on. By turning on NMO35,
Since the outputs of the photodiodes PDI to PDN are short-circuited, the photodiode output is reduced.
これにより、パワーMOSトランジスタNMOSlがオ
フとなって、過電流が防止される。なお、NMO35の
スレッシュホールド電圧は、製造条件により任意に決め
ることができるので、NMO85のスレッシュホールド
電圧の制御により制限電流を変化させることも可能であ
る。As a result, the power MOS transistor NMOSl is turned off and overcurrent is prevented. Note that since the threshold voltage of the NMO 35 can be arbitrarily determined depending on manufacturing conditions, it is also possible to change the limiting current by controlling the threshold voltage of the NMO 85.
このように、本実施例においては、過電流検出をパワー
MOSトランジスタに並列に接続された第2のMOSト
ランジスタと抵抗により行っているため、パワーMOS
トランジスタに直接に接続されていた抵抗を除去するこ
とができる。その結果、ソリッドステートリレーのオン
抵抗を低くすることができる。In this way, in this embodiment, overcurrent detection is performed by the second MOS transistor and resistor connected in parallel to the power MOS transistor, so the power MOS
The resistor that was directly connected to the transistor can be removed. As a result, the on-resistance of the solid state relay can be lowered.
以上説明したように、本発明によれば、オン抵抗が低く
、かつ過電流による破壊防止機能を備えたソリッドステ
ートリレーを実現することができる。As described above, according to the present invention, it is possible to realize a solid state relay that has low on-resistance and has a function of preventing destruction due to overcurrent.
第1図は本発明の一実施例を示すソリッドステートリレ
ーの構成図、第2図は従来のソリッドステートリレーの
構成例を示す図である。
PDI〜PDN :フォトダイオード、LED:発光ダ
イオード、NMO8I〜NMO86:NチャネルMOS
トランジスタ、R1−R4:抵抗。
INI、IN2:入力端子、OUT 1 、○UT2:
出力端子。FIG. 1 is a diagram showing the configuration of a solid state relay according to an embodiment of the present invention, and FIG. 2 is a diagram showing an example of the configuration of a conventional solid state relay. PDI~PDN: Photodiode, LED: Light emitting diode, NMO8I~NMO86: N channel MOS
Transistor, R1-R4: Resistor. INI, IN2: Input terminal, OUT 1, ○UT2:
Output terminal.
Claims (1)
電変換素子と該光電変換素子の出力電圧によりオン・オ
フ制御されるパワーMOSトランジスタとを備えたソリ
ッドステートリレーにおいて、該パワーMOSトランジ
スタに並列に接続された第2のMOSトランジスタと、
該第2のMOSトランジスタに直列接続された抵抗と、
該抵抗に流れる過電流により発生した電圧でオンされる
第3のMOSトランジスタとを有し、該第3のMOSト
ランジスタがオンすることにより、上記複数個の光電変
換素子の出力電圧を短絡して、過電流による回路の破壊
を防止することを特徴とするソリッドステーリレー。(1) A solid state relay comprising a light emitting element, a plurality of photoelectric conversion elements optically coupled to the light emitting element, and a power MOS transistor that is controlled on/off by an output voltage of the photoelectric conversion element, in which the power MOS a second MOS transistor connected in parallel to the transistor;
a resistor connected in series to the second MOS transistor;
and a third MOS transistor that is turned on by a voltage generated by an overcurrent flowing through the resistor, and when the third MOS transistor is turned on, the output voltages of the plurality of photoelectric conversion elements are short-circuited. , a solid stay relay that is characterized by preventing circuit destruction due to overcurrent.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63185289A JPH0234027A (en) | 1988-07-25 | 1988-07-25 | Solid-state relay |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63185289A JPH0234027A (en) | 1988-07-25 | 1988-07-25 | Solid-state relay |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0234027A true JPH0234027A (en) | 1990-02-05 |
Family
ID=16168246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63185289A Pending JPH0234027A (en) | 1988-07-25 | 1988-07-25 | Solid-state relay |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0234027A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03107827U (en) * | 1990-02-22 | 1991-11-06 | ||
JPH06216738A (en) * | 1993-01-14 | 1994-08-05 | Toshiba Corp | Photocoupler device |
JP2011109423A (en) * | 2009-11-18 | 2011-06-02 | Hitachi Ltd | High breakdown voltage switch circuit and semiconductor integrated circuit device employing the same |
JP2011254387A (en) | 2010-06-03 | 2011-12-15 | Rohm Co Ltd | Ac switch |
-
1988
- 1988-07-25 JP JP63185289A patent/JPH0234027A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03107827U (en) * | 1990-02-22 | 1991-11-06 | ||
JPH06216738A (en) * | 1993-01-14 | 1994-08-05 | Toshiba Corp | Photocoupler device |
JP2011109423A (en) * | 2009-11-18 | 2011-06-02 | Hitachi Ltd | High breakdown voltage switch circuit and semiconductor integrated circuit device employing the same |
JP2011254387A (en) | 2010-06-03 | 2011-12-15 | Rohm Co Ltd | Ac switch |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4429339A (en) | AC Transistor switch with overcurrent protection | |
AU593729B2 (en) | A driving circuit for an insulated gate bipolar transistor | |
US4801822A (en) | Semiconductor switching circuit | |
JPH07113861B2 (en) | Semiconductor element state detection and protection circuit and inverter circuit using the same | |
US8134400B2 (en) | Semiconductor circuit | |
US4954917A (en) | Power transistor drive circuit with improved short circuit protection | |
CA1122663A (en) | Protection circuit for transistorized switch | |
CN211429601U (en) | Open circuit and short circuit detection circuit and LED switching power supply control system | |
US4146801A (en) | Apparatus for protecting power transistors in an h configuration power amplifier | |
JPH0234027A (en) | Solid-state relay | |
EP0593588B1 (en) | Circuit protection arrangement | |
USRE34107E (en) | Power transistor drive circuit with improved short circuit protection | |
JPS61261920A (en) | Overcurrent protecting circuit for conductive modulation type mosfet | |
JP2000013991A (en) | Method and circuit for limiting overcurrent using mosfet switch | |
JPH0327575A (en) | Semiconductor element drive circuit | |
JP2020129867A (en) | Overcurrent detection circuit and current output circuit | |
SU1741220A1 (en) | Push-pull power amplifier | |
JPH03101518A (en) | Load driving circuit | |
SU1437959A1 (en) | Transistor inverter | |
JPH03187516A (en) | Semiconductor relay circuit | |
JPH0653803A (en) | Solid relay | |
JPH05191240A (en) | Short-circuit protection circuit | |
JPH0766701A (en) | Semiconductor device | |
KR930004898Y1 (en) | Resetting circuit for protection of low-voltage | |
SU1170583A2 (en) | Amplifier with overload protection |