JPH023351A - Printer - Google Patents

Printer

Info

Publication number
JPH023351A
JPH023351A JP63146764A JP14676488A JPH023351A JP H023351 A JPH023351 A JP H023351A JP 63146764 A JP63146764 A JP 63146764A JP 14676488 A JP14676488 A JP 14676488A JP H023351 A JPH023351 A JP H023351A
Authority
JP
Japan
Prior art keywords
block
data
image memory
memory
valid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63146764A
Other languages
Japanese (ja)
Inventor
Masato Osada
昌登 長田
Seiji Asano
浅野 誠次
Mikio Shiyou
幹夫 尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP63146764A priority Critical patent/JPH023351A/en
Priority to DE1989619493 priority patent/DE68919493T2/en
Priority to EP19890104025 priority patent/EP0334102B1/en
Publication of JPH023351A publication Critical patent/JPH023351A/en
Priority to US07/783,729 priority patent/US5237645A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To change printing speed by clearing a picture memory only to a section corresponding to the effective block of a virtual page corresponding to a data for printing. CONSTITUTION:In a printing control section 40, a memory block assigning control section 42 discriminates the effective blocks and null blocks of each virtual page, and stores information displaying storage into any block address of a picture memory 30 of the effective block 62 of any virtual page 61 in an address conversion section 44. The block of interest of the picture memory 30 is cleared at every mapping. When a data is read, the printing control section 40 forms a null data regarding the null block section, and only an effective data is read from the picture memory 30 at specified timing. A mapping flag, etc. are reset after the reading. Accordingly, a printing output corresponding to the virtual page 61 is acquired. The memory clear operation of the null block is removed, thus shortening the clear time.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、印刷用データを画像メモリに格納し、これを
読み出しながら用紙上に印刷を行なう印刷装置に関する
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a printing device that stores print data in an image memory and prints on paper while reading the data.

(従来の技術) コンピュータやワードプロセッサ等の上位制御装置によ
って作成された印刷用データを、用紙上に印刷する装置
としては、電子写真方式のプリンタ、サーマルプリンタ
、ワイヤドツト式プリンタ等、種々のものが知られてい
る。
(Prior Art) Various devices are known for printing print data created by a host control device such as a computer or a word processor onto paper, such as electrophotographic printers, thermal printers, and wire dot printers. It is being

第2図に、従来の電子写真方式を採用した印刷装置のブ
ロック図を示す。
FIG. 2 shows a block diagram of a printing apparatus that employs a conventional electrophotographic method.

この装置は、上位制御装置1にインタフェース2を介し
て接続されたシステムバス3に対し、プロセッサ4、プ
ログラムメモリ5、ワーキングメモリ6、フォントメモ
リ7、画像メモリ8及びプリントエンジンインタフェー
ス9が接続された構成のものである。プリントエンジン
インタフェース9には、プリントエンジン10が接続さ
れている。
In this device, a processor 4, a program memory 5, a working memory 6, a font memory 7, an image memory 8, and a print engine interface 9 are connected to a system bus 3 connected to a host control device 1 via an interface 2. It is of composition. A print engine 10 is connected to the print engine interface 9.

上位装置1は、印刷用データを作成するコンピュータや
ワードプロセッサ、画像読取装置等の装置である。イン
タフェース2は、いわゆるR32.32Cインタフエー
スやパラレルインタフェース等から構成される既知の回
路である。プロセッサ4は、この印刷装置全体の制御を
行なう回路で、その実行用プログラムがプログラムメモ
リ5に格納されている。ワーキングメモリ6は、インタ
フェース2により送受信されたデータを記憶管理するだ
めのメモリである。フォントメモリ7は、上位制御装置
1から送り込まれた文字キャラクタコートやその他のコ
ードを、印刷用のフォントデータに変換するメモリであ
る。
The host device 1 is a device such as a computer, word processor, or image reading device that creates print data. The interface 2 is a known circuit composed of a so-called R32.32C interface, a parallel interface, or the like. The processor 4 is a circuit that controls the entire printing apparatus, and its execution program is stored in the program memory 5. The working memory 6 is a memory for storing and managing data transmitted and received by the interface 2. The font memory 7 is a memory that converts character codes and other codes sent from the host controller 1 into font data for printing.

又、画像メモリ8は、編集処理されイメージ化された印
刷用データを、例えば1ページ分格納するランダム・ア
クセス・メモリから構成される。
The image memory 8 is composed of a random access memory that stores, for example, one page of print data that has been edited and turned into an image.

プリン1〜エンジン10は、画像メモリ8に格納された
印刷用データに基づいて、印刷用の用紙に印刷を行なう
装置で、用紙搬送系や電子写真プロセス等を含む装置で
ある。プリントエンジンインタフェース9は、プロセッ
サ4の指示に従って画像メモリ8から印刷用データ9a
を読み出してプリントエンジン10に転送し、あるいは
プリントエンジン10から出力されるプリントコントロ
ール信号9bを受は入れ、これをプロセッサ4等に送信
するインタフェース回路である。
Printer 1 to engine 10 are devices that print on printing paper based on printing data stored in image memory 8, and include a paper transport system, an electrophotographic process, and the like. The print engine interface 9 receives print data 9a from the image memory 8 according to instructions from the processor 4.
This is an interface circuit that reads and transfers the signal to the print engine 10, or receives the print control signal 9b output from the print engine 10, and transmits it to the processor 4, etc.

以上のような印刷装置は、上位制御装置1からインタフ
ェース2を介して受信された制御コマンドや文字キャラ
クタコード、グラフィックコマンド、ビットイメージデ
ータ等を、必要に応してワーキングメモリ6に一時格納
し、プロセッサ4の制御に従ってイメージ化された印刷
用データを画像メモリ8上に作成する。
The printing device as described above temporarily stores control commands, character codes, graphic commands, bit image data, etc. received from the host control device 1 via the interface 2 in the working memory 6 as necessary. Imaged print data is created on the image memory 8 under the control of the processor 4.

こうして作成された画像メモリ8内の印刷用データは、
次のように処理される。
The print data in the image memory 8 created in this way is
It is processed as follows.

第3図は、従来の画像メモリからの印刷出力の読み出し
動作を説明する概念図である。
FIG. 3 is a conceptual diagram illustrating the operation of reading print output from a conventional image memory.

図に示すように、画像メモリ8に対して読み出しアドレ
ス8aが入力すると、画像メモリ8中の各ラスター■、
■、■、■・・・に対応するデータが順に読み出され、
これがその順番に印刷されて(■、■、■、■・・・)
印刷出力20を得る。即ち、画像メモリ8から読み出さ
れたデータは、各ラスター毎にビットストリーム化して
第2図のプリントエンジン10に送り込まれ、その読み
出しと1対lに対応した印刷動作が行なわれて印刷出力
20が得られる。尚、通常、画像メモリ8からのデータ
の読み出しは、ビット単位でなくワード単位で行なわれ
る。
As shown in the figure, when the read address 8a is input to the image memory 8, each raster ■,
The data corresponding to ■, ■, ■... are read out in order,
This will be printed in that order (■, ■, ■, ■...)
A printout 20 is obtained. That is, the data read from the image memory 8 is converted into a bit stream for each raster and sent to the print engine 10 shown in FIG. is obtained. Note that data is normally read from the image memory 8 not in bits but in words.

第4図は、従来の画像メモリからの印刷出力の読み出し
方法をより具体的に示した説明図である。
FIG. 4 is an explanatory diagram showing more specifically a conventional method of reading print output from an image memory.

図のように、画像メモリは、各ラスター■、■・・・毎
にそれぞれ1ワード(例えば8ビツト)単位で区切られ
ている。データは、このワード単位で順番に (1)、
 (2)、 (3)・・・というように読み出され、そ
の右側に示したような印刷出力が得られる。
As shown in the figure, the image memory is divided into units of one word (for example, 8 bits) for each raster (2), (2), and so on. The data is written in this word order (1),
(2), (3), etc. are read out, and a printout as shown on the right side is obtained.

この図からも分るように、画像メモリ8に格納されたデ
ータとその印刷出力2oとは、完全に1対1に対応して
いる。通常、画像メモリ8は、1ページ分程度の印刷出
力20が可能なメモリ容量に設定されており、印刷出力
中の情報景か非常に少ない場合でも、必ずいったん1ペ
ージ分の印刷用データが画像メモリ8に格納され、その
後印刷を行なうという処理かなされていた。又、新たな
印刷用データを画像メモリに書き込む場合には、そのア
ルゴリズムの関係上、いったん画像メモリをクリアして
から書き込みを行なうようにしていた。
As can be seen from this figure, there is a complete one-to-one correspondence between the data stored in the image memory 8 and its print output 2o. Normally, the image memory 8 is set to a memory capacity that can print out about one page 20, and even if the information scene during printing is very small, the print data for one page is always stored in the image. The data was stored in the memory 8 and then printed. Further, when writing new print data to the image memory, due to the algorithm, the image memory is first cleared before writing.

(発明が解決しようとする課題) ところで、電子写真方式の印刷装置においては、外周に
感光体層を形成した感光ドラムを一定速度で回転させな
がら、その感光体上に印刷用データに対応する静電潜像
を形成していく。その静電潜像は、トナーを用いて現像
されて用紙上に転写され定着されるか、このような印刷
工程は連続した動作で行なわれ、中断することができな
い。従って、通常、画像メモリ8に印刷用データを完全
に編集し終わってから、用紙の搬送を開始し印刷工程を
始動するようにしている。
(Problem to be Solved by the Invention) Incidentally, in an electrophotographic printing apparatus, a photosensitive drum having a photoreceptor layer formed on its outer periphery is rotated at a constant speed, and a static image corresponding to printing data is placed on the photoreceptor. It forms an electric latent image. The electrostatic latent image is developed with toner and transferred and fixed onto the paper, or the printing process is continuous and cannot be interrupted. Therefore, normally, after the printing data has been completely edited in the image memory 8, the conveyance of the paper is started and the printing process is started.

第5図は、このような印刷工程を実行するプリントエン
ジンの動作説明図である。
FIG. 5 is an explanatory diagram of the operation of the print engine that executes such a printing process.

図において、トレー11a、llbには、印刷されるべ
き用紙12が収容されている。この用紙12は、ホッピ
ングローラ13aあるいは]、 3 bによって引き出
され、搬送路14上を搬送される。
In the figure, paper 12 to be printed is stored in trays 11a and llb. This paper 12 is pulled out by hopping rollers 13a or 3b and conveyed on a conveyance path 14.

搬送路14の前方には、感光ドラム15と、その外周に
静電潜像を書き込む書き込み装置16が配置されている
。この書き込み装置16は、例えば発光グイオードアレ
イあるいはレーザヘッド等から構成される。
In front of the conveyance path 14, a photosensitive drum 15 and a writing device 16 for writing an electrostatic latent image on the outer periphery of the photosensitive drum 15 are arranged. This writing device 16 is composed of, for example, a light emitting guide array or a laser head.

この装置では、用紙12が搬送路14を搬送され、転写
位置W。に達すると、感光ドラム15上のトナーが転写
され、図示しない定着器によって定着されて排出される
。通常、用紙12は、搬送路上の1点Wpにおいて、図
示しないレジストローラ等によっていったん搬送を停止
されて待機し、書き込み装置16による静電潜像の書き
込み開始と同時に搬送が再開される。即ち、感光ドラム
15がβ。たけ(角度αだけ)回転する間に、用紙12
はρ。′だけ搬送されてちょうど転写位置W。に達する
In this device, a sheet of paper 12 is conveyed through a conveyance path 14 to a transfer position W. When the toner reaches the position, the toner on the photosensitive drum 15 is transferred, fixed by a fixing device (not shown), and discharged. Normally, the conveyance of the paper 12 is temporarily stopped by a registration roller or the like (not shown) at one point Wp on the conveyance path, and then the sheet 12 waits, and conveyance is resumed at the same time as the writing device 16 starts writing the electrostatic latent image. That is, the photosensitive drum 15 is β. While the paper 12 rotates by an angle α
is ρ. ' has been conveyed exactly to the transfer position W. reach.

このようなタイミングを制御するために、第2図の画像
メモリ8から書き込み装置16へ印刷用データを転送す
るタイミングは、ホッピングローラ13aが用紙12を
β1だけ搬送し、あるいはホッピングローラ13bが用
紙12を4.十ρ2だけ搬送した後となる。
In order to control such timing, the timing at which print data is transferred from the image memory 8 to the writing device 16 in FIG. 4. This is after transporting by 10ρ2.

第6図は、画像メモリへのデータの書き込みとデータを
読み出すタイミングを表わすタイムチャートである。
FIG. 6 is a time chart showing the timing of writing data to the image memory and the timing of reading data.

図のように、先ず時刻t。から時刻t1までの間に、一
画面分の画像メモリをクリアする。続いて時刻tlから
書き込みを開始し、1ページ目の印刷用データの画像メ
モリへの書き込みが時刻t2に終了すると、時刻t3で
第5図のホッピングローラ13aあるいは13bが用紙
12の搬送を開始する。その後、時刻t4まで待機した
後、その1ページ目の印刷用データの画像メモリからの
読み出しが開始される。時刻t3〜t4までの間に、第
5図に示したトレー11a、11bから引き出された用
紙12が、搬送路14上の1点Wpまで搬送される。そ
して、レジストローラ等によりタイミングを合わせて転
写位置W。(第5図)へ向けて搬送される。こうして第
1ページ目の印刷工程が進められる。
As shown in the figure, first, time t. The image memory for one screen is cleared between time t1 and time t1. Subsequently, writing starts from time tl, and when the writing of the first page print data to the image memory ends at time t2, the hopping roller 13a or 13b shown in FIG. 5 starts conveying the paper 12 at time t3. . Thereafter, after waiting until time t4, reading of the print data for the first page from the image memory is started. Between times t3 and t4, the paper 12 pulled out from the trays 11a and 11b shown in FIG. 5 is conveyed to one point Wp on the conveyance path 14. Then, the transfer position W is set at the same timing using a registration roller or the like. (Fig. 5). In this way, the printing process for the first page is advanced.

一方、画像メモリへの印刷用データの書き込みと読み出
しを交互に行なうと、プリントエンジン側の待ち時間が
増加する。
On the other hand, if printing data is written into and read out from the image memory alternately, the waiting time on the print engine side increases.

従って、処理の高速化のために、第1ページ目のデータ
の読み出しが開始され、その読み出しが終了する前に、
2ページ目のデータの書き込みが開始される。時刻t4
から時刻t5まての時間は、1ページ目の読み出しが開
始されて、2ページ目のデータを書き込むための一定の
メモリエリアを確保するための時間である。又、時刻t
5から時刻t6までの間は、読み出されたメモリエリア
をクリアする時間である。
Therefore, in order to speed up processing, reading of the first page data is started, and before the reading is finished,
Writing of data for the second page is started. Time t4
The time from t5 to time t5 is the time from when reading of the first page is started to securing a certain memory area for writing data of the second page. Also, time t
5 to time t6 is the time for clearing the read memory area.

故に、1ページ目の書き込みが終了して次の2ページ目
の書き込みが開始されるまでの時間txは、t2〜t6
の間となる。
Therefore, the time tx from the end of writing of the first page to the start of writing of the next second page is from t2 to t6.
It will be between.

時刻t6以降は、その都度順にメモリクリアを行ないな
がら2ページ目のデータが書き込まれていく。又、時刻
t7で1ページ目のデータの画像メモリからの読み出し
が終了すると、最後のメモリクリアが時刻t8まて行な
われ、時刻t8から時刻t9まで2ページ目のデータの
書き込みが続けられる。2ページ目の書き込み中に1ペ
ージ目の印刷が実行され、これが終了して時刻t、。に
用紙が排出される。
After time t6, the data of the second page is written while clearing the memory in order each time. Furthermore, when reading of the first page data from the image memory is completed at time t7, the final memory clear is performed until time t8, and writing of the second page data continues from time t8 to time t9. Printing of the first page is executed while the second page is being written, and this is completed at time t. The paper will be ejected.

ここで、上記2ページ目の書き込みの際行なわれたメモ
リクリアのための時間は、実質的に1ページ全体のクリ
アに要する時間であり、時刻toからtlまでの間に行
なったメモリクリアと同一の時間となる。このメモリク
リア時間は、データの書き込み時間と比へて無視できな
い比較的長時間となるため、データ書き込み時間短縮化
のためには、何らかの対策が必要となる。
Here, the time for clearing the memory performed when writing the second page is the time required to substantially clear the entire page, and is the same as the time for clearing the memory performed between time to and tl. It will be time. Since this memory clear time is a relatively long time that cannot be ignored compared to the data write time, some measure is required to shorten the data write time.

そこで、例えばリードモディファイライト方式と呼ばれ
る方式を採用し、画像メモリの読み出しと同時にメモリ
クリアすることも提案されている。しかし、メモリクリ
アのためのデータライト時間だけ、画像メモリへのアク
セス時間が長くなり、高速読み出しの妨げとなっていた
。特に、印刷画像の解像度が上がれば上がるほど大容量
の画像メモリが必要となり、メモリクリア時間が増大し
て、印刷速度が著しく低下するという問題があった。
Therefore, it has been proposed to use a method called a read-modify-write method, for example, to clear the memory at the same time as reading the image memory. However, the time required to access the image memory becomes longer due to the data write time required to clear the memory, which hinders high-speed reading. In particular, as the resolution of the printed image increases, a larger capacity image memory is required, which increases the memory clearing time and significantly reduces the printing speed.

本発明は以上の点に着目してなされたもので、不要な領
域のメモリクリア動作を除去し、印刷の高速化を図った
印刷装置を提供することを目的とするものである。
The present invention has been made in view of the above points, and it is an object of the present invention to provide a printing apparatus that eliminates the memory clear operation of unnecessary areas and achieves faster printing.

(課題を解決するための手段) 本発明の印刷装置は、印刷用データを格納する画像メモ
リと、この画像メモリに印刷用データを書き込む印刷制
御部と、前記画像メモリから印刷用データを読み出しな
がら印刷を行なう印刷部とを有し、前記印刷制御部は、
印刷出力に対応させて仮想的に設定された1ページ分の
画像から成る仮想ページを、複数のブロックに分割して
、その各ブロック毎に、それが空白データのみから成る
空白ブロックか、有効データを含む有効ブロックかを判
定するブロック判定部と、前記ブロック判定部の判定結
果に基づいて、前記有効ブロックのみを選択して、その
ブロック単位で、前記画像メモリにデータの書き込みを
行なうメモリブロック割り当て制御部と、前記有効ブロ
ックの前記仮想ページ中でのブロックアドレスと、前記
有効ブロックを書き込んだ前記画像メモリのブロックア
ドレスとを対応付け、前記仮想ページ中の各ブロックが
前記有効ブロックか前記空白ブロックかを識別するマツ
ピングフラグを格納し、かつ、前記画像メモリに書き込
まれた有効ブロックの属する仮想ページを識別するペー
ジ識別フラグを格納したアドレス変換部とを設け、前記
メモリブロック割り当て制御部は、印刷用データ書き込
みの際、前記有効ブロックを示すマツピングフラグをセ
ットすると共に、前記画像メモリの該当するブロックを
クリアした後、そのブロックへ前記有効ブロックのデー
タを書込むようにし、かつ、前記画像メモリから前記有
効ブロックのデータを読み出した後、前記マツピングフ
ラグとページ識別フラグをリセットするよう動作するこ
とを特徴とするものである。
(Means for Solving the Problems) A printing apparatus of the present invention includes an image memory that stores print data, a print control unit that writes the print data to the image memory, and a print control unit that reads the print data from the image memory. and a printing section that performs printing, and the printing control section includes:
Divide a virtual page consisting of one page of images virtually set to correspond to print output into multiple blocks, and check whether each block is a blank block consisting only of blank data or valid data. a block determining unit that determines whether the block is a valid block containing the block; and a memory block allocation that selects only the valid block based on the determination result of the block determining unit and writes data to the image memory in units of blocks. A control unit associates the block address of the valid block in the virtual page with the block address of the image memory in which the valid block is written, and determines whether each block in the virtual page is the valid block or the blank block. and an address conversion unit storing a mapping flag for identifying the virtual page to which the valid block written in the image memory belongs, and a page identification flag for identifying the virtual page to which the valid block written in the image memory belongs, and the memory block allocation control unit: When writing data for printing, a mapping flag indicating the valid block is set, and after clearing the corresponding block of the image memory, the data of the valid block is written to that block, and the data of the valid block is written to the block. The present invention is characterized in that it operates to reset the mapping flag and page identification flag after reading the data of the valid block from the memory.

(イ乍用) 以上の装置は、例えば1ページ分の容量の画像メモリを
持つ場合であっても、印刷用データの内容によっては数
ページ分のデータの格納が可能である。
(For further information) Even if the above-mentioned apparatus has an image memory with a capacity for one page, for example, it is possible to store data for several pages depending on the content of the print data.

先ず、印刷すべき各ページ毎にそれぞれプロセッサの側
で仮想ページを設定する。そして、この仮想ページを複
数のブロックに分割する。これらのブロックのうち、空
白データのみからなる空白ブロックを除外して、有効デ
ータを含む有効ブロックのみを画像メモリに書き込むよ
うにする。
First, a virtual page is set on the processor side for each page to be printed. This virtual page is then divided into multiple blocks. Among these blocks, blank blocks consisting only of blank data are excluded, and only valid blocks containing valid data are written into the image memory.

空白部分の多い仮想ページについては、この有効ブロッ
ク数は非常に少なくなる。従って、1ページ分の画像メ
モリに対し数ページ分の仮想ページの格納が可能になる
For virtual pages with many blank spaces, this effective number of blocks will be very small. Therefore, it is possible to store several virtual pages in one page of image memory.

このようにして有効データを画像メモリの所定のブロッ
クに格納し、あるいは画像メモリに格納されたデータを
読み出して印刷を行なうために、アドレス変換部が用意
されている。
In order to store valid data in a predetermined block of the image memory in this manner, or to read and print data stored in the image memory, an address conversion section is provided.

印刷制御部において、メモリブロック割り当て制御部は
、各仮想ページの有効ブロックと空白ブロックとを識別
し、どの仮想ページの有効ブロックが画像メモリのどの
ブロックアドレスに格納されているかを表示する情報を
アドレス変換部に格納する。又、このアドレス変換部に
は、どの仮想ページのブロックが有効ブロックかを示す
マツピングフラグも格納される。
In the print control unit, the memory block allocation control unit identifies valid blocks and blank blocks of each virtual page, and sends information indicating which virtual page's valid block is stored at which block address in the image memory to an address. Store in the converter. The address conversion unit also stores a mapping flag indicating which virtual page block is a valid block.

そして、このマツピングの際、画像メモリの該当するブ
ロックがその都度クリアされる。又、データ読み出し時
には、空白ブロック部分については印刷制御部が空白デ
ータを生成し、有効データのみ所定のタイミングで画像
メモリから読み出すようにする。この読み出し後は、マ
ツピングフラグ等をリセットする。
During this mapping, the corresponding block in the image memory is cleared each time. Further, when reading data, the print control section generates blank data for blank block portions, and only valid data is read from the image memory at a predetermined timing. After this reading, the mapping flag etc. are reset.

これにより、仮想ページに対応する印刷出力が得られる
。又、空白ブロックのメモリクリア動作が無くなるため
、クリア時間が短縮される。
Thereby, a printout corresponding to the virtual page is obtained. Furthermore, since there is no memory clearing operation for blank blocks, the clearing time is shortened.

(実施例) 以下、本発明を実施例によって具体的に説明する。(Example) Hereinafter, the present invention will be specifically explained with reference to Examples.

第1図は、本発明の印刷装置の実施例を示すブロック図
である。この装置の全体構成は、第2図と同様のもので
あるが、この装置においては、図に示したような印刷制
御部40によって、画像メモリ30のデータの書き込み
と読み出しが制御される。
FIG. 1 is a block diagram showing an embodiment of a printing apparatus of the present invention. The overall configuration of this device is similar to that shown in FIG. 2, but in this device, writing and reading of data in the image memory 30 is controlled by a print control section 40 as shown in the figure.

この装置には、印刷用データ60を受は入れるブロック
判定部41と、そのデータの画像メモリ30への書き込
みアドレスを割り当てるメモリブロック割り当て制御部
42と、ブロックアドレスを発生するアドレス発生部4
3と、所定のアドレス変換等を行なうアドレス変換部4
4と、画像メモリ30への書き込みデータの入力あるい
はこれからの読み出しデータの出力経路を切り換える接
続切換回路45と、印刷部50とが設けられている。
This device includes a block determination section 41 that receives print data 60, a memory block allocation control section 42 that assigns a write address for the data to the image memory 30, and an address generation section 4 that generates a block address.
3, and an address conversion unit 4 that performs predetermined address conversion, etc.
4, a connection switching circuit 45 for switching the input of write data to the image memory 30 or the output path of read data from this, and a printing section 50.

1に の装置の詳細な動作説明をする前に、先ず、第9図を用
いて本発明の装置の原理的な動作説明を行なう。
Before giving a detailed explanation of the operation of the apparatus of No. 1, first, the principle operation of the apparatus of the present invention will be explained using FIG.

第9図において、この例は、2枚の仮想ページ■、■の
印刷が要求されている場合を示している。
In FIG. 9, this example shows a case where printing of two virtual pages (2) and (3) is requested.

先ず、ここで仮想ページ■と■とをそれぞれ複数のブロ
ック62.62’に分割する。このブロックは、例えば
1つが128X 128ビツト構成のブロックとする。
First, the virtual pages ■ and ■ are each divided into a plurality of blocks 62 and 62'. For example, each block has a 128×128 bit configuration.

このようにして、仮想ページを複数のブロックに分割す
ると、各ブロックはそれぞれ、空白データのみからなる
空白フ゛ロック62′と、有効データを含む有効ブロッ
ク62とに分類される。そして、第1図に示した印刷制
御部40は、画像メモリ30に対し、各仮想ページ■、
■の有効データを含む有効ブロック62のみを書き込む
ようにする。このようにすれば、それぞれ仮想ぺ〜ジ■
、■のイメージはバラバラに分解されてしまうが、1ペ
ージ分の容量の画像メモリ30に対し、2ページ分の有
効ブロック62が十分余裕をもって格納されることにな
る。
When a virtual page is divided into a plurality of blocks in this manner, each block is classified into a blank block 62' consisting only of blank data and a valid block 62 containing valid data. Then, the print control unit 40 shown in FIG.
Only the valid block 62 containing the valid data of (2) is written. If you do this, each virtual page
, ■ will be disassembled into pieces, but two pages worth of effective blocks 62 will be stored with sufficient margin in the image memory 30 with a capacity of one page.

このようにして、画像メモリ3oに印刷用データを書き
込んだ後、その第9図右側に示すような印刷出力■、■
を得るためには、仮想ページ■の第1番目のブロック(
座標(x、 y)・(0,O)のブロック)が空白ブロ
ック62′であるか否かを判断し、空白ブロックであれ
ば第1図のメモリブロック割り当て制御部42が空白デ
ータを生成して印刷部50に向けて出力し、有効ブロッ
ク62であれば画像メモリ3oからその有効ブロックに
対応するデータを読み出して印刷部5oに出力するよう
にする。
After writing the print data to the image memory 3o in this way, print outputs as shown on the right side of FIG.
In order to obtain , the first block of virtual page ■ (
It is determined whether the block at coordinates (x, y)/(0, O)) is a blank block 62', and if it is a blank block, the memory block allocation control unit 42 of FIG. 1 generates blank data. If the block is a valid block 62, the data corresponding to the valid block is read from the image memory 3o and output to the print unit 5o.

これにより、仮想ページ■と■に対応する印刷出力■と
印刷出力■を再現することができる。
This makes it possible to reproduce print outputs ■ and print outputs ■ corresponding to virtual pages ■ and ■.

又、これにより仮想ページ■の印刷出力■を印刷中に、
仮想ページ■の印刷用データの画像メモリ30への書き
込みを並行して行なうことができ、処理の高速化を図る
ことができる。
Also, while printing the printout ■ of the virtual page ■,
It is possible to write the printing data of the virtual page (2) into the image memory 30 in parallel, and it is possible to speed up the processing.

ここで、画像メモリのクリア動作について考える。Now, consider the image memory clearing operation.

従来の場合、仮想ページ■と画像メモリ30の各ブロッ
クは1対1に対応しており、空白ブロックについても全
てメモリクリアを行なった後書き込みが実行されていた
。しかし、本発明においては、空白ブロックの書き込み
をしないため、その分のメモリクリア動作が省略される
In the conventional case, there was a one-to-one correspondence between the virtual page (2) and each block of the image memory 30, and writing was performed after all blank blocks were cleared. However, in the present invention, since blank blocks are not written, the corresponding memory clear operation is omitted.

即ち、本発明の装置は、画像メモリに有効ブロックのデ
ータの書き込みを行なう直前に、その該当するブロック
のメモリクリアを行なうようにし、メモリクリア動作の
減少を達成している。
That is, the apparatus of the present invention clears the memory of a valid block immediately before writing the data of a valid block into the image memory, thereby achieving a reduction in the number of memory clear operations.

再び第1図に戻って、このような本発明の装置の具体的
な動作を説明する。
Returning to FIG. 1 again, the specific operation of the apparatus of the present invention will be described.

第1図において、印刷用データ60は、その仮想ページ
61について見た場合、多数のブロック62に分割され
て構成されている。
In FIG. 1, print data 60 is configured by being divided into a large number of blocks 62 when looking at the virtual page 61 thereof.

書き込み動作を行なう場合そのデータは、1ワード(例
えば8ビツト)単位で、ブロック判定部41と接続切換
回路45とに入力する。ブロック判定部41は、仮想ペ
ージ61を構成する各ブロック62が空白ブロックか有
効ブロックかを判定する回路である。即ち、ブロック判
定部41に設けられた比較器41bには、書き込みデー
タと基準値41a(空白データのレベルに設定されたデ
ータ)とが人力する。そして、1ブロック分のデータに
ついてこの比較を行なった後、その判定結果がメモリブ
ロック割り当て制御部42に対して出力される。
When performing a write operation, the data is input to the block determining section 41 and the connection switching circuit 45 in units of one word (for example, 8 bits). The block determining unit 41 is a circuit that determines whether each block 62 constituting the virtual page 61 is a blank block or a valid block. That is, the comparator 41b provided in the block determination section 41 is manually inputted with the write data and the reference value 41a (data set to the level of blank data). After performing this comparison for one block of data, the determination result is output to the memory block allocation control section 42.

メモリブロック割り当て制御部42は、画像メモリ30
へのデータの書き込み等を制御するマイクロプロセッサ
等から構成される回路である。このメモリブロック割り
当て制御部42は、比較器41bの出力した判定結果を
基に、仮想ページ61のブロックが全て空白データのみ
からなる空白ブロックである場合、そのデータの画像メ
モリ30への書き込みを阻止する。又、その一方で、有
効データを含む有効ブロックの場合には、接続切り換え
回路45を介して、画像メモリ30に入力する書き込み
データを所定のアドレスに書き込むよう制御する。
The memory block allocation control unit 42 controls the image memory 30
This is a circuit composed of a microprocessor and the like that controls writing of data to the computer. Based on the determination result output from the comparator 41b, the memory block allocation control unit 42 prevents the data from being written to the image memory 30 if all the blocks of the virtual page 61 are blank blocks consisting of only blank data. do. On the other hand, in the case of a valid block containing valid data, the write data input to the image memory 30 is controlled to be written to a predetermined address via the connection switching circuit 45.

アドレス発生部43は、仮想ページ61のデー夕を1ワ
ードずつ読み出すために、そのアドレスを発生しメモリ
ブロック割り当て制御部42に出力する回路である。
The address generation unit 43 is a circuit that generates an address and outputs it to the memory block allocation control unit 42 in order to read data of the virtual page 61 word by word.

アドレス変換部44は、仮想ページ61の全てのブロッ
クアドレスに対して、各ブロックが有効ブロックか空白
ブロックかを識別するマツピングフラグTを対応付け、
かつ、有効ブロックの場合には、それを書き込んだ画像
メモリ30のブロックアドレスRMを対応付けたアドレ
ス変換用メモリ44aを有している。このアドレス変換
用メモリ44aは、複数の仮想ページ分のフラグ等を格
納できる容量を備えている。又、この他に、画像メモリ
30の全てのブロックアドレスに対して、そのブロック
アドレスにはどの仮想ページの有効ブロックが書き込ま
れているかを識別するページ識別フラグP1〜Pxを格
納した、空きブロック指示用メモリ44bを備えている
The address conversion unit 44 associates a mapping flag T for identifying whether each block is a valid block or a blank block with respect to all block addresses of the virtual page 61,
In addition, in the case of a valid block, it has an address conversion memory 44a that is associated with a block address RM of the image memory 30 in which the block is written. This address translation memory 44a has a capacity capable of storing flags and the like for a plurality of virtual pages. In addition, for all block addresses in the image memory 30, an empty block instruction is stored that stores page identification flags P1 to Px that identify which virtual page's valid block is written to that block address. memory 44b.

メモリブロック割り当て制御部42は、このアドレス変
換部44を参照しながら、画像メモリ30に第9図にお
いて説明した要領で、各仮想ページのデータを書き込み
、かつ、そのデータを接続切り換え回路45を介して印
刷部5oに向けて読み出す装置である。印刷部5oは、
第4図で説明したような機構のプリントエンジンである
The memory block allocation control unit 42 writes the data of each virtual page to the image memory 30 in the manner described in FIG. This is a device for reading out the data toward the printing section 5o. The printing section 5o is
This is a print engine with a mechanism as explained in FIG.

以上の構成の本発明の印刷装置は次のように動作する。The printing apparatus of the present invention having the above configuration operates as follows.

先ず、アドレス発生部43から仮想ページのアドレスが
発生されると、メモリブロック割り当て制御部42はこ
のアドレス順に仮想ページ61の最初のブロックのデー
タをワード単位で読み出し、ブロック判定部41におい
て得られた判定結果に基づき、空白ブロックを構成する
データの場合には画像メモリ30への書き込みを行なわ
ず、有効ブロックを構成する場合には画像メモリ3゜へ
の書き込みを行なう。読み出されたデータが有効ブロッ
クを構成するという判定結果が、メモリブロック割り当
て制御部42に入力すると、メモリブロック割り当て制
御部42はアドレス変換部44のアドレス変換用メモリ
44aを参照する。
First, when the address generation unit 43 generates the address of the virtual page, the memory block allocation control unit 42 reads the data of the first block of the virtual page 61 in word units in the order of this address, and the block determination unit 41 reads out the data of the first block of the virtual page 61 in word units. Based on the determination result, if the data constitutes a blank block, it is not written to the image memory 30, and if it constitutes a valid block, it is written to the image memory 3°. When the determination result that the read data constitutes a valid block is input to the memory block allocation control section 42, the memory block allocation control section 42 refers to the address conversion memory 44a of the address conversion section 44.

第8図に、アドレス変換部の詳細な動作説明図を示す。FIG. 8 shows a detailed operational explanatory diagram of the address translation section.

図において、アドレス変換用メモリ44aには、今、読
み出されたデータを含むブロックが(空白ブロックが有
効ブロックか)を示すマツピングフラグTと、そのブロ
ックを書き込む画像メモリ30のブロックアドレスRM
とが格納されている。有効ブロックを構成する最初のデ
ータを画像メモリ30に格納する場合、マツピングフラ
グは初期値セロであり、画像メモリ30のブロックアド
レスRMも未定である。そこで、この場合には、マツピ
ングフラグを1にセットし、画像メモリ30のブロック
アドレスRMには画像メモリ30の最初のブロックアド
レスを書き込み、次いで、画像メモリ30のブロックア
ドレスRMのブロックについてメモリクリアを行なう。
In the figure, the address conversion memory 44a contains a mapping flag T indicating which block contains the data that has just been read out (whether a blank block is a valid block), and a block address RM of the image memory 30 into which the block is written.
is stored. When storing the first data constituting a valid block in the image memory 30, the mapping flag has an initial value of zero, and the block address RM of the image memory 30 is also undetermined. Therefore, in this case, the mapping flag is set to 1, the first block address of the image memory 30 is written to the block address RM of the image memory 30, and then the memory is cleared for the block at the block address RM of the image memory 30. Do the following.

その後、上記1ワ一ド分のデータを画像メモリ30のそ
のブロックアドレスに書き込む。
Thereafter, the data for one word is written to the block address of the image memory 30.

その1ワ一ド分のデータに続いて、仮想ページ61から
連続して読み出される1ブロック分のデータは、全て同
一の有効ブロックに含まれる。
Following the one word of data, one block of data that is successively read from the virtual page 61 is all included in the same valid block.

そして、その読み出しの都度マツピングフラグTを参照
した場合、それカ月であって、マツピング済みであるこ
とを示すから、アドレス変換用メモリ44aに既に書き
込まれたブロックアドレスRMにそのデータを書き込ん
でいく。尚、画像メモリ30については、図示しないア
ドレスポインタが設けられ、1ワ一ド分のデータが書き
込まれる毎にインクリメントされて書き込みアドレスが
制御されるものとする。
Then, when the mapping flag T is referred to each time it is read, it indicates that the month has passed and mapping has been completed, so the data is written to the block address RM already written in the address conversion memory 44a. . It is assumed that the image memory 30 is provided with an address pointer (not shown), which is incremented every time one word of data is written to control the write address.

一方、画像メモリ30の所定のブロックアドレスに仮想
ページ61の所定の有効ブロックが書き込まれると、ア
ドレス変換部44の空きブロック指示用メモリ44bに
は、その画像メモリ3oの各ブロックアドレス毎に、ど
の仮想ページのデータが格納されたかを識別するために
、ページ識別フラグがセットされる。このページ識別フ
ラグは、マツピングフラグと同様に、マツピングされて
いれば1、マツピングされていなければセロ、という内
容のものである。従って、画像メモリ30の各ブロック
について、ページ識別フラグが全てゼロの場合には、な
にもマツピングされていないブロックであることが分り
、いずれかのページ識別フラグが1であれば既にマツピ
ングされたブロックであることが分る。新たに有効ブロ
ックを書き込むためには、画像メモリ中の空きとなって
いるブロックアドレスを定める場合、この空きブロック
指示用メモリ44bを参照する。
On the other hand, when a predetermined valid block of the virtual page 61 is written to a predetermined block address of the image memory 30, the free block instruction memory 44b of the address conversion unit 44 stores information about which block address for each block address of the image memory 3o. A page identification flag is set to identify whether data for a virtual page has been stored. This page identification flag, like the mapping flag, has a content of 1 if it is mapped, and a zero if it is not mapped. Therefore, for each block in the image memory 30, if all the page identification flags are zero, it is known that the block has not been mapped to anything, and if any page identification flag is 1, the block has already been mapped. It turns out to be a block. In order to write a new valid block, the empty block designation memory 44b is referred to when determining an empty block address in the image memory.

このようにして、第1図のアドレス発生部43が1ペー
ジ分のアドレスをメモリブロック割り当て制御部42に
供給すると、1ページ分の仮想ページの画像メモリ30
へのデータ書き込みが完了する。そして、続いて次の仮
想ページのデータの書き込みが行なわれる。
In this way, when the address generation unit 43 in FIG. 1 supplies the address for one page to the memory block allocation control unit 42, the image memory 30 of the virtual page for one page
Data writing to is completed. Then, data for the next virtual page is written.

これと並行して、既に書き込まれたページの印刷を実行
することができる。この場合には、先ず、第1図のアド
レス発生部43が、仮想ページ61のラスタ一方向(X
方向)にアドレスを発生させる。メモリブロック割り当
て制御部42は、このアドレスを基にアドレス変換部4
4のアドレス変換用メモリ44aを参照する。
In parallel with this, printing of already written pages can be carried out. In this case, first, the address generation unit 43 in FIG.
direction). The memory block allocation control unit 42 uses the address conversion unit 4 based on this address.
The address conversion memory 44a of No. 4 is referred to.

ここで、そのブロックアドレスに対応するマツピングフ
ラグTが1であれば、それに対応する画像メモリ30の
ブロックアドレスRMを参照して、画像メモリ30から
その有効データを読み出し、接続切り換え回路45を介
して印刷部50に印刷用データを出力する。又、アドレ
ス変換用メモリ44aを参照し、そのマツピングフラグ
Tがゼロである場合には、メモリブロック割り当て制御
部42が自ら空白データを生成し、これを接続切り換え
回路45を介して印刷部50に出力する。
Here, if the mapping flag T corresponding to the block address is 1, the valid data is read from the image memory 30 by referring to the corresponding block address RM of the image memory 30, and the valid data is read out from the image memory 30 via the connection switching circuit 45. The printing data is output to the printing unit 50. Further, referring to the address conversion memory 44a, if the mapping flag T is zero, the memory block allocation control unit 42 generates blank data by itself, and transfers this to the printing unit 50 via the connection switching circuit 45. Output to.

このような動作を、1ブロック単位で順に実行すれば、
第9図に示したように、仮想ページ61上のイメージを
印刷出力として再生することができる。読み出しが完了
すると、その仮想ページのマツピングフラグT及びペー
ジ識別フラグは全てリセット(ゼロクリア)され、次の
仮想ページの書き込みを可能にする。
If you perform this operation one block at a time,
As shown in FIG. 9, the image on the virtual page 61 can be reproduced as a printout. When the reading is completed, the mapping flag T and page identification flag of that virtual page are all reset (cleared to zero), making it possible to write the next virtual page.

第9図は、上記の本発明の装置のデータ書き込み動作を
示すフローチャートである。
FIG. 9 is a flowchart showing the data write operation of the above-mentioned apparatus of the present invention.

図において、書き込み動作が開始されると、先ず、仮想
ページの読み出しが行なわれる(ステップSl)。ここ
で、始めに読み出されたブロックが空白ブロックか否か
が判断される(ステップS2)。空白ブロックの場合に
は、アドレス変換用メモリの該当仮想ページのブロック
のTフラグをパ0°”にする(ステップS3)。
In the figure, when a write operation is started, a virtual page is first read (step Sl). Here, it is determined whether the first read block is a blank block (step S2). In the case of a blank block, the T flag of the block of the corresponding virtual page in the address translation memory is set to 0° (step S3).

一方、読み出されたブロックが空白ブロックでない場合
には、Tフラグが°1°”か否かが判断される(ステッ
プS4)。該当ブロックの最初のデータが書き込まれる
段階では、このTフラグが°゛0°°であるから、アド
レス変換用メモリの該当仮想ページのブロックのTフラ
グを” 1 ”にする(ステップS5)。そして、空き
ブロック指示用メモリを参照し、画像メモリの書き込み
対象のブロックアドレスを決定する(ステップS6)。
On the other hand, if the read block is not a blank block, it is determined whether the T flag is "°1°" (step S4). At the stage when the first data of the corresponding block is written, this T flag is Since it is °゛0°°, the T flag of the block of the corresponding virtual page in the address translation memory is set to "1" (step S5).Then, referring to the free block indication memory, the target of writing in the image memory is set. A block address is determined (step S6).

次に、アドレス変換用メモリに該当するブロックアドレ
スRMを書き込む(ステップS7)。ここで、データの
書き込みの前に、画像メモリの該当ブロックを1ブロッ
ク分クリアする(ステップS8)。そして、画像メモリ
の該当ブロックへ仮想ページのデータを書き込む(ステ
ップS9)。
Next, the corresponding block address RM is written into the address conversion memory (step S7). Here, before writing data, one block of the corresponding block in the image memory is cleared (step S8). Then, the data of the virtual page is written into the corresponding block of the image memory (step S9).

その後、仮想ページ1ページ分の書き込み動作が終了し
たか否かが判断される(ステップ5IO)。1ページ分
か終了していなければステップS1に戻る。又、有効ブ
ロックの最初のデータの書き込みがされた後はTフラグ
が“°1′。
Thereafter, it is determined whether the write operation for one virtual page has been completed (step 5IO). If one page has not been completed, the process returns to step S1. Also, after the first data of the valid block is written, the T flag is "°1".

であるから、ステップS4において直接ステップS9に
移行し、次のデータを画像メモリの該当ブロックへ重ね
書きしていく。再び、新たな有効ブロックの最初のデー
タの書き込みを行なうときは、ステップS4から85へ
移行することになる。
Therefore, in step S4, the process directly proceeds to step S9, and the next data is overwritten in the corresponding block of the image memory. When writing the first data of a new effective block again, the process moves from step S4 to step S85.

書き込み動作は以上のようにして実行される。The write operation is executed as described above.

次に、第10図は、データ読み出し動作を示すフローヂ
ャートである。
Next, FIG. 10 is a flowchart showing a data read operation.

読み出し動作が開始されると、アドレス変換用メモリの
マツピングフラグTが始めに参照される(ステップSl
)。ここて、Tフラグが°O′°か否かが判断される(
ステップS2)。Tフラグか“0“°の場合には、その
ブロックは空白ブロックであるから、空白データを1ブ
ロック分出力する(ステップS3)。一方、Tフラグが
゛′0パでない場合には有効ブロックであるから、該当
するブロックアドレスRMを参照する(ステップS4)
。そして、画像メモリからそのアドレスの有効ブロック
を1ブロック分読み出す(ステップS5)。その後、1
ページ分の読み出しが全て終了したか否かが判断され(
ステップS6)、未終了の場合にはステップS1に戻り
、終了した場合にはステップS7に移行する。1ページ
分の読み出しが終了すると、その読み出された仮想ペー
ジに該当するアドレス変換用メモリのTフラグが全てリ
セットされる。又、空きブロック指示用メモリにおいて
その仮想ページに該当するTフラグが全てリセットされ
る(ステップS8)。
When a read operation is started, the mapping flag T of the address translation memory is first referenced (step Sl
). Here, it is determined whether the T flag is °O'° or not (
Step S2). If the T flag is "0", the block is a blank block, and one block of blank data is output (step S3). On the other hand, if the T flag is not '0', it is a valid block, and the corresponding block address RM is referred to (step S4).
. Then, one block worth of valid blocks at that address is read out from the image memory (step S5). After that, 1
It is determined whether reading of all pages has been completed (
Step S6), if not completed, return to step S1; if completed, proceed to step S7). When reading of one page is completed, all T flags of the address translation memory corresponding to the read virtual page are reset. Further, all T flags corresponding to the virtual page in the free block designation memory are reset (step S8).

即ち、このように読み出し段階においては、画像メモリ
のクリアが行なわれない。
In other words, the image memory is not cleared during the readout stage.

第11図には、実際の仮想ページの構成例を2種示した
FIG. 11 shows two examples of actual virtual page configurations.

同図(a)には、80のブロックから成る仮想ページが
示されており、そのうちハツチングを付した34のブロ
ックが有効ブロック62で、その他のブロックが空白ブ
ロック62′とされている。一方、同図(b)に示した
仮想ページは80のブロックから構成されており、その
うち11のブロックが有効ブロック62であり、残りの
ブロックが空白フ゛ロック62′ とされている。
FIG. 2A shows a virtual page consisting of 80 blocks, of which 34 hatched blocks are valid blocks 62 and the other blocks are blank blocks 62'. On the other hand, the virtual page shown in FIG. 6B is composed of 80 blocks, of which 11 blocks are valid blocks 62 and the remaining blocks are blank blocks 62'.

このような、2種の仮想ページの印刷を行なった場合、
メモリクリア時間は次のようになる。
When printing two types of virtual pages like this,
The memory clear time is as follows.

第12図は、メモリクリア時間を比較したグラフである
FIG. 12 is a graph comparing memory clear times.

図において、グラフ最上段に示したのは、従来方法によ
るメモリクリアの合計時間であり、その時間はt3にな
っている。ところが、本発明を実施した場合、第11図
(a)の仮想ページは、第12図のようにより短い時間
t2でメモリクリアがされる。又、第11図(b)に示
した仮想ページは、第12図に示したように更に短い時
間t1でメモリクリアされる。
In the figure, what is shown at the top of the graph is the total time for memory clearing using the conventional method, and that time is t3. However, when the present invention is implemented, the memory of the virtual page shown in FIG. 11(a) is cleared in a shorter time t2 as shown in FIG. 12. Further, the virtual page shown in FIG. 11(b) is cleared in memory in an even shorter time t1 as shown in FIG. 12.

このように、本発明の装置においては、画像メモリのメ
モリクリアは有効ブロックの書き込みの際、その有効ブ
ロック分についてのみ行なわれるため、有効ブロックの
占める割り合いに応じてメモリクリア時間が減少する。
In this manner, in the apparatus of the present invention, memory clearing of the image memory is performed only for the valid blocks when writing into the valid blocks, so that the memory clearing time decreases in accordance with the proportion occupied by the valid blocks.

従って、有効ブロックの少ない仮想ページについては、
メモリクリア時間が大幅に短縮される。
Therefore, for virtual pages with few valid blocks,
Memory clearing time is significantly reduced.

本発明は以上の実施例に限定されない。The present invention is not limited to the above embodiments.

印刷部の構成は電子写真のみならず、サーマルプリンタ
方式、ワイヤドツト方式等いずれの方式のものでもよい
。又、印刷制御部は、同様の性能を持つ種々の回路にお
きかえて差し支えない。
The configuration of the printing section is not limited to electrophotography, but may be of any type such as a thermal printer type or a wire dot type. Further, the printing control section may be replaced with various circuits having similar performance.

(発明の効果) 以上説明した本発明の印刷装置によれば、印刷用データ
に対応する仮想ページの有効ブロックに該当する部分だ
け、画像メモリのクリアを行なうようにしたので、従来
に比べて無用なりリア動作を大幅に省略でき、印刷速度
の高速化を図ることができる。
(Effects of the Invention) According to the printing apparatus of the present invention described above, the image memory is cleared only for the portion corresponding to the valid block of the virtual page corresponding to the print data, so it is more unnecessary than before. The rear operation can be largely omitted and the printing speed can be increased.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の印刷装置の実施例を示すブロック図、
第2図は従来の印刷装置のブロック図、第3図は従来の
画像メモリからの印刷出力の読み出し制御を説明する概
念図、第4図は従来の画像メモリからの印刷出力の読み
出し動作の具体例を説明する説明図、第5図はそのプリ
ントエンジンの動作説明図、第6図は従来の画像メモリ
の書き込み読み出しタイミングを説明するタイムチャー
ト、第7図は本発明の印刷装置の動作原理を説明する説
明図、第8図は本発明の装置のアドレス変換部の詳細な
動作説明図、第9図は本発明の装置の書き込み動作を説
明するフローチャート、第10図は本発明の装置のデー
タ読み出し動作を説明するフローチャート、第11図は
仮想ページの構成例を示す説明図、第12図はその仮想
ページを印刷した場合のメモリクリア時間を比較したグ
ラフである。 30・・・画像メモリ、40・・・印刷制御部、41・
・・ブロック判定部、 42・・・メモリブロック割り当て制御部、43・・・
アドレス発生部、44・・・アドレス変換部、44a・
・・アドレス変換用メモリ、 44b・・・空きブロック指示用メモリ、45・・・接
続切換回路、50・・・印刷部、60・・・印刷用デー
タ、61・・・仮想ページ、62・・・ブロック、T・
・・マツピングフラグ、RM・・・画像メモリブロック
アドレス、P、、P2・・Px・・・ページ識別フラグ
。 特許出願人 沖電気工業株式会社
FIG. 1 is a block diagram showing an embodiment of the printing apparatus of the present invention;
FIG. 2 is a block diagram of a conventional printing device, FIG. 3 is a conceptual diagram illustrating control of reading print output from a conventional image memory, and FIG. 4 is a specific example of the operation of reading print output from a conventional image memory. An explanatory diagram explaining an example, FIG. 5 is an explanatory diagram of the operation of the print engine, FIG. 6 is a time chart explaining the writing/reading timing of a conventional image memory, and FIG. 7 is an explanation diagram of the operating principle of the printing apparatus of the present invention. FIG. 8 is a diagram explaining the detailed operation of the address conversion unit of the device of the present invention, FIG. 9 is a flowchart explaining the write operation of the device of the present invention, and FIG. 10 is a diagram showing the data of the device of the present invention. FIG. 11 is an explanatory diagram showing an example of the configuration of a virtual page, and FIG. 12 is a graph comparing the memory clearing time when printing the virtual page. 30... Image memory, 40... Print control unit, 41.
...Block determination unit, 42...Memory block allocation control unit, 43...
Address generation section, 44...Address conversion section, 44a.
...Memory for address conversion, 44b...Memory for empty block instruction, 45...Connection switching circuit, 50...Print section, 60...Print data, 61...Virtual page, 62...・Block, T.
...Mapping flag, RM...Image memory block address, P,, P2...Px...Page identification flag. Patent applicant Oki Electric Industry Co., Ltd.

Claims (1)

【特許請求の範囲】 印刷用データを格納する画像メモリと、 この画像メモリに印刷用データを書き込む印刷制御部と
、 前記画像メモリから印刷用データを読み出しながら印刷
を行なう印刷部とを有し、 前記印刷制御部は、 印刷出力に対応させて仮想的に設定された1ページ分の
画像から成る仮想ページを、複数のブロックに分割して
、その各ブロック毎に、それが空白データのみから成る
空白ブロックか、有効データを含む有効ブロックかを判
定するブロック判定部と、 前記ブロック判定部の判定結果に基づいて、前記有効ブ
ロックのみを選択して、そのブロック単位で、前記画像
メモリにデータの書き込みを行なうメモリブロック割り
当て制御部と、 前記有効ブロックの前記仮想ページ中でのブロックアド
レスと、前記有効ブロックを書き込んだ前記画像メモリ
のブロックアドレスとを対応付け、前記仮想ページ中の
各ブロックが前記有効ブロックか前記空白ブロックかを
識別するマッピングフラグを格納し、かつ、前記画像メ
モリに書き込まれた有効ブロックの属する仮想ページを
識別するページ識別フラグを格納したアドレス変換部と
を設け、 前記メモリブロック割り当て制御部は、 印刷用データ書き込みの際、前記有効ブロックを示すマ
ッピングフラグをセットすると共に、前記画像メモリの
該当するブロックをクリアした後、そのブロックへ前記
有効ブロックのデータを書込むようにし、かつ、前記画
像メモリから前記有効ブロックのデータを読み出した後
、前記マッピングフラグとページ識別フラグをリセット
するよう動作することを特徴とする印刷装置。
[Scope of Claims] An image memory that stores print data, a print control unit that writes print data to the image memory, and a print unit that performs printing while reading print data from the image memory, The print control unit divides a virtual page consisting of one page of images virtually set in correspondence with print output into a plurality of blocks, and divides each block into blocks consisting only of blank data. a block determining unit that determines whether the block is a blank block or a valid block containing valid data; and a block determining unit that selects only the valid blocks based on the determination result of the block determining unit and stores data in the image memory in units of blocks. A memory block allocation control unit that performs writing, associates the block address of the valid block in the virtual page with the block address of the image memory to which the valid block is written, and each block in the virtual page corresponds to the block address in the virtual page. an address conversion unit storing a mapping flag for identifying whether the block is a valid block or the blank block, and a page identification flag for identifying a virtual page to which the valid block written in the image memory belongs; When writing print data, the allocation control unit sets a mapping flag indicating the valid block, clears the corresponding block of the image memory, and then writes the data of the valid block to the block; The printing apparatus further operates to reset the mapping flag and page identification flag after reading data of the valid block from the image memory.
JP63146764A 1988-03-09 1988-06-16 Printer Pending JPH023351A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63146764A JPH023351A (en) 1988-06-16 1988-06-16 Printer
DE1989619493 DE68919493T2 (en) 1988-03-09 1989-03-07 Printing device.
EP19890104025 EP0334102B1 (en) 1988-03-09 1989-03-07 Printing apparatus
US07/783,729 US5237645A (en) 1988-03-09 1991-10-28 Printing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63146764A JPH023351A (en) 1988-06-16 1988-06-16 Printer

Publications (1)

Publication Number Publication Date
JPH023351A true JPH023351A (en) 1990-01-08

Family

ID=15415035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63146764A Pending JPH023351A (en) 1988-03-09 1988-06-16 Printer

Country Status (1)

Country Link
JP (1) JPH023351A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961957A (en) * 1988-08-03 1990-10-09 Ngk Insulators, Ltd. Method of producing an electrochemical cell having a porous electrode or electrodes
US20150105456A1 (en) 2007-03-08 2015-04-16 The Board Of Trustees Of The Leland Stanford Junior University Mitochondrial Aldehyde Dehydrogenase-2 Modulators and Methods of Use Thereof
US9345693B2 (en) 2008-09-08 2016-05-24 The Board of Trustees-Leland Stanford Junior University Modulators of aldehyde dehydrogenase activity and methods of use thereof
US9670162B2 (en) 2013-03-14 2017-06-06 The Board Of Trustees Of The Leland Stanford Junio Mitochondrial aldehyde dehyrogenase-2 modulators and methods of use thereof
US10457659B2 (en) 2011-04-29 2019-10-29 The Board Of Trustees Of The Leland Stanford Junior University Compositions and methods for increasing proliferation of adult salivary stem cells

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961957A (en) * 1988-08-03 1990-10-09 Ngk Insulators, Ltd. Method of producing an electrochemical cell having a porous electrode or electrodes
US20150105456A1 (en) 2007-03-08 2015-04-16 The Board Of Trustees Of The Leland Stanford Junior University Mitochondrial Aldehyde Dehydrogenase-2 Modulators and Methods of Use Thereof
US9315484B2 (en) 2007-03-08 2016-04-19 The Board of Trustees—Leland Stanford Junior University Mitochondrial aldehyde dehydrogenase-2 modulators and methods of use thereof
US9345693B2 (en) 2008-09-08 2016-05-24 The Board of Trustees-Leland Stanford Junior University Modulators of aldehyde dehydrogenase activity and methods of use thereof
US10457659B2 (en) 2011-04-29 2019-10-29 The Board Of Trustees Of The Leland Stanford Junior University Compositions and methods for increasing proliferation of adult salivary stem cells
US9670162B2 (en) 2013-03-14 2017-06-06 The Board Of Trustees Of The Leland Stanford Junio Mitochondrial aldehyde dehyrogenase-2 modulators and methods of use thereof
US10227304B2 (en) 2013-03-14 2019-03-12 The Board Of Trustees Of The Leland Stanford Junior University Mitochondrial aldehyde dehydrogenase-2 modulators and methods of use thereof

Similar Documents

Publication Publication Date Title
JP2740568B2 (en) Printing equipment
JP3639685B2 (en) Printing apparatus and printing control method
US20020026463A1 (en) Printing apparatus and its control method
US7164484B2 (en) Print controller, print control method and printer including determination to store macro as instruction or bitmap
JPH023351A (en) Printer
EP0510931B1 (en) Output method and apparatus
US5237645A (en) Printing apparatus
JP2958229B2 (en) Printing apparatus and control method thereof
JPS6035687B2 (en) Print data control device
JP2575208B2 (en) Printing equipment
JP2575227B2 (en) Printing equipment
JPH01228263A (en) Printing device
JPH02266965A (en) Printer
JP2962930B2 (en) Image forming apparatus and control program processing method in the apparatus
JPH03114856A (en) Printer data management system
EP0334102B1 (en) Printing apparatus
JP2981400B2 (en) Printing apparatus and data processing method for printing apparatus
JPS6125165B2 (en)
JP2003237147A (en) Image processing method and image processor
JP3555241B2 (en) Printer
JP2941113B2 (en) Printing equipment
JPS593625A (en) Empty confirmation control system of image buffer of printer
JPH11305962A (en) Printing processor, data processing method therefor and medium for storing computer readable program
JPS60160264A (en) Control system of bit map memory
JP2005178028A (en) Printing apparatus