JPS60160264A - Control system of bit map memory - Google Patents

Control system of bit map memory

Info

Publication number
JPS60160264A
JPS60160264A JP1549784A JP1549784A JPS60160264A JP S60160264 A JPS60160264 A JP S60160264A JP 1549784 A JP1549784 A JP 1549784A JP 1549784 A JP1549784 A JP 1549784A JP S60160264 A JPS60160264 A JP S60160264A
Authority
JP
Japan
Prior art keywords
page
address
area
image
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1549784A
Other languages
Japanese (ja)
Inventor
Toshinori Ishigaki
石垣 俊典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1549784A priority Critical patent/JPS60160264A/en
Publication of JPS60160264A publication Critical patent/JPS60160264A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attain high speed printing without increasing the storage capacity by controlling the system so that the image storage start and end address of continued pages is made continuous and expanding sequentially the image of the next page to the read end area. CONSTITUTION:A bit map memory (BMM) 25 has a memory capacity of 1 page +alpha. When the image of the 1st one page's share is expanded to the area of addresses A-B-1 of the BMM25, a control section 22 sets a start address A to an address register (AR) 42, sets a page end address B-1 to an end address register (EA) 43 and also starts a printer 3. The control section 22 reads a character code of the next page from a RAM23 without awaiting the read of data from the BMM25 and expands it to an idle area (+alpha area) represented by the addresses B-C-1. In this case, when the control section 22 expands the area to the area of the address C-1, the section receives an address data represented in an AR42, identifies the read position and after the idle area cleared exists with the finished read, the image is expanded to the area.

Description

【発明の詳細な説明】 [発明の技術分野] 本発明はプリンタに用いられるビットマツプメモリの制
御方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a control method for a bitmap memory used in a printer.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

従来、レーザビームプリンタに於いては、感光ドラムを
一定速度で回転させ、該ドラム上にビットマツプメモリ
の印刷イメージに従う潜像を形成して頁単位で印字動作
を行なうことから、1頁の用紙の途中で印字動作を中断
させることができず、従って上記ビットマツプメモリ上
には、印刷実行前に、1頁分の印刷イメージを展開して
おく心数がある。このため、プリンタ制御部には、少な
くとも1頁分の記憶容量をもつビットマツプメモリが用
意されるが、この種メモリは非常に高価なため、通常は
1頁分の記憶容量をもって構成され、一般には頁メモリ
と呼ばれている。
Conventionally, in laser beam printers, a photosensitive drum is rotated at a constant speed, and a latent image is formed on the drum in accordance with the print image in the bitmap memory, and printing is performed page by page. It is not possible to interrupt the printing operation in the middle of printing, so the bitmap memory has enough space to develop one page's worth of print images before printing. For this reason, a bitmap memory with a storage capacity of at least one page is prepared in the printer control unit, but since this type of memory is very expensive, it is usually configured with a storage capacity of one page. is called page memory.

このような1頁分のビットマツプメモリ、即ち、頁メモ
リをもつレーザビームプリンタ等のノンインパクトプリ
ンタに於いては、頁メモリ上に展開された1頁分の印刷
イメージがすべてプリンタメカニズムに送出された後に
、入力されたキャラクタコードをもとにキャラクタジェ
ネレータをアクセスし、1文字車位で次頁の文字イメー
ジを生成して頁メモリ上にドツト展開していたのでは、
前頁の印刷が終了してから、次頁の印刷が開始されるま
でに多くの時間を要し、印刷速度の高速化が望めない。
In non-impact printers such as laser beam printers that have bitmap memory for one page, that is, page memory, all of the print image for one page developed on the page memory is sent to the printer mechanism. After that, the character generator was accessed based on the input character code, the next page's character image was generated at one character position, and the image was expanded into dots on the page memory.
It takes a long time from the end of printing the previous page to the start of printing the next page, making it impossible to increase the printing speed.

そこで、頁印刷の実行を開始し、頁メモリ上に展開され
たイメージが順次プリンタメカニズムへ送出されると、
その送出された、即ち読出しの終了したメモリエリアを
クリアし、そのエリアに次の頁の印刷イメージを展開し
てゆく構成とすることにより、全体の印刷処理を能率良
く高速に実行できる。
Therefore, when page printing is started and the images developed on the page memory are sequentially sent to the printer mechanism,
By clearing the memory area from which the output has been sent, that is, from which reading has been completed, and developing the print image of the next page in that area, the entire printing process can be performed efficiently and at high speed.

一方、近年、上記したような頁印刷機能をもつノンイン
パクトプリンタに於いては、プリンタメカニズムの高速
化が計られ、印刷処理速度のより高速化を計るためには
、前述したキャラクタコードからイメージへの展開に要
する時間を短縮する必要が生じてきた。
On the other hand, in recent years, non-impact printers with the above-mentioned page printing function have been designed to speed up the printer mechanism. There has been a need to shorten the time required for deployment.

特に従来のレーザビームプリンタに於いては、前述した
如く、印刷を開始すると、用紙を途中でストップできず
、頁メモリに1頁分の印刷イメージがすべて展開された
後でなければプリンタメカニズムに起動をかけることが
できず、しかもプリンタメカニズムスタート後、所定の
時間を経て、回転する感光ドラムと搬送用紙との位置の
同期をとった後、はじめて頁メモリのデータが読出され
ることから、上記プリンタメカニズムに起動をかけてか
ら頁メモリの読出しが実行されるまでの間は、頁メモリ
に空き領域を作ることができず、従ってその間は次頁の
イメージを頁メモリ上に展開することができない。この
時間は、通常、1秒乃至2秒程度を要し、この間、プリ
ンタ制御部は頁メモリ上のイメージの展開を行なえず、
印刷動作速度をより高速化するうえで問題となっていた
Particularly in conventional laser beam printers, as mentioned above, once printing starts, the paper cannot be stopped midway, and the printer mechanism is activated only after one page's worth of print images have been developed in the page memory. Moreover, the data in the page memory is read out only after a predetermined period of time has elapsed after the printer mechanism has started and the positions of the rotating photosensitive drum and conveyed paper have been synchronized. From the time the mechanism is activated until the page memory is read, no free space can be created in the page memory, and therefore the image of the next page cannot be developed on the page memory during that time. This time usually takes about 1 to 2 seconds, and during this time the printer control unit cannot develop the image on the page memory.
This has been a problem in increasing the printing operation speed.

[発明の目的] 本発明は上記実情に鑑みなされたもので、ピッl−マツ
プメモリの記憶容量をさほど大きくすることなく、比較
的安価かつ簡単な構成で、ビットマツプメモリへのイメ
ージ展開処理が印刷処理全体の所要時間に影響を及ぼす
ことのない、高速印刷処理が実行可能なビットマツプメ
モリの制御方式を提供することを目的とする。
[Object of the Invention] The present invention has been made in view of the above-mentioned circumstances, and it is possible to print an image in a bitmap memory with a relatively inexpensive and simple configuration without significantly increasing the storage capacity of the bitmap memory. It is an object of the present invention to provide a bitmap memory control method capable of executing high-speed printing processing without affecting the time required for the entire processing.

C発明の概要7 本発明は、ビットマツプメモリを1頁より若干大きな記
憶容量をもって構成し、次頁のイメージ記憶開始アドレ
スが、常に、その直前の頁のイメージ記憶終了アドレス
に続くように連続的なアドレス制御を行なって、頁印刷
実行時は、読出し終了エリアを順次クリアしてゆき、プ
リンタメカニズムに印刷を開始するための起動がかけら
れることによって、頁印刷の実行を待たずに空き領域へ
次頁の印刷イメージを順次展開してゆく構成としたもの
である。これにより、プリンタメカニズムに起動をかけ
てから、ビットマツプメモリに記憶されたイメージの転
送(読出し)動作が実行されるまでの時間帯においても
次頁のイメージ展開が可能となり、ビットマツプメモリ
へのイメージ展開処理が印刷処理全体に与える時間的な
影響を排除して、高速印刷処理を実現可能としたもので
ある。
CSummary of the Invention 7 The present invention comprises a bitmap memory having a storage capacity slightly larger than one page, and a continuous bitmap memory so that the image storage start address of the next page always follows the image storage end address of the immediately previous page. When performing page printing, the reading end area is cleared one by one, and the printer mechanism is activated to start printing, so that the empty area can be filled without waiting for the page to be printed. The structure is such that the print images of the next page are developed one after another. As a result, the image of the next page can be developed even during the time period from when the printer mechanism is activated until the image is transferred (read) from the bitmap memory, and the image is transferred to the bitmap memory. This eliminates the time impact that image development processing has on the entire printing process, making it possible to achieve high-speed printing processing.

[発明の実施例コ 以下図面を参照して本発明の一実施例を説明する。第1
図は一実施例に於ける装置全体の構成を示すブロック図
である。図中、1は上位の処理装at (H−CPU)
 、2 は7uンタ制’1jNS、3はプリンタメカニ
ズムである。21乃至26はそれぞれプリンタ制御部2
の構成要素をなすもので、21は信号線11を介し上位
の処理装置1との間で、コマンド、印字データ(キャラ
クタコード)等を含む各種の情報を送受するイシタフェ
ース部(IF)、22は所定のマイクロプログラムの下
に、プリンタ制御部2内の各構成要素(21乃至26)
を制御する制御部(CTL)、23はプログラム格納領
域、及び印字データ格納領域等をもつRAM、24は制
御部22の制御の下にRAM23に貯えられた印字デー
タ(キャラクタコード)がら、そのコード内容に従う文
字イメージを生成する際にアクセスされるキャラクタジ
ェネレータ(CG)、25は1頁単位で印刷イメージが
展開される1頁+αの記憶容量をもって構成されたビッ
トマツプメモリ(BMM)、26は制御部22の制御の
下にビットマツプメモリ25より読出されたイメージデ
ータ(ドツトパターンデータ)をパラレル−シリアル変
換し、ビデオ信号として信号線12を介してプリンタメ
カニズム3に送出するとともに、ビデオ信号の転送管理
、ビットマツプメモリ25のアドレス更新制御等を行な
うビデオ信号生成部(VID)である。
[Embodiment of the Invention] An embodiment of the present invention will be described below with reference to the drawings. 1st
The figure is a block diagram showing the overall configuration of the device in one embodiment. In the figure, 1 is the upper processing unit at (H-CPU)
, 2 is the 7u computer system'1jNS, and 3 is the printer mechanism. 21 to 26 are printer control units 2, respectively.
21 is an interface unit (IF) that transmits and receives various information including commands, print data (character codes), etc. to and from the upper processing device 1 via the signal line 11; Each component (21 to 26) in the printer control unit 2 is executed under a predetermined microprogram.
23 is a RAM having a program storage area and a print data storage area; 24 is a control unit (CTL) that controls the print data (character code) stored in the RAM 23 under the control of the control unit 22; 25 is a character generator (CG) that is accessed when generating a character image according to the content; 25 is a bitmap memory (BMM) configured with a storage capacity of 1 page + α in which a print image is developed in units of 1 page; 26 is a control Under the control of the unit 22, the image data (dot pattern data) read out from the bitmap memory 25 is subjected to parallel-to-serial conversion, and sent as a video signal to the printer mechanism 3 via the signal line 12, as well as transferring the video signal. This is a video signal generation unit (VID) that performs management, address update control of the bitmap memory 25, and the like.

また、31乃至36はそれぞれプリンタメカニズム3の
構成要素をなすもので、31はレーザビームプリンタの
メカニズム制御部(MO)、32はレーザ発振部、33
はポリゴンミラー、34は感光ドラム、35は用紙カセ
ット、36乃至38はそれぞれ用紙搬送用ローラ、pは
用紙である。
Further, 31 to 36 each constitute a component of the printer mechanism 3, and 31 is a mechanism control unit (MO) of the laser beam printer, 32 is a laser oscillation unit, and 33 is a mechanism control unit (MO) of the laser beam printer.
is a polygon mirror, 34 is a photosensitive drum, 35 is a paper cassette, 36 to 38 are paper transport rollers, and p is paper.

第2図は上記ビットマツプメモリ25、及びビデオ信号
生成部26の構成を示すブロック因である。
FIG. 2 is a block diagram showing the configuration of the bitmap memory 25 and video signal generation section 26.

図中、41乃至52はそれぞれビデオ信号生成部26の
構成要素をなすもので、41はビットマツプメモリなす
第1、第2のアドレスレジスタ(ARl、AR2)であ
り、ビットマツプメモリ25上への1頁のイメージ展開
毎に、交互に用いら′れるもので、それぞれメモリ読出
し制御部41の制御の下にビットマツプメモリ25の読
出し動作に従いインクリメント(+1)される。43、
及び45はそれぞれ上記第1、第2のアドレスレジスタ
(ARl、AR2)42、44に対応して設けられた第
1、第2のエンドアドレスレジスタ(ERl、ER2)
であり、対応するアドレスレジスタ(ARl、AR2)
42゜44に初期設定されるスタートアドレスに対して
1頁分の記憶領域の最終番地を示すアドレス(エンドア
ドレス)データが設定される。46は第1のアドレスレ
ジスタ42と第1のエンドアドレスレジスタ43とのア
ドレスの一致検出を行なう比較器、47は第2の7ドレ
スレジスタ44と第2のエンドアドレスレジスタ45と
のアドレスの一致検出を行なう比較器、48は比較器4
6の一致検出に伴い第1のアドレスレジスタ42のアド
レスを無効化するためのゲート、49は比較器46の一
致検出信号を反転するインバータ、50は比較器41の
一致検出に伴い第2のアドレスレジスタ44のアドレス
を無効化するためのゲート、51はピッ1〜マツプメモ
リ25より読出したドツトイメージデータをシリアル変
換するためのシフトレジスタ(SHI FT) 、52
はシフトレジスタ51より出力されたシリアルデータを
ビデオ信号として信号線12上に送出し、メモリ読出し
制御部41を制御するビデオ制御部である。また、ビッ
トマツプメモリ25のアドレスA−B−1で示す領域は
最初の1頁分のイメージ記憶領域であり、従ってここで
はアドレスB−C−1で示される領域が+αの領域とな
り、次頁のイメージ展開はアドレスB−D−1で示され
る領域に行われることになる。
In the figure, 41 to 52 are components of the video signal generation unit 26, and 41 is the first and second address registers (ARl, AR2) of the bitmap memory, and the bitmap memory 25 is They are used alternately each time one page of images is developed, and are incremented (+1) in accordance with the read operation of the bitmap memory 25 under the control of the memory read control section 41. 43,
and 45 are first and second end address registers (ERl, ER2) provided corresponding to the first and second address registers (ARl, AR2) 42, 44, respectively.
and the corresponding address registers (ARl, AR2)
Address (end address) data indicating the final address of the storage area for one page is set for the start address which is initially set to 42.degree. 44. A comparator 46 detects an address match between the first address register 42 and the first end address register 43, and a comparator 47 detects an address match between the second 7 address register 44 and the second end address register 45. 48 is the comparator 4
6 is a gate for invalidating the address of the first address register 42 when a match is detected; 49 is an inverter that inverts the match detection signal of the comparator 46; 50 is a gate for invalidating the address of the first address register 42 when a match is detected by the comparator 41; A gate for invalidating the address of the register 44; 51 a shift register (SHI FT) for serially converting the dot image data read from the pin 1 to map memory 25; 52;
is a video control unit that sends the serial data output from the shift register 51 onto the signal line 12 as a video signal and controls the memory read control unit 41. Also, the area indicated by address A-B-1 of the bitmap memory 25 is the image storage area for the first page, so here the area indicated by address B-C-1 is the area of +α, and the next page Image development will be performed in the area indicated by address BD-1.

ここで図面を参照して一実施例の動作を説明する。上位
の処理装置1より、信号線11を介してプリンタ制御部
2に印字データが1文字単位で送られてくると、この印
字データはインタフェース部21に順次受付けられ、制
御部22の制御の下にRAM23に貯えられる。更に制
御部22は、制御部22に記憶した印字データを1文字
単位(1キヤラクタコ一ド単位)で読出し、そのコード
内容に従うアドレスを生成して、キャラクタジェネレー
タ24より上記アドレスに従う文字イメージデータを得
、このイメージデータ含ビットマツプメモリ25に書込
む。ここでは、最初の頁のイメージ展開(イメージデー
タの書込み)を第2図に示すアドレスAより開始する。
The operation of one embodiment will now be described with reference to the drawings. When print data is sent character by character from the upper processing device 1 to the printer control unit 2 via the signal line 11, this print data is sequentially received by the interface unit 21 and processed under the control of the control unit 22. is stored in the RAM 23. Further, the control section 22 reads out the print data stored in the control section 22 in character units (in units of one character code), generates an address according to the code contents, and obtains character image data according to the address from the character generator 24. , and writes this image data into the bitmap memory 25. Here, image development (writing of image data) for the first page is started from address A shown in FIG.

このようにして、ビットマツプメモリ25へのイメージ
ドツトの展開動作が続行され、ビットマツプメモリ25
のアドレスA−B−1で示される領域に最初の1頁分の
イメージが展開されると、制御部22は、ビデオ信号生
成部26内の第1のアドレスレジスタ42にスタートア
ドレス(第2図に示すアドレスA)をセットし、第1の
エンドアドレスレジスタ43に頁のエンドアドレス(第
2図に示すアドレスB−1)をセットする。更に、制御
部22はビデオ信号生成部26内のメモリ読出し制御部
41及びビデオ制御部52を介して、プリンタメカニズ
ム3のメカニズム制御部31に起動をかける。
In this way, the operation of expanding the image dots into the bitmap memory 25 continues, and the bitmap memory 25
When the image for the first page is developed in the area indicated by address A-B-1, the control section 22 sets the start address (see FIG. The end address of the page (address B-1 shown in FIG. 2) is set in the first end address register 43. Further, the control section 22 activates the mechanism control section 31 of the printer mechanism 3 via the memory read control section 41 and the video control section 52 in the video signal generation section 26 .

ここで、従来では、ビットマツプメモリ(頁メモリ)よ
り未だデータが読出されず、従って頁メモリ上に空き領
域が無いことから、次頁のイメージ展開を未だ行なうこ
とができないが、本発明に於いては、メカニズム制御部
31に起動をかけると、上記同様のイメージ展開処理に
より、ビットマツプメモリ25のアドレスB−C−1で
示す空き領域(+α領域)に次頁のイメージを展開する
。即ち、制御部22はメカニズム制御部31に起動をか
けると、ビットマツプメモリ25よりデータが読出され
るのを待たずに、RAM23より次頁のキャラクタコー
ドを読出し、キャラクタジェネレータ24より文字イメ
ージデータを得て、そのイメージをビットマツプメモリ
25上のアドレスB〜C−1で示す空き領域(十α領域
)に展開する。この際、制御部22はアドレスC−1の
エリアまでイメージデータの展開(書込み)を行なうと
、以後はビデオ信号生成部26の第1のアドレスレジス
タ42で示されるアドレスデータをメモリ読出し制御部
41を介して受け、データの読出し位置を認識して、読
出しを終了してクリアされた空きエリアが存在すること
を確認した後、そのエリアにイメージを展開する。
Here, conventionally, data has not yet been read from the bitmap memory (page memory), and therefore, there is no free space on the page memory, so it is not possible to develop the image of the next page yet, but in the present invention. Then, when the mechanism control section 31 is activated, the image of the next page is developed in the free area (+α area) indicated by the address B-C-1 of the bitmap memory 25 by the same image development process as described above. That is, when the control section 22 activates the mechanism control section 31, the character code of the next page is read out from the RAM 23 without waiting for the data to be read out from the bitmap memory 25, and the character image data is read out from the character generator 24. Then, the image is developed in the free area (10α area) indicated by addresses B to C-1 on the bitmap memory 25. At this time, when the control section 22 expands (writes) the image data up to the area of address C-1, from then on, the address data indicated by the first address register 42 of the video signal generation section 26 is transferred to the memory readout control section 41. After reading the data and confirming that a cleared empty area exists, the image is developed in that area.

即ち、制御部22はビットマツプメモリ25の空き領域
(十α領域)に次頁のイメージを展開した後は、読出し
終了エリアを越えることのないよう、読出しアドレスを
監視しながら次頁のイメージを展開してゆき、未だプリ
ンタメカニズム3に転送されていない、これから印刷さ
れるデータが次頁のデータによって破壊されることを防
いでいる。
That is, after the control unit 22 develops the image of the next page in the free area (10α area) of the bitmap memory 25, it develops the image of the next page while monitoring the read address so as not to exceed the read end area. This prevents the data to be printed that has been expanded and not yet transferred to the printer mechanism 3 from being destroyed by the data of the next page.

一方、メカニズム制御部31は、プリンタ制御部2より
起動をかけられると、用紙搬送用ローラ36.37を駆
動制御し、用紙pの給紙を開始する。そして用紙pが用
紙搬送用ローラ38の手前の定位置に達すると、給紙動
作を停止し、ビデオ信号生成部26に印刷データを要求
する。この要求信号はビデオ信号生成部26内のシフト
レジスタ51を経由してメモリ読出し制御部41に受付
けられる。メモリ読出し制御部41は、ビデオ制御部5
2を介してメカニズム制御部31よりデータ要求を受け
ると、アドレスレジスタ42のアドレスによりビットマ
ツプメモリ25を読出し制御するとともに、アドレスレ
ジスタ42をインクリメント(+1)L、その読出した
データをシフトレジスタ51にセットしてパラレル−シ
リアル変換した後、ビデオ制御部52を介しメカニズム
制御部31に送出する。メカニズム制御部31は、この
データをバッファし、所定のタイミングをもってレーザ
発振部32に送る。レーザ発振部32は入力されたデー
タに従ってレーザ光をオン・オフする。このレーザ光は
図示矢印方向に一定速度で回転するポリゴンミラー33
に発射され、反射して、感光ドラム34上に走査線が描
かれ1、図示しないトナー処理により感光ドラム34上
に潜像が形成される。
On the other hand, when activated by the printer control section 2, the mechanism control section 31 drives and controls the paper conveying rollers 36 and 37 to start feeding the paper p. When the paper p reaches a fixed position in front of the paper conveyance roller 38, the paper feeding operation is stopped and print data is requested from the video signal generation section 26. This request signal is received by the memory read control section 41 via the shift register 51 in the video signal generation section 26. The memory read control section 41 is connected to the video control section 5.
When a data request is received from the mechanism control unit 31 via 2, the bitmap memory 25 is read and controlled by the address in the address register 42, the address register 42 is incremented (+1) L, and the read data is transferred to the shift register 51. After setting and performing parallel-to-serial conversion, it is sent to the mechanism control section 31 via the video control section 52. The mechanism control section 31 buffers this data and sends it to the laser oscillation section 32 at a predetermined timing. The laser oscillation unit 32 turns on and off the laser beam according to the input data. This laser beam is transmitted to a polygon mirror 33 that rotates at a constant speed in the direction of the arrow shown in the figure.
The light is emitted and reflected to draw a scanning line 1 on the photosensitive drum 34, and a latent image is formed on the photosensitive drum 34 by toner processing (not shown).

ここで、プリンタメカニズム3に起動がかけられてから
、用紙pが定位置まで搬送され、プリンタメカニズム3
にデータが受付けられるまでには、通常、1秒乃至2秒
程度の時間を要するが、この間、従来では上述した如く
、ビットマツプメモリ25に未だ空き領域が形成されな
いことから次頁のイメージ展開が未だ次実行されないが
、本発明に動作が実行されており、プリンタメカニズム
3にデータが転送されるまでに、ビットマツプメモリ2
5のアドレスB〜C−1の+α領域に、次頁のイメージ
が展開される。
Here, after the printer mechanism 3 is activated, the paper p is conveyed to a fixed position, and the printer mechanism 3
Normally, it takes about 1 to 2 seconds for the data to be accepted. During this time, as mentioned above, conventionally, as there is no free space in the bitmap memory 25, the image of the next page cannot be developed. Although the next operation has not been executed yet, the operation according to the present invention is executed, and the bitmap memory 2 is
The image of the next page is developed in the +α area of addresses B to C-1 of No. 5.

一方、用紙搬送用ローラ38の手前で止まっていた用紙
pは、一定速度で回転する感光ドラム34の潜像位置と
用紙pの転写位置との同期がとれるタイミングをもって
用紙搬送用ローラ38の駆動により、転写位置にフィー
ドされ、感光ドラム34に接する定位置にて転写される
On the other hand, the paper p, which had stopped before the paper transport roller 38, is moved by the drive of the paper transport roller 38 at a timing when the latent image position of the photosensitive drum 34, which rotates at a constant speed, and the transfer position of the paper p are synchronized. , is fed to a transfer position, and is transferred at a fixed position in contact with the photosensitive drum 34.

このような印刷処理動作が順次実行されて、第1のアド
レスレジスタ42の更新されたアドレスが、第1のエン
ドアドレスレジスタ43に設定されたエンドアドレスと
一致すると、このアドレスの一致が比較器46で検出さ
れ、その検出信号によりゲートが閉じられて第1のアド
レスレジスタ42が無効化されるとともに、1頁の印刷
イメージの転送終了がメモリ読出し制御部41に知らさ
れ、1頁のイメージ転送動作が終了する。
When such print processing operations are sequentially executed and the updated address of the first address register 42 matches the end address set in the first end address register 43, this address match is detected by the comparator 46. The detection signal closes the gate and invalidates the first address register 42, and also notifies the memory read control unit 41 that the transfer of one page of print image is completed, and starts the image transfer operation of one page. ends.

また、上記した動作時に於いては、アドレスレジスタ4
2のアドレスに従い、ビットマツプメモリ25よりデー
タが読出される度に、その読出し終了エリアがクリアさ
れるもので、アドレスAのデータが転送終了するとその
エリアがクリアされ、次にアドレスA+1のデータが転
送終了するとそのエリアがクリアされ、同様にして、ア
ドレスB−1のデータが転送終了すると、そのエリアが
クリアされる。そして、このクリアされたエリアには、
上記+α領域に続くイメージデータが展開される。
Also, during the above operation, the address register 4
Every time data is read from the bitmap memory 25 according to address 2, the read end area is cleared. When the data at address A is transferred, that area is cleared, and then the data at address A+1 is cleared. When the transfer is completed, that area is cleared, and similarly, when the data at address B-1 is transferred, that area is cleared. And in this cleared area,
The image data following the above +α area is expanded.

このようにして、次頁のイメージ展開が全て終了すると
、即ち、ビットマツプメモリ25のアドレスB−C−D
−1で示される領域に、次に印刷すべき1頁分のイメー
ジデータが格納されると、制御部22は、ビデオ信号生
成部26内のアドレスレジスタ42にアドレスB1エン
ドアドレスレジスタ43にアドレスC1アドレスレジス
タ44にアドレスA1エンドアドレスレジスタ45にア
ドレスDをそれぞれセットした後、ビデオ信号生成部2
6内のメモリ読出し制御部41に起動をかける。
In this way, when all image development for the next page is completed, that is, the address B-C-D of the bitmap memory 25 is
When image data for one page to be printed next is stored in the area indicated by -1, the control section 22 sets the address B1 in the address register 42 in the video signal generation section 26 and the address C1 in the end address register 43. After setting address A in the address register 44 and address D in the end address register 45, the video signal generation unit 2
The memory read control unit 41 in 6 is activated.

これにより、メモリ読出し制御部41は、先ずアドレス
レジスタ42とエンドアドレスレジスタ43とによって
示されるビットマツプメモリ25の空き領域、即ちアド
レスB−Cのエリアより順次データを読出し、このデー
タをプリンタメカニズム3のメカニズム制御部31に送
出する。そして、アドレスレジスタ42のアドレスがエ
ンドアドレスレジスタ43のアドレスと一致すると、即
ち、比較器46により、アドレスCの一致検出がなされ
ると、その旨がメモリ読出し1bIJI11部41に知
らされるとともに、ゲート48が閉じてアドレスレジス
タ42が無効化される。メモリ読出し制御部41は比較
器46より一致検出信号を受けると、アドレスレジスタ
42の更新制御を止め、これに代って以後は、スタート
アドレスとしてアドレスAがセットされたアドレスレジ
スタ44のアドレスデータに従って順次ビットマツプメ
モリ25よりデータを読出す。この際、データの読出し
毎にアドレスレジスタ44が更新制御(+1)されるこ
とは勿論である。そして、アドレスレジスタ44のアド
レスがエンドアドレスレジスタ45のアドレスと一致す
ると、即ち、比較器46により、アドレスDの一致検出
がなされると、その旨がメモリ読出し制御部41に知ら
されるとともに、ゲート50が閉じられてアドレスレジ
スタ44が無効化され、1頁のイメージ転送が終了する
As a result, the memory read control unit 41 first sequentially reads data from the free area of the bitmap memory 25 indicated by the address register 42 and the end address register 43, that is, the area of addresses B-C, and transfers this data to the printer mechanism 3. It is sent to the mechanism control unit 31 of. When the address of the address register 42 matches the address of the end address register 43, that is, when the comparator 46 detects a match of the address C, the memory readout 1b IJI 11 section 41 is notified of this, and the gate 48 is closed and address register 42 is invalidated. When the memory read control unit 41 receives a match detection signal from the comparator 46, it stops updating control of the address register 42, and instead, from now on, the data is read according to the address data of the address register 44 in which address A is set as the start address. Data is sequentially read from the bitmap memory 25. At this time, it goes without saying that the address register 44 is updated (+1) each time data is read. When the address of the address register 44 matches the address of the end address register 45, that is, when the comparator 46 detects a match of the address D, this is notified to the memory read control unit 41, and the gate 50 is closed, the address register 44 is invalidated, and the image transfer of one page is completed.

このような動作が繰返されることによって、頁単位の印
刷が連続的に行われる。
By repeating such operations, page-by-page printing is performed continuously.

上述したように、本発明の実施例に於いては、プリンタ
制御4部2からプリンタメカニズム3に起動がかけられ
、その後、ビットマツプメモリ25からデータが読出さ
れてプリンタメカニズム3に転送されるまでの間に於い
ても、ビットマツプメモリ25に次頁のイメージ展開処
理が先行して行われることから、ビットマツプメモリ2
5上への頁単位のイメージ展開処理を高速化でき、全体
の頁印刷処理動作を高速化できる。
As described above, in the embodiment of the present invention, the printer mechanism 3 is activated from the printer controller 4 2, and thereafter the data is read from the bitmap memory 25 and transferred to the printer mechanism 3. Even during this period, the image development process for the next page is performed in advance in the bitmap memory 25, so the bitmap memory 25
It is possible to speed up image development processing on a page-by-page basis on the 5th page, and to speed up the overall page printing processing operation.

尚、上記した実施例に於いては、レーザビームプリンタ
を例にとって説明したが、ビットマツプメモリを持つ他
の構成のノンインパクトプリンタにも応用可能である。
Although the above embodiment has been explained using a laser beam printer as an example, it is also applicable to non-impact printers having other configurations having a bitmap memory.

[発明の効果コ 以上詳記したように本発明によれば、1頁分の印刷イメ
ージをビットマツプメモリに展開した後、印刷機構に起
動をかけることによって、印刷機構が用紙の位置決めを
行ない、頁単位で連続的に印刷を実行するプリンタに於
いて、ビットマツプメモリを1頁より若干大きな記憶容
量をもって構成し、次頁のイメージ記憶開始アドレスが
、常に、その直前の頁のイメージ記憶終了アドレスに続
くように連続的なアドレス制御を行なって、頁印刷実行
時は、読出し終了エリアを順次クリアしてゆき、プリン
タメカニズムに印刷を開始するための起動がかけられる
ことによって、頁印刷の実行を待たずに空き領域へ次頁
の印刷イメージを順次展開してゆく構成としたことによ
り、プリンタメカニズムに起動をかけてから、ビットマ
ツプメモリに記憶されたイメージの転送(読出し)動作
が実行されるまでの時間帯においても次頁のイメージ展
開が可能となり、ビットマツプメモリへのイメージ展開
処理が印刷処理全体に与える時間的な影響を排除して高
速印刷処理が実現可能なピットマツブメモリの制御方式
が提供できる。
[Effects of the Invention] As described in detail above, according to the present invention, after developing a print image for one page in a bitmap memory, the printing mechanism is activated to position the paper, In printers that print continuously page by page, the bitmap memory is configured with a storage capacity slightly larger than one page, and the image storage start address of the next page is always the image storage end address of the immediately previous page. Continuous address control is performed as follows, and when printing a page, the reading end area is cleared in sequence, and the printer mechanism is activated to start printing, thereby starting the page printing. By configuring the printer to sequentially expand the print image of the next page into the free space without waiting, the transfer (read) operation of the image stored in the bitmap memory is executed after starting up the printer mechanism. Pit map memory control that enables high-speed printing processing by eliminating the time impact that image development processing in bitmap memory has on the entire print process. method can be provided.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例に於ける全体の構成を示すブ
ロック図、第2図は上記実施例に於けるプリンタ制御部
内の一部の構成を示すブロック図である。 1・・・上位の処理装置、2・・・プリンタ制御部、3
・・・プリンタメカニズム、21・・・インタフェース
部、22・・・制御部、23・・・RAM、24・・・
キャラクタジェネレータ、25・・・ビットマツプメモ
リ、26・・・ビデオ信号生成部、31・・・メカニズ
ム制御部、32・・・レーザ発振部、33・・・ポリゴ
ンミラー、34・・・感光ドラム、35・・・用紙カセ
ット、36.37.38・・・用紙搬送用ローラ41・
・・メモリ読出し制御部、42・・・アドレスレジスタ
43・・・エンドアドレスレジスタ、44・・・第2の
アドレスレジスタ、45・・・第2のエンドアドレスレ
ジスタ46、47・・・比較器、48.50・・・ゲー
ト、51・・・シフトレジスタ、52・・・ビデオ制御
部。 出願人代理人 弁理士 鈴江武彦
FIG. 1 is a block diagram showing the overall structure of an embodiment of the present invention, and FIG. 2 is a block diagram showing a partial structure of the printer control section in the above embodiment. 1... Upper processing device, 2... Printer control unit, 3
... printer mechanism, 21 ... interface section, 22 ... control section, 23 ... RAM, 24 ...
Character generator, 25... Bit map memory, 26... Video signal generation section, 31... Mechanism control section, 32... Laser oscillation section, 33... Polygon mirror, 34... Photosensitive drum, 35...Paper cassette, 36.37.38...Paper conveyance roller 41.
...Memory read control unit, 42...Address register 43...End address register, 44...Second address register, 45...Second end address register 46, 47...Comparator, 48.50...Gate, 51...Shift register, 52...Video control unit. Applicant's agent Patent attorney Takehiko Suzue

Claims (1)

【特許請求の範囲】[Claims] 1頁分の印刷イメージをビットマツプメモリに展開した
後、印刷機構に起動をかけることによって、印刷機構が
用紙の位置決めを行ない、頁単位で連続的に印刷を実行
するプリンタに於いて、前記ビットマツプメモリを1頁
+1/n頁の記憶容量をもって構成し、頁印刷の実行時
に於いては、前記ビットマツプメモリの読出し終了エリ
アを順次クリアし、前記ビットマツプメモリに1頁分の
印刷イメージを展開した後、前記印刷開始の起動がかけ
られることによって、前記頁印刷の実行開始を持たずに
前記ビットマツプメモリの残る1/n頁領域の先頭番地
より次頁の印刷イメージの展開を開始することを特徴と
したビットマツプメモリの制御方式。
After developing one page's worth of print image in the bitmap memory, the printing mechanism is started, and the printing mechanism positions the paper and prints continuously page by page. The map memory is configured with a storage capacity of 1 page + 1/n pages, and when printing a page, the read end area of the bit map memory is cleared in sequence, and the print image for one page is stored in the bit map memory. After the expansion, the printing start is activated, so that the printing image of the next page starts to be expanded from the first address of the remaining 1/n page area of the bitmap memory without starting the printing of the page. A bitmap memory control method characterized by the following.
JP1549784A 1984-01-31 1984-01-31 Control system of bit map memory Pending JPS60160264A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1549784A JPS60160264A (en) 1984-01-31 1984-01-31 Control system of bit map memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1549784A JPS60160264A (en) 1984-01-31 1984-01-31 Control system of bit map memory

Publications (1)

Publication Number Publication Date
JPS60160264A true JPS60160264A (en) 1985-08-21

Family

ID=11890441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1549784A Pending JPS60160264A (en) 1984-01-31 1984-01-31 Control system of bit map memory

Country Status (1)

Country Link
JP (1) JPS60160264A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63309486A (en) * 1987-06-11 1988-12-16 Kyocera Corp Blank region setter
JPH04187463A (en) * 1990-11-21 1992-07-06 Matsushita Graphic Commun Syst Inc Picture print processing method
JPH053859A (en) * 1991-03-29 1993-01-14 Nippon Koden Corp Continuous waveform recorder

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63309486A (en) * 1987-06-11 1988-12-16 Kyocera Corp Blank region setter
JPH04187463A (en) * 1990-11-21 1992-07-06 Matsushita Graphic Commun Syst Inc Picture print processing method
JPH053859A (en) * 1991-03-29 1993-01-14 Nippon Koden Corp Continuous waveform recorder

Similar Documents

Publication Publication Date Title
JPS60160264A (en) Control system of bit map memory
JPH07256953A (en) Printer
JP2958229B2 (en) Printing apparatus and control method thereof
JPS6035687B2 (en) Print data control device
KR100327246B1 (en) Image forming apparatus and video data transmission method
JP2833161B2 (en) Page printer
JP2978174B2 (en) Print control apparatus and method
JP3083251B2 (en) Page printer
JPH09193480A (en) Printing device and method for controlling printing and device therefor
JPH023351A (en) Printer
JPH0220358A (en) Printing apparatus
JP2981400B2 (en) Printing apparatus and data processing method for printing apparatus
JPS6149871A (en) Printing-controlling method for page printer
JPS59221069A (en) Memory control system
JP3014165B2 (en) Printing equipment
JPS6125165B2 (en)
JPH08207355A (en) Printing apparatus
JP3326042B2 (en) Printing system
JP3555241B2 (en) Printer
JPS641807B2 (en)
JP3159855B2 (en) Access circuit for image memory in printing apparatus and printing apparatus
JPH0286465A (en) Printer device
JPH06305203A (en) Image forming device
JP2908571B2 (en) Page printer
JP3004656B2 (en) Output control device