JPH02302818A - グラフィックプロッティングネットワーク方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、カラーグラフィックプロッタに対して複数個
のコンピュータワークステーションを接続するネットワ
ーク及び接続方法に関するものであって、特に、カラー
サーマルグラフィックプロッタに対して適用可能なネッ
トワーク及び接続方法に関するものである。

従来技術 マイクロコンピュータ及びワークステーションは、多く
の作業環境、特に工学的作業環境において一般的なもの
となっている。このような装置は、典型的に、ディスプ
レイスクリーン乃至はモニタ上にフルカラーで表示する
ことが可能なビデオ信号を発生するグラフィックドライ
バ回路を有している。ビデオ信号は、多数のフォーマッ
トの任意のフォーマットとすることが可能であるが、典
型的には、水平及び垂直ビデオスキャン同期用情報のみ
ならず赤（Ｒ）、緑（Ｇ）、青（Ｂ）画素を発生する情
報を担持する一組のアナログ信号を有している。

又、電子ファイル内に格納されているか又はワークステ
ーションスクリーン上に表示されているフルカラーの情
報のプリントコピーを発生することをワークステーショ
ンのユーザが行なうことを可能とするカラーグラフィッ
クプロッタも一般的である。この様なプロッタの一例は
、シュルンベルジエ社のグラフィックモデル５２３２カ
ラーサーマルプロツタがあり、それはプロットすべき情
報がプロッタに関連するグラフィックプロセサへダウン
ロードされており且つ適宜のプロットパラメータが設定
されている場合には、約３分で８寸法のプロットを発生
することが可能である。プロットパラメータを設定する
場合、通常、プロッタの正面パネル上に位置されている
スイッチを設定して、（１）プロットが、例えば工学的
ライン図面であるようなラインモードであるが、又は例
えばカラーレンダリングを必要とする写真画像のような
フルカラーモードであるが、（２）プロットのバックグ
ラウンドは、例えばカラー画像が白のバックグラウンド
上にプリントされる場合のように、スクリーン上に表わ
れるものから反転すべきであるが、又（３）プロットが
肖像画的又は風景画的に買上に位置されるべきか否かを
表わす。セットすることの可能な付加的なパラメータは
プロット寸法（プロットスケールファクタ）である。

コスト及びスペースを節約するために、単一のプロッタ
を多数のユーザが共用することが一般的となっている。

実際的には、複数個のワークステーションをプロッタへ
接続することか必要であり、且つユーザが自分のワーク
ステーションの作業位置からプロッタヘプロットすべき
情報を送信する手段を有することが必要である。

第１図は、従来この様な接続がなされていた一般的な態
様を示している。それぞれのユーザの作業区域において
情報をディスプレイ即ち表示するために、ワークステー
ション１００，１０２．］０．４．、１０６がそれぞれ
のスクリーン１１０，１１２．１１４．１１６へ接続さ
れている。これらのワークステーションの各々は、ビデ
オマルチプレクサ１１８へ接続されており、ビデオマル
チプレクサ１１８はプロットすべき情報をビデオプロセ
サ１２０へ送給し、ビデオプロセサ１２０は接続された
プロッタ１２２によってブロッティングするために情報
を準備する。プロッタ１２２は、上述したプロットパラ
メータの所定のものをセットするためのスイッチを持っ
た正面パネル１２４を有している。プロットパラメータ
のその他のものは、ビデオプロセサ１２０の正面パネル
上に位置されているスイッチ（不図示）からセットする
ことが可能である。更に、遠隔制御スイッチ１３０．１
３２，１３４，１３６のそれぞれの一つが、各ワークス
テーションに隣接して位置されており、且つ例えば、ツ
イスト対ワイヤによってビデオマルチプレクサへ接続さ
れている。ユーザ１ミよって遠隔スイッチを作動すると
、マルチプレクサ１１８はユーザのスクリーン上に表示
を得、且つそれをプロッタ１２２によるプロッティング
のためにビデオプロセサへ送給する。

各ワークステーションは、Ｒ，Ｇ、Ｂ情報に対して各１
本であり且つビデオ同期情報に対して最大２本である高
々５本の同軸ケーブルからなるグ１　　　　　ループに
よ−てそれぞれのスクリーンへ接続されている。ワーク
ステーションのタイプによって、ビデオ同期情報は、（
１）別々のケーブル上（５同軸システム）上に別々の水
平及び垂直同期信号として与えられるが、又は（２）単
一ケーブル（４同軸システム）上に複合水平及び垂直同
期信号として与えられるが、又は（３）「緑」ビデオ信
号ケーブル（３同軸システム）上にＧ情報のブランキン
グインターバル期間中に！ｊえられるかの何れかとする
ことが可能である。

第１図に示した如く、スクリーン表示を捕獲するための
ビデオマルチプレクサへのワークステーションの接続は
、典型的に、ワークステーションをスクリーンへ接続し
ている同軸ケーブルの各々へタップを設け、且つＲ，Ｇ
、Ｂ信号の各々に対し且つ必要に応じワークステーショ
ンからビデオマルチプレクサへ同軸ケーブルをはわせる
ことによって行なわれる。更に、スクリーン回路におい
て信号終端装置をスイッチオフするための手段がワーク
ステーションのスクリーン上に設けられていない場合に
は、ビデオループ貫通コネクタ（１２６，１２８）が必
要とされる場合がある。従って、ワークステーションの
ビデオ同期フォーマツトに依存して、スクリーン表示捕
獲のためにワークステーションをビデオマルチプレクサ
へ接続することは、従来、遠隔プ・レシュボタンスイッ
チ用のツイスト対又はＲＳ　２’　３’　２ケーブル及
び３乃至５同軸ケーブルをワークステーションからマル
チプレクサへはわせることを必要としていた。表示され
ることなしにプロットされるべきデジタルファイルをワ
ークステーションからプロッタへ転送するために、付加
的な専用ケーブル（第１図には示していない）を、専用
プロセサ（必ずしもビデオプロセサ１２０とは限らない
）を介して、ワークステーションの並列又は直列データ
出力ポートからプロッタへはわせることが必要となる場
合がある。並列ポートをリンクする通信ネットワークは
コスト高であり、且つ一般的には、ホストワークステー
ション及びマイクロコンピュータのタイプに依存するも
のである。

互いに近くで作業しており且つプロッタにも近い単に一
人又は二人のユーザの場合には、第１図に示した従来の
解決方法でも許容可能な場合がある。しかしながら、よ
り多人数のユーザがプロッタを共有する場合には、多数
の理由から、ケーブルの数及び容積が許容できないもの
となる。そのように多数のケーブルを付設するコストは
高く、その様な多数のケーブルはルート即ち経路付けを
行なうことを困難とし、且つその様な多数のケーブルを
設けることは見苦しく且つ引掛ける危険性−を回避すべ
く処置がとられていない場合には危険でもある。

第１図の配列は、特に、プロッタがワークステーション
の一つ又はそれ以上からある程度の距離離れて位置して
いる場合に、更に別の重要な欠点を有している。ユーザ
のスクリーン表示のプロッ□トを開始すべく遠隔スイッ
チを動作させる前に、ユーザは、（１）正面パネルのス
イッチが、例えばラインモード、バックグラウンド反転
、肖像画／風景画などのような所望のプロットパラメー
タにセットされているか否が、及び（２）プロッタがス
クリーンいっばいのデータを採取する準備がなされてい
るか否かを知らねばならない。単一の高分解能スクリー
ン表示は２メガバイト又はそれ以上の画素データを有す
る場合があるので、ビデオプロセサは、単一フレームの
スクリーンデータを収容するために少なくともそれだけ
の多量のデータをバッファする能力を有するものでなけ
ればならない。必要なプリントスプール論理と共に、ビ
デオプロセサにおける一つ又は二つのプロットを超えて
十分なフレームバッファメモリを与えることは、これら
の装置を一層コスト高なものとする場合がある。プリン
トスプール機能を設ける場合であっても、命令を与える
前にマルチプレクサ及びビデオプロセサがプロットを採
取する準備がなされているか否かをユーザが検証せねば
ならない。進行中のプロットをアボート即ち中止するた
めには、ユーザはプロッタの場所に行き且つアボートス
イッチが設けられている場合にはそのアボートスイッチ
を動作せねばならない。

この様な従来の配列の場合には、使い勝手が悪く且つユ
ーザの時間が浪費されることは明らかであり、特に、ユ
ーザが部屋内の異なった作業区域に分散して位置されて
いる場合又はプロッタと異なった部屋内に入る場合に明
らかである。プロットすべきスクリーン表示をセットア
ツプした後に、ユーザは、その設定が正確であることを
検証するためにプロッタの場所へ歩いて行き、そのユー
ザが自分のプロットを行なう前に設定を他のものが変化
させることがないような注意書きを残し、自分のワーク
ステーションへ戻ってマルチプレクサがプロットを採取
すべく命令を与え、再度プロッタ区域へ行って自分のプ
ロット及び注意書きを回収することが必要となる。

目　　的 本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、市場で入手可能な広
範囲のワークステーション及びディスプレイスクリーン
と適合性のある態様で例えばカラーサーマルプロッタな
どのような単一のプロッタへ複数個のワークステーショ
ン及びマイクロコンピュータをネットワーク接続するた
めの効率的で且つ費用効果性のある方法及び装置を提供
することを目的とする。本発明の別の目的とするところ
は、ビデオケーブルからスクリーンへビデオスクリーン
表示を捕獲するが、又は情報をプロッタへ送信するため
に単一媒体を使用して、ホストの直列又は並列データ出
力ポートを介しホストマイクロコンピュータ又はワーク
ステーションからデジタルファイルを受取ることの何れ
かによってプロットすべき画像を採取することを可能と
する方法及び装置を提供することである。本発明の更に
別の目的とするところは、各ワークステーションにおい
てプロッティングパラメータの完全な又は部分的なメニ
ューを与えることの可能な方法及び装置を提供すること
である。本発明の更に別の目的とするところは、プロッ
タへ接続されている他のワークステーションが動作を行
なうためにパワーアップされているか否かということに
拘らず、任意のワークステーションがプロッティングを
行なうためにプロッタヘデータを送給することを可能と
する方法及び装置を提供するを目的とする。

構成 本発明によれば、ビデオチェーンネットワークユニット
（Ｖ　ＣＵ）が、各ワークステーションへ接続されてお
り、アナログビデオ及び／又はデジタル直列及び／又は
デジタル並列情報を受取り、且つＶＣＵがビデオ処理ユ
ニット（Ｖ　Ｐ　Ｕ）と直列に相互接続されており、Ｖ
ＰＵはプロッタへ接続されている。各ＶＣＵは、プロッ
トパラメータを設定するため、プロットを採取するため
、プロットを繰返すため、及び進行中のプロットをアボ
ート即ち中止するための一組のスイッチが設けられてお
り、且つプロッタが何時プロットを採取する準備がなさ
れているかを示すインジケータが設けられている。ユー
ザは、自分に便利な時間に自分のプロットを回収するた
めにプロットへ行くこ・　とが必要であるに過ぎない。

本発明の好適実施例においては、（ａ）プロットすべき
画像を表わすビデオ信号をユーザ位置において受取り、
（ｂ）ユーザコマンドに応答して。

ユーザ位置を識別し且つ該ビデオ信号が送信する準備が
なされていることを表わす識別信号を前記ユーザ位置か
らプロッタ位置へ送信し、（ｃ）前記ビデオ信号の送信
を命令するコマンド信号を前記プロッタ位置から前記ユ
ーザ位置へ送信し、（ｄ）前記コマンド信号に応答して
前記ユーザ位置から前記プロッタ位置へ前記ビデオ信号
を送信することによって、複数個のユーザ位置の一つか
らプロッタ位置ヘプロットすべき画像を表わす信号を送
信する方法が提供される。

コマンド信号は、好適には、識別信号のエコーであり、
且つビデオ信号の一つ又はそれ以上の成分が送信される
べきシーケンスを表わす信号を有することが可能である
。本方法は、更に、プロットパラメータを表わす信号及
び／又はプロットすべき画像のコピー数を表わす信号を
ユーザ位置からプロッタ位置へ送信するステップを有す
ることが可能である。ビデオ信号は、好適には、プロワ
１　　　　　夕位置においてプロットすべき画像のと・
ソトマツプへ変換される。

本発明の好適実施例は、少なくとも１個のビデオ信号源
をプロッタへ接続する装置を提供しており、その装置は
、（ａ）各ビデオ信号源と関連するビデオチェーンユニ
ットと、（ｂ）プロッタと関連するビデオプロセサユニ
ットと、（ｃ）ビデオコントローラユニットとビデオプ
ロセサユニットとの間で情報を搬送する手段とを有して
いる。

ビデオチェーンユニットは、好適には、（ａ）プロット
すべきビデオ情報を送信するためのユーザコマンドを検
知し、（ｂ）ビデオチェーンユニットがビデオ情報を送
信する準備がなされていることを表わすレディー信号を
バスを介してビデオプロセサユニットへ送信し、（ｃ）
ビデオ情報を送信するためにビデオプロセサからの送信
コマンドを検知し、（ｄ）送信コマンドに応答してバス
手段を介しビデオ情報をビデオプロセサユニットへ送信
する手段を有している。

ビデオプロセサユニットは、好適には、（ａ）ビデオプ
ロセサユニットの一つがビデオ情報を送信する準備がな
されていることを表わすレディー信号をバス手段上にお
いて検知し、（ｂ）ビデオプロセサユニットがビデオ情
報を受取る準備がなされていることを表わす送信コマン
ドをバス手段を介して送信し、（ｃ）バス手段上のビデ
オ情報を受取り且つ受取ったビデオ情報をプロッタによ
って認識可能な形態へ変換する手段を有している。

実施例 以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。

第２図は、本発明に基づいて構成されたグラフィックチ
ェーンネットワークを概略ブロック図で示しである。ワ
ークステーション１５０及び１５２及びマイクロコンピ
ュータ１５４は、３乃至５同輔ケーブル（実線）及び、
オプションによって、並列及び／又は直列インターフェ
ースケーブル（点線）によってそれぞれのビデオチェー
ンユニット（ＶＣＵ）１５６．　１５８．ｘ６ｏへ接続
されている。カラービデオディスプレイスクリーン乃至
はモニタ１６２，１６４，１６６も、それぞれ、３乃至
５同軸ケーブルによってＶＣＵ１５６’。

１５８．１’６０へ接続されている。上述した如く、＝
　　２８　− 同軸ケーブルの正確な数は、ワークステーション及びス
クリーンによって使用されている水平及び垂直ビデオ同
期が、緑（Ｇ）信号のブランキングインターバル期間中
に、別々であるが、複合であるか又は担持されているか
否かに依存する。この様な同軸ケーブルの内の３本は、
それぞれ、ＲｌＧ、　　Ｂアナログ信号を担持しており
、旧つ残りの二つは、所要により、ビデオ同期信号を担
持している。ＲＧＢビデオカメラ１６８が、同様に、カ
ラービデオモニタ１７２における如く、同軸ケーブルに
よってＶＣＵｌ、７０へ接続されている。

ＶＣＵは、単一同軸ケーブル１７４，１７６゜１７８．
１８０によってビデオ採取処理ユニット（ＶＰＵ）１７
２と直列に接続されている。例えばシュルンベルジェ社
グラフィックタイプ５２３２カラーサーマルプロッタな
どのようなカラープロッタ１３２がビデオプロセサ１７
２へ接続されている。例えば７５Ω抵抗などのような終
端装置１８４及び１８６が、端部７．７−　シＥｌ　ン
Ｖ　ＣＵ　］５６及び１６０における未使用の接続端子
へ接続されている。ＶＣＵ及びＶＰＵは任意の所望のシ
ーケンスで接続することが可能であり、即ち、ＶＰＵは
、直列チェーンの何れの端部にも設けることが可能であ
り又はその間の任意の位置に設けることも可能である。

ＶＣＵとＶＰＵとを相互接続するために単一の同軸ケー
ブルを使用し且つそれらを直列に相互接続することは、
第１図に示した配列と比較してケーブル使用条件が著し
く減少されており、且つワークステーション、マイクロ
コンピュータ、カメラ及びプロッタを与えられたオフィ
ス環境内に位置させる上で柔軟性を与えている。ＶＣＵ
の各々は、好適には、例えばワークステーションのキー
ボードに隣接させてユーザ近くに配置させるか又はビデ
オカメラ乃至はモニタ近くに配置した小さな箱の中に収
納することが望ましい。

第３Ａ図はＶＣＵの正面パネルを示している。

それぞれのトグルスイッチ１９０，１９２，１９４は、
所望のプロットパラメータを選択するために設けられて
おり、スイッチ１９０はラインモードかフルカラーかを
選択するものであり、スイッチ１９２はスクリーンカラ
ーバックグラウンド又はバックグラウンドカラー反転を
選択するだめのものであり、且つスイッチ１９４はボー
トレイ即ち肖像画か又は風景画スタイルのプロットを選
択するためのものである。ＶＰＵがＶＣＵからデータを
採取しているビジーの場合には、インジケータランプ１
９６が発光し、且つＶＰＵがプロッタへ送るべき情報を
採取する準備がなされている場合には消灯する。ブツシ
ュボタンスイッチ１９８は、ユーザのスクリーンからプ
ロットを採取するための命令を送るためにユーザによっ
て動作させることが可能である。採取期間中、インジケ
ータランプ１９９は点灯される。ＶＰＵによって採取さ
れ未だプロッタのプリントバッファメモリ内に存在する
プロットの付加的なコピーをプロワＩ・させるためにブ
ツシュボタンスイッチ２００を動作させることが可能で
あり、その際にインジケータ２０１は点灯される。ブツ
シュボタンスイッチ２０２は、採取中であるか又はプロ
ット中であるブロットをアボート即ち中止するためにユ
ーザによって動作されることが可能である。例えばプロ
ット寸法（プロットスケールファクタ及びアスペクト比
）などのようなその他のプロットパラメータを制御する
ために付加的なブツシュボタンスイッチを付加させるこ
とが可能である。

第３Ｂ図は、ＶＣＵの後部パネルを示している。

通信バス（後述）　、Ｒ，Ｇ、　　Ｂ、　Ｈ／Ｃ同期（
水平又は複合ビデオ同期）及びＶ同期（垂直ビデオ同期
）ケーブルへ接続するために、例えば従来のＢＮＣ又は
小型ＢＮＣコネクタなどのような各二・　つづつのコネ
クタ２０４−２２６が設けられている。直列デジタルデ
ータ人力コネクタ２２８及び並列デジタルデータ入力コ
ネクタ２３０も設けられている。並列データ入力コネク
タ２３０のタイプは、例えばＳＣ８Ｉ／ｌ（Ｐ　Ｉ　Ｂ
／セントロニクスなどのような使用される並列インター
フェースのタイプに依存する。

ビデオチェーンユニットの好適実施例 好適なＶＣＵ実施例の概略ブロック図を第４図に示して
あり、全てのＶＣＵは好適には同一の構成を有している
。第２図に示した如＜、ＶＣＵをＶＰＵと直列に接続し
た場合には、接続ケーブル１７４−１８０及びＶＰＵ１
７２における貫通ループが中断されることのない通信バ
スを形成するように、コネクタ２０４及び２０６はＶＣ
Ｕ内に７５Ω貫通ループ２３２へ接続されている。この
様なバスの主要な利点は、他のＶＣＵの何れか又は全て
がスイッチオフされている場合であっても、チェーン内
のＶＣＵの何れかがＶＰＵと通信を行なうことが可能で
あるということである。ループ２３２における中央タッ
プは、ＶＣＵの内部回路との通信を与え、従ってコネク
タ２０４及び２０６の何れもが入力又は出力コネクタと
して考えることが可能である。

コネクタ２０８及び２１０は、Ｒ（Ｓ号貫通ループ２３
４のそれぞれの端部への接続を与え、コネクタ２１２及
び２１４はＢ信号貫通ループ２３６のそれぞれの端部へ
の接続を与え、コネクタ２１６及び２１８はＧ信号貫通
ループ２３８のそれぞれの端部への接続を与え、コネク
タ２２０及び２２２はＨ／Ｃ信号貫通ルーテ２４０のそ
れぞれの端部への接続を与え、且つコネクタ２２４及び
２２６はＶ信号貫通ループ２４２のそれぞれの端部への
接続を与える。ループ２３４−２４’　２の各々は、好
適には、ＶＣＵの内部回路へ結合した中央タップを持っ
た７５Ωループである。

ループ２３４−２３８の中央タップは、それぞれのＤＣ
クランプ回路２４４，２４６．２４８の入力端へ接続さ
れており、それらの出力端は、それぞれの制御されたス
イッチ２５０，２５２，２５４を介し、遅延線２５５及
びコンデンサ２５７を介して、ドライバ２５６の入力端
へ接続されている。更に制御されたスイッチ２５８は、
ブランキング（同期及びクランピング）インターバル期
間中のビデオ信号ブランキングのために、閉成された場
合に、ドライバ２５６の入力端を接地へ接１　　　　　
続させる。スイッチ２５０−２５４及び２５８は、第８
図の通信回路からのそれぞれの信号ＢＯＮ。

ＲＯＮ、ＧＯＮ、ＢＬＡＮＫによって制御され、且つ、
好適には、例えばシリコニックス社の５Ｄ５０００カツ
ドスイツチなどのようなＦ　Ｅ　Ｔ　ｌ−ランジスタで
あるが、その他の適宜の装置を使用することも可能であ
る。ドライバ２５６の出力端は、ループ２３２の中央タ
ップへ接続されている。

ループ２３８，２４０，２４２の中央タップは、同期検
知及び挿入回路２６０のそれぞれの入力端へ接続されて
おり、同期検知及び挿入回路２６０は、第７図に関し説
明する如く同期信号を発生する。同期検知及び挿入回路
２６０は、ビデオドライバ２５６へ同期挿入信号を供給
し、ビデオドライバ２５６の出力端はループ２３２の中
央タップへ接続されている。

バスクランプ（又は、「ビジー送信（ｂｕｓｙｓｅｎｄ
）Ｊ）回路２６４は、ループ２３２の中央タップに供給
されるＤＣ電圧レベル（従って、通信バス上の電圧）を
、例えば、ＶＣＵがＶＰＵヘビデオ情報を送信している
場合に、＋１．、ＯＶへ上昇させるべく接続されている
。この上昇されたＤＣ電圧レベルは、ＶＰＵがデータを
採取している最中であり、従って通信バスは「ビジー」
であるということをチェーン内の他のＶＣＵへ表示する
。ビジー検知回路２６６は、ループ２３２の中央タップ
においてＤＣ電圧レベルを検知し、通信バスが使用中で
あるか否かを決定し、且つ適宜の出力信号Ｂ　Ｕ　Ｓ　
Ｙ”をビジー表示１９６及びマイクロプロセサ２７４へ
供給する。尚、本明細書においては、アクティブ低信号
はアステリスクの記号を付して示してあり、例えばＢＵ
ＳＹ”はアクティブ低信号である。

スレッシュホールド比較器２７０は、ループ２３２の中
央タップにおける電圧を、例えば、＋１゜２Ｖ及び＋１
．７Ｖなどのような固定した基準電圧と比較し、且つ回
復した差信号ＤＡＴ　（通信バスを介してＶＰＵから受
取った入力データを担持している）をシフトレジスタ及
びエンコーダ回路２６８へ供給する。更に詳細に後述す
る如く、信号ＤＡＴは、ループ２３２の中央タップにお
ける電圧が＋１．７ｖより高い場合には、論理「１」レ
ベルにあり、ループ２３２の中央タップにおける電圧が
＋１．２Ｖ未満である場合には、論理「０」レベルにあ
り、且つループ２３２の中央タップにおける電圧が＋１
．２ｖ及び＋１．７ｖの間、即ち例えば＋１．ＯＶであ
る場合には、論理「半分ｊレベル（クロック信号回復に
対し）にある。

チャンネルセレクトスイッチ２７２が、ＶＣＵアドレス
を確立するためにシフトレジスタ及びエンコーダ回路２
６８へ接続されている。第２図に示した如＜ＶＣＵを据
え付けると、各ＶＣＵのチャンネルセレクトスイッチ２
７２は、固有のアドレスを与えるべく設定され、従って
Ｖ　Ｐ　Ｕ　］、　７２は、個別的に、各ＶＣＵと通信
することが可能である。アドレス動作及び通信プロトコ
ルについては更に詳細に後述する。

ｖＣＵは、第８図を参照して以下に説明する自走型マイ
クロプロセサ回路２７４によって制御される。データは
、エンコーダ回路２６８からマイクロプロセサ回路２７
４へ入力され、且つデータはデコーダ回路２７６を介し
てマイクロプロセサ回路２７４から出力される。デコー
ダ回路２７６から出力されるデータは、第１１図を参照
して後述する如く、データ変調器２７７を介してドライ
バ２５６の入力端へ送られる。正面パネルスイッチ２８
０（第３Ａ図のスイッチ１９０−１９４及び１９８−２
０２からなる）は、マイクロプロセサ回路２７４の人力
ポートへ接続されている。

ＶＣＵは、ワークステーションスクリーン上に最初に画
像を表示する必要性なしに、関連するワークステーショ
ンから直列又は並列形態で受取ったイメージデータファ
イルを送信する手段をオプションで設けることが可能で
ある。第４図は、この様な実施形態における一例を示し
ている。入力コネクタ２２８で受取られた直列データは
、レベル変換器２８１でレベル調節され、次いで、制御
されたスイッチ２３２．ドライバ２５６．ループ２３２
を介して、通信バスへ送給される。ワークステーション
とＶＣＵとの間のデジタル接続は、直列Ｒ８４２２／４
２３インターフエース（Ｒ５２３２インターフエースと
して使用可能）とすることが可能であり、それは、ワー
クステーションからＶＣＵヘデータを送るために主に機
能するが、それは、スタート／ストップ制御コマンドを
ワークステーションへ帰還させるべく送信する。一般的
な非同期受信機送信機（ＵＡＲＴ）２８３が、入力コネ
クタ２２８を介してワークステーションへ接続されてお
り且つ８ビツトデータバスを介してマイクロプロセサ２
７４へ接続されている。ワークステーションからＶＣＵ
へのデータの断続的送信を可能とするために、好適には
、例えばＣΩｅａｒ　−ｔｏ−３ｅｎｄ及びＤａｔａ−
Ｔｅｒｍｉ　ｎａｆｉ−Ｒｅａｄｙなどのような直列コ
マン、ドラインがセットされる。ワークステーションが
ＶＣＵへの接続のために直列インターフェースではなく
並列インターフェースを必要とする場合には、直列デー
タライン内に、並列／直列プロトコル変換器２８４（例
えば、カリフォルニア州９５０５２、サンタクララ、Ｐ
、Ｏ，Ｂｏｘ５８０３１、のＲＮＭＡＣから市販されて
いるモデル８１５０又は８１５０−Ｌ又はフィラデルフ
ィア州１５２４１、ピッツバーグ、Ｐ、Ｏ，Ｂｏｘ１２
８００、のブラックボックスから入手可能なモデルＧＨ
ＰＩＣ８５Ｂなど）を設けることが可能である。

ＤＣクランプ回路２４４−２４８は、従来公知の任意の
適宜のタイプのものとすることが可能であるが、好適に
は、第５図に示したようなものである。人力ビデオ信号
は、コンデンサ２８７を介して、トランジスタ２８８の
ベースへＡＣ結合されており、トランジスタ２８８のエ
ミッタは該回路の出力を与える。トランジスタ２８８の
エミッタも、抵抗２３９を介して、単位利得バッファア
ンプ２９０の入力端へ結合されており、且つ、一対のダ
イオード２９１及び２９２を介して、接地接続されてい
る。ダイオード２９０及び２９１は、互いに反対極性に
接続されており、従ってバッファアンプ２９０の入力端
へ印加される電圧は、何れかのダイオードの順方向バイ
アス電圧、例えば±０．７Ｖ、を超えることはない。バ
ッファアンプ２９０の出力端は、制御されたスイッチ２
９３を介して、差動増幅器２９４の負入力端へ接続され
ている。差動増幅器２９４の正入力端は、クランピング
電圧であるＯｖへ接続されている。スイッチ２９３は、
信号ＣＬＡＭＰが論理高レベルにある場合に閉成され、
そのことは、各水平同期パルス直後の水平「バックポー
チｊ期間中の、１乃至２マイクロ秒のオーダの短期間の
間発生する。

スイッチ２９３が閉成されている期間中に、バッファア
ンプ２９０の出力端における電圧はフィードバックコン
デンサ２９８へ印加される。コンデンサ２９８及び並列
接続された抵抗３００の時定数は、トランジスタ２８８
のベースへ印加されたＤＣバイアスレベルを、一つの水
平ラインの期間中トランジスタ２８８のエミッタにおけ
るＤＣ出力をＯｖに維持するレベルに維持すべく選択さ
れる。

第６図は、ＶＣＵの付加的な回路の詳細を示している。

ドライバ２５６は、３トランジスタ回路であり、その利
得は、７５Ω同軸ケーブルとすることが可能な通信バス
に対しビデオ信号をドライブする場合にＶＣＵの全体的
利得が単位利得であるように設定されている。図示した
ドライバ回路の特定の利点としては、出力トランジスタ
３０２の共通ベース形態のために、該ドライバは、信号
がその入力端に存在する場合にのみ電流を流す。

ドライバ２５６の高周波数応答は、好適には、コンデン
サ３０４の適宜の選択により、回路内にＶＣＵを据え付
けた場合に、ＶＣＵからＶＰＵへのケーブルの長さにマ
ツチされている。直列接続したコンデンサ３０４及び抵
抗３０５は、ドライバの利得抵抗３０６と並列接続され
ている。ホットキャリア（ショットキー）ダイオード３
０７及び３０８は、信号Ｖ　Ｓ　ＹＮ　Ｃ”及びＨ３Ｙ
ＮＣ”（第７図の同期検知及び挿入回路から）に対する
同期イネーブルとして作用し、各同期パルス期間中に、
ループ２３２の中央タップに印加された電圧が、例えば
、＋１．ＯＶから＋〇、５ｖへ降下１　　　　　して同
期パルスを供給するように、トランジスタ３０２のエミ
ッタにおける電流を変調させる。

バスクランプ（ｒｂｕｓｙ　　５ｅｎｄ　（ビジー送信
）」）回路２６４は単位利得バ・ソファアンプ３１０を
有しており、その出力端は、並列接続したフィードバッ
ク抵抗３１６とコンデンサ３１４とを持った差動増幅器
３１８の負入力端へ制御したスイッチ３１２を介して結
合されている。増幅器３１８の正入力端は、＋１．、Ｏ
Ｖ電圧源へ接続されている。動作について説明すると、
スイッチ３１２が、ＶＣＵが送信している場合に発生さ
れる信号ＢＵＳＣＬＡＭＰに応答して各水平ライン期間
中に短時間の開閉成される。（信号ＢＵＳＣＬＡＭＰの
発生源は、第８図を参照して後述する。）スイッチ３１
２が閉成される場合に増幅器３１０の出力端に表われる
電圧は、コンデンサ３１４を充電する。従って、ＶＣＵ
がＶＰＵへ情報を送信する場合に、スイッチ３１２は各
Ｈライン期間中に一度閉成され、従ってループ２３２の
中央タップにおけるＤＣレベルは、＋１．ＯＶに維持さ
れ、通信バスが「ビジー」状態であることを残りのＶＣ
Ｕへ信号する。

各ＶＣＵは、第６図に示した如く、ビジー検知回路２６
６を有している。ビジー検知回路は、ループ２３２の中
央タップにおける電圧レベルを十鉤　７Ｖ基準電圧と比
較すべく接続された比較器３２０を有している。通信バ
スがビジー（即ち、そのＤＣレベルが＋１．０■である
）であると、比較器２６６のＢＵＳＹ”出力信号は論理
低レベ・ルにある。通信バスがビジーでない場合（即ち
、そのＤＣレベルがＯｖにある場合）、比較器２６６の
Ｂ　Ｕ　Ｓ　Ｙ＊出力信号は論理高レベルにある。

アクティブ低Ｂ　Ｕ　Ｓ　Ｙ”出力信号がビジーインジ
ケータ１９６をドライブし、且つエンコーダ回路２６８
を介してマイクロプロセサ２７４へ供給される（第４図
参照）。

ビデオ同期検知及び挿入回路２６０に関して第７図を参
照して説明する。同期検知及び挿入回路２６０は、その
入力端において、ループ２３８の中央タップから緑ビデ
オ信号Ｇを受取り、ループ２４０の中央タップから水平
又は複合ビデオ同期信号Ｈ／Ｃを受取り、且つループ２
４２の中央タップから垂直ビデオ同期信号■を受取る。

ビデオ同期信号Ｖが同期分離器回路３３０において検知
され且つ比較器３３２の負入力端へ供給される。

比較器３３２は、アクティブ低垂直同期信号ＶＥＲＴ”
をジャンパースイッチ３３３のピン１へ供給する。

緑ビデオ信号Ｇは、ピン〕へ供給され、且つ複合同期信
号Ｈ／Ｃはジャンパースイッチ３３４のピン３へ供給さ
れる。ジャンパースイッチ３３４のピン２は同期分離器
回路３３６の入力端へ接続され、同期分離器回路３３６
の出力端は比較器３３８の負入力端へ接続されている。

比較器３３８は、その正入力端を電圧基準源へ接続して
おり、且つその出力端において、ジャンパースイッチ３
３３のピン３に対し、ワンショットマルチバイブレータ
３４０のクロック入力端に対し、ワンショットマルチバ
イブレータ３４２のアクティブ低クロツク入力端に対し
、且つＮＡＮＤゲート３４４の一方の入力端に対して複
合同期信号Ｃ８”　（第１２図のライン３）を供給する
。ワンショットマルチバイブレータ３４０は、そのＲＣ
時定数を、クロック入力端に表われる上昇端に応答して
、そのＱ出力端において１マイクロ秒幅の正向パルスを
発生し且つそのＱＩ′出力端において１マイクロ秒幅の
頁内パルスを発生するように設定されている。ワンショ
ットマルチバイブレータ３４０は、それぞれのＱ及びＱ
８出力端において信号ＣＬＡＭＰ（第１２図のライン４
）及びＣＬＡＭＰ”（第１３図のライン３）を供給する
。ワンショットマルチバイブレータ３４２は、そのＲＣ
時定数を、そのアクティブ低クロツク入力端に表われる
下降端に応答してそのＱ＊出力端において３マイクロ秒
幅の頁内パルスを発生するように設定されている。ワン
ショットマルチバイブレータ３４２は、そのＱ８出力端
において信号μｐｃｓ”を供給する。信号μｐｃｓ”は
、第８図のマイクロプロセサの比較的遅い処理速度を可
能とすべく頁内パルスを拡張している点において、信号
Ｃ８＊とは異なっている。ワンショットマルチバイブレ
ータ３４２は、ＮＡＮＤゲート３５０の出力端からの信
号ｖＳ８によってリセットされる。

ジャンパースイッチ３３３のピン２における信号（ジャ
ンパースイッチ３３３のセツティングに依存して信号Ｖ
ＥＲＴ”又はＣ８”の何れか）が、インバータ３４６，
３４８，３５０を介してバッファされ、垂直同期信号Ｖ
ＳＹＮＣ’及びｖＳ′″を供給する。抵抗３４７及びコ
ンデンサ３４９からなるＲＣ回路は、ジャンパースイッ
チ３３３を参照して後述する如く、垂直ブランキング期
間中に存在することのある鋸歯状又は等価パルス及びＣ
／Ｈ同期又はＧ同期の場合には水平パルスをもフィルタ
除去すべく作用する。ＮＡＮＤゲート３４４は、それぞ
れの入力端において信号Ｃ８１１及びｖＳ＊を受取り、
且つその出力端において信号５ＹＮＣＴＩ　Ｐを供給す
る。

ＤＣ回復回路３５２は、ジャンパースイッチ３３４のピ
ン２に表われる信号のＤＣレベルを２゜５ｖへ回復させ
る。入力信号は、トランジスタ３５６のベースへコンデ
ンサ３５４を介してＡＣ結合されており、トランジスタ
３５６のエミッタは該回路の出力を与える。トランジス
タ３５６のニミッタも、抵抗３５８を介して、単位利得
バッファアンプ３６０の入力端へ結合されている。バッ
ファアンプ３６０の出力端は、制御されたスイッチ３６
２を介して、比較器３６４の負入力端へ接続されている
。比較器３６４の正入力端は、２゜５ＶＤＣ基準電圧源
へ接続されている。信号ＣＬＡＭＰが論理高状態にある
と、スイッチ３６２は閉成され、そのことは、各水平同
期パルス直後の水平「バックポーチ」期間中に１−２マ
イクロ秒程度の短い期間の間発生する。スイッチ３６２
が閉成される各期間中、バッファアンプ３６０の出力端
における電圧が、増幅器３６４の負入力端から出力端へ
抵抗３７０と共に並列接続されているコンデンサ３６８
へ印加される。コンデンサ３６８及び抵抗３７０の時定
数は、トランジスタ３５６のベースへ印加されるＤＣバ
イアスレベルを、一つの水平ラインの期間の間トランジ
スタ３５６のエミッタにおいて２，５ＶＤＣ出力を与え
るレベルにされている。

高速比較器３７２（例えば、ＬＴ１０１６ＣＮタイプ）
は、その正入力端を、抵抗３７４及び３７６からなる分
圧器の中央へ接続しており、従って比較器３７０の正入
力端における電圧は、２゜５ＶＤＣ基準電圧と同期端に
おけるＤＣレベルとの間の中間である。トランジスタ３
５６のエミッタからの同期信号は、比較器３７２の負入
力端へ印加される。入力同期情報が従来の「緑同期」Ｒ
ＧＢ信号内に含まれる場合、「バックポーチ」レベルは
＋〇、３■であり、頁内同期信号はＯＶの同期パルス端
を有し、且つビデオ情報は＋〇、３Ｖと＋１．０■との
間の範囲である。この場合、トランジスタ３５６のエミ
ッタにおける信号は、＋２．５Ｖと＋２．２ｖとの間で
変化し、且つサンプルΦホールド回路３６６の出力端に
おけるレベルは＋２．２■である。抵抗３７４及び３７
６の値は同一であるので、比較器３７２のスレッシュホ
ールドは＋２．３５Ｖにセットされ、比較器３７２をし
て、その負入力端に印加された信号の各上昇又は下降端
の中間点を検知する。

入力同期情報がトランジスタ論理で発生された従来の本
手又は複合信号Ｈ／Ｃ内に含まれる場合には、「バック
ポーチ」レベルはＯＶであり、且つ頁内水平同期パルス
端のレベルは５Ｖである。

この場合、トランジスタ３５６のエミッタにおける信号
は、＋２．５Ｖから−２，５ｖへ変化し、且つサンプル
・ホールド回路３６６の出力端におけるレベルは−２，
５■である。抵抗３７４及び３７６の値は同一であるの
で、比較器３７２のスレッシュホールドは０にセットさ
れ、比較器３７２をして、その負入力端へ印加された信
号の各上昇又は下降端の中間点を検知する。比較器３７
２は、それぞれのアクティブ高及びアクティブ低出力端
において、水平同期信号Ｈ８ＹＮＣ（第１２図のライン
２）及びＨＳＹＮＣ”を供給する。

ジャンパースイッチ３３３及び３３４は、ｖＣＵが使用
するために据え付けられると、適宜セットされる。ＶＣ
Ｕが３同軸システム（緑同期）へ１　　　　　接続され
ると、ジャンパースイッチ３３３の端子２及び３は、互
いに接続され、且つジャンパースイッチ３３４の端子１
及び２は互いに接続される。

この場合、同期分離器３３６は、緑ビデオ信号Ｇからの
入力同期情報（第１２図のライン１）を検知し、且つ該
同期情報を比較器３３８へ供給し、そのことは複合同期
出力信号Ｃ８”　　（第１２図のライン３）を発生する
。次いで、ＮＡＮＤゲート３４６−３５０は、垂直同期
を分離して、信号ＶＳＹＮＣ”及びＶＳ”　　（第１３
図（７）−フィン２）を発生する。ＮＡＮＤゲート３４
４は、信号ＶＳ”及びｃｓ”から、信号５ＹＮＣＴＩＰ
を派生し、それは、各同期期間中に高状態となり、サン
プル・ホールド回路３６６のスイッチを閉成する。ワン
ショットマルチバイブレータは、信号Ｃ８″から信号Ｃ
ＬＡＭＰ、ＣＬＡＭＰ＊、　μｐｃｓ”を派生する。Ｄ
Ｃ回復回路３５２、サンプル・ホールド回路３６６、比
較器３７２は、ビデオ信号Ｇから水平同期情報を分離し
、信号Ｈ３ＹＮＣ及びＨＳＹＮＣ”を発生する。

ＶＣＵが５同軸システムへ接続されていると（別々の垂
直同期信号■及び水平同期信号Ｈ／Ｃ）、ジャンパース
イッチ３３３の端子１及び２は共通接続され、且つジャ
ンパースイッチ３３４の端子２及び３は共通接続される
。この場合、同期分離器３３６は、垂直同期情報Ｖから
の垂直同期情報を検知し、且つ比較器３３２へ同期情報
を供給し、そのことは垂直同期出力信号ＶＥＲＴ”を発
生する。次いで、ＮＡＮＤゲート：３’４６　＝　３５
０は、鋸歯状乃至は等価パルスをフィルタ除去し、信号
ＶＣＹＮＣ”及びｖＳ＊を発生する。同期分離器３３６
は、水平同期信号Ｈ／Ｃから水平同期情報を検知し、且
つ該同期情報を比較器３３６へ供給し、そのことは水平
同期出力信号Ｃ８＊を発生する。ＮＡＮＤゲート３４４
は、信号ＶＳ″及びｃｓ”から信号５ＹＮＣＴＩ　Ｐを
派生し、それは各同期期間中に高状態へ移行し、サンプ
ル・ホールド回路３６６のスイッチを閉成する。ワンシ
ョットマルチバイブレータは、信号Ｃ８１１から信号Ｃ
ＬＡＭＰ、ＣＬＡＭＰ”、μｐ’　ｃ　ｓ　”を派生す
る。ＤＣ回復回路３５２、サンプル・ホールド回路３６
６、比較器３７２は、水平同期信号Ｈ／Ｃから水平同期
情報を分離し、信号Ｈ３ＹＮＣ及びＨ３ＹＮＣ’を発生
する。

ＶＣＵのデータ通信回路について、第８図乃至第１２図
を参照して説明する。第８図に示した如く、プロットパ
ラメータスイッチ１９０−１９４がマイクロプロセサ２
７４のポート１のそれぞれのライン６、　５．４へ接続
されており、マイクロプロセサ２７４はＤ８７４８Ｈタ
イプの８ビット装置とすることが可能である。採取、繰
返し、中止スイッチ１９８−２０　’２が、マイクロプ
ロセサ２７４のポート１のそれぞれの入力ライン０−２
へ接続されている。中止スイッチ２０２が、マイクロプ
ロセサ２７４のアクティブ低ＨＡＬＴ入力端へ接続され
ている。マイクロプロセサ２７４のポート１のライン３
は、信号ＶＩＤＥＯ／５ＥＲＩＡＬを受取るべく接続さ
れており、その信号はワークステーションから発生する
が、又は別のスイッチ（不図示）によって与えられるこ
とか可能であり、ＲＧＢビデオ信号及び直列デジタルデ
ータ信号の送信の間でスイッチングする。マイクロプロ
セサ２７４のポート１のライン７は接地（論理低状態）
へ接続されている。例えば１ｏ、　　７５ＭＨｚクリス
タルなどのような適宜のクリスタル３８０が、マイクロ
プロセサ２７４のＸＴＡＬ入力端へ接続されている。垂
直及び水平同期タイミング信号ｖＳ１及びμＰＣ３”　
　（第７図の回路から）がマイクロプロセサ２７４のそ
れぞれのＴＯ及びＴ１入力端へ供給される。

マイクロプロセサ２７４のポート２のライン〇−６は、
ＶＣＵの他の回路へ種々の制御信号を供給する。ポート
２のライン０は、信号ＣＨＡＮＮＥＬ　　ＯＮを供給し
、且つポート２のライン１−３は信号ＲＥＮ　（ｒ赤イ
ネーブルＪ　）　、ＧＥＮ（「緑イネーブルＪ’）　、
ＢＥＮ　（Ｉｉ’青イネーブル」）を供給する。ポート
２のライン４−６は、それぞれ、信号ＸＭＩＴ（「送信
Ｊ　）　、ＲＥＣＶ（「受信」）及びＩ／Ｕを供給する
。マイクロプロセサ２７４のデータバス端子ＤＯ−Ｄ７
は、エンコーダ回路２６８及びデコーダ回路２７６と通
信する８ビツトデータバス４００へ接続されている。

第１１図に示した如く、デコーダ回路２７６の一部２７
６ａは、データバス４００のそれぞれの導体ＤＯ−Ｄ６
へ接続した書込みポートＡ−Ｇを具備するデコーダ４０
２を有している。デコーダ４０２の書込みポートＨは、
ゼロ論理レベルへ接続されており、従って送信された最
大桁出力ビットは常にＯである。信号ＷＲ”及びＩ／登
（マイクロプロセサ２７４から）がＯＲゲート４０４の
それぞれの入力端へ供給され、該ゲートの出力端はデコ
ーダ４０２のアクティブ低書込みイネーブル入力端ＬＤ
へ接続されている。ゲート型クロック信号ＧＣＫＩ′が
デコーダ４０２のクロック入力端へ供給され、且つデコ
ーダ４０２のアクティブ低Ｑ％及びアクティブ高Ｑ１１
出力端は、それぞれの出力信号ＺＥＲＯ（第１３図のラ
イン８）及びＯＮＥ　（第１３図のライン９）を供給す
る。

ラッチ４０６は、そのＤ入力端を、信号ＸＭＩＴ（マイ
クロプロセサ２７４から）を受取るべく接続しており、
そのクロック入力端を信号ＣＬＡＭＰ’（同期検知及び
挿入回路２６０から）を受取るべく接続しており、且つ
そのアクティブ低リセット入力端を信号ｃｓ”　　（同
期検知及び挿入回路２６０から）を受取るべく接続して
いる。ラッチ４０６は、そのＱ出力端にゲート型クロッ
クイネーブル信号ＧＣＫＥＮ　（第１３図のライン４）
を供給する。信号ＧＣＫＥＮは、クロック信号発生器副
回路の入力端へ供給され、該副回路は信号Ｇｌ、ＫＥＮ
が論理高レベルにある期間中にＩＭＨｚクロック信号Ｇ
ＣＫ（第１３図のライン５）を発生する。信号ＧＣＫは
、インバータ４１０によって反転され、且つデコーダ４
０２及びラッチ４１２のクロック入力端へ供給される。

ラッチ４１２は、そのＤ入力端において信号ＧＣＫＥＮ
を受取り且つそのアクティブ低リセット入力端において
信号Ｃ８′″を受取り、その出力端において信号ＨＡＬ
Ｆ　　ＥＮ　（第１３図のライン６）を発生する。信号
ＨＡＬＦ　　ＥＮ及びＧＣＫ＊が、ＡＮＤゲート４１４
の入力端へ供給され、該ゲートはその出力端において信
号ＸＭＩＴ　　ＨＡＬＦ　（第１３図のライン７）を発
生する。ＡＮＤゲート４１＝　　５６　− ６は、そのそれぞれの入力端において信号ＧＣＫＥＮ、
ＧＣＫ、ＺＥＲＯを受取り、その出力端におイテ信号Ｘ
ＭＩＴ　　ＺＥＲＯ（第１３図のライン１０）を発生す
る。ＡＮＤゲート４１８は、そのそれぞれの入力端にお
いて信号ＧＣＫＥＮ、ＧＣＫ、ＯＮＥを受取り、その出
力端において信号ＸＭＩＴ　　ＺＥＲＯ（第１３図のラ
イン１１）を発生する。

データ変調器２７７は、例えばＨＣ４３１６タイプのカ
ッドスイッチなどのような一組のスイッチ４２０，４２
２，４２４，４２６を有している。

データ送信期間中、信号ＸＭＩＴ　　、ＨＡＬＦが論理
高レベルにあると、スイッチ４２０が閉成され、信号Ｄ
ＡＴＡＮ　Ｉ　Ｘをしてドライバ２５６の出力端におい
て＋１．５ｖレベルを発生する電圧レベルをとらせる。

信号ＸＭＩＴ　　ＺＥＲＯが論理高レベルにあると、ス
イッチ４２２が開成され、信号ＤＡＴＡＮＩＸをして、
ドライバ２５６の出力端において＋１．０Ｖレベルを維
持する電圧レベルをとらせる（即ち、バスクランプ回路
２６４によって発生されるレベル）。信号ＸＭＩＴ　　
ＯＮＥが論理高レベルにあると、スイッチ４２４が閉成
され、信号ＤＡＴＡＮＩＸをして、ドライバ２５６の出
力端において＋２．０ｖレベルを発生する電圧レベルを
とらせる。その結果ループ２３２を介して通信バスへ印
加されるデータ信号は、第１３図のライン１２に示した
フォーマットであり、各垂直ブランキングインターバル
期間中に、ＶＣＵからＶＰＵヘハンドシェーク情報が送
信されることを可能とする。

第８図に示したエンコーダ回路２７６の一部２７６ｂは
、ＶＰＵにおいてＶＰＵから送信されたハンドシェーク
（データ＋クロック）情報を受領することを可能とする
。ＡＮＤゲート４３２は、同期検知及び挿入回路２６０
から信号ＣＬＡＭＰを受取り、且つマイクロプロセサ２
７４から信号ＣＨＡＮＮＥＬ　　ＯＮを受取り、且つｖ
ＣＵがビ１　　　　　デオ情報を送信している時にクラ
ンプ回路２６４（第６図）を動作させる信号ＢＵＣ８Ｌ
ＡＭＰをその出力端において供給する。信号ＣＬＡＭＰ
（第１２図のライン４）は、信号Ｃ３”　　（第１２図
のライン３）の各水平同期パルスの後端に続く先端を持
った約１マイクロ秒期間の正向パルスであり、且つ信号
ＢＵＣ３ＬＡＭＰ　（第１２図のライン５）は、ｖＣＵ
が送信している時の信号ＣＬＡＭＰに対応する。

第８図に示した如く、エンコーダ回路２７６の一部２７
６ｂは、一対の高速り型フリップフロップ４３４及び４
３６を有しており、それはＦ７４タイプのものとするこ
とが可能である。フリップフロップ４３４及び４３６は
、信号Ｂ　Ｌ　Ａ　Ｎ　Ｋを発生し、その信号は信号Ｈ
３ＹＮＣ及びＣＬＡＭＰのパルス期間における時間をカ
バーする正向パルスを有している。信号Ｈ３ＹＮＣ（第
１２図のライン２）の先端はフリップフロップ４３４を
トリガする。信号ＢＬＡＮＫ（第１２図のライン６）は
フリップフロップ４３４の一方の出力端において発生さ
れる。信号ＢＬＡＮＫ”はフリップフロップ４３４の他
方の出力端において発生され、且つＡＮＤゲート４５０
，４５４，４５８をディスエーブルすべく作用する。フ
リップフロップ４３４からの信号ＢＬＡＮＫも、フリッ
プフロップ４３６のリセット入力端へ供給される。信号
ＣＬＡＭＰ’のパルスの後端はフリップフロップ４３６
をセットし、従ってフリップフロップ４３４をリセット
し且つＢＬＡＮＫＬＡＮ用スを終了させる。

入力同期パルス（第１２図のライン１）の先端とＢＬＡ
ＮＫＬＡＮ用スの後端との間の全遅延は、好適には、第
１２図に示した如く、最大２０ナノ秒である。思い出さ
れる如く、信号ＢＬＡＮＫのパルスの目的は、ループ２
３４−２３８に表われるＲＧＢ信号から同期情報を分離
するために各水平ラインのブランキングインターバル期
間中にスイッチ２５８を閉成させることである。

ＡＮＤゲート４５０は、第一入力端において信号ＲＥＮ
を受取り且つ第二人力端において信号ＢＬＮＫ”を受取
り、ドライバ４５２を介して信号ＲＯＮを供給する。信
号ＲＯＮは、水平ブランキングインターバル期間以外は
スイッチ４５０（第４図）を閉成すべく作用し、信号Ｒ
ＥＮが論理高レベルを取る場合に遅延線２５５を介して
赤ビデオ情報がドライバ２５６へ通過することを可能と
する。ＡＮＤゲート４５４は、第一入力端において信号
ＧＥＮを受取り且つ第二人力端において信号ＢＬＮＫ”
を受取り、ドライバ４５６を介して信号ＧＯＮを供給す
る。信号ＧＯ，Ｎは、水平ブランキングインターバル期
間以外はスイッチ２５４（第４図）を閉成すべく作用し
、信号ＧＥＮが論理高レベルを取る場合には、遅延線２
５５を介して緑ビデオ情報がドライバ２５６へ通過する
ことを可能とする。ＡＮＤゲート４５８は、第一入力端
において信号ＢＥＮを受取り且つ第二人力端において信
号ＢＬＮＫ″を受取り、ドライバ４６０を介して信号Ｂ
ＯＮを供給する。信号ＢＯＮは水平ブランキングインタ
ーバル期間中以外はスイッチ２５２（第４図）を閉成す
べく作用し、信号ＢＥＮが論理高レベルを取る場合には
、遅延線２５５を介して青ビデオ情報がドライバ２５６
へ通過することを可能とする。遅延線２５５は、入力同
期パルス（ワークステーション又はＶＣＵへ接続されて
いるＲＧＢカメラから）及び同期検知及び挿入回路２６
０によって挿入された同期パルスとの間の遅延に等しい
量だけビデオ信号を遅延すべく作用し、その遅延は４０
ナノ秒の程度とすることが可能である。

エンコーダ回路２６８は、ＶＣＵがｖＰＵから送信され
たデータを回復することを可能とする。

エンコーダ回路２６８の一部２６８ａを第８図に示しで
ある。シフトレジスタドライバ４６２（例えば、ＨＣ５
４１タイプ）の四つの入力ポートは、ＶＣＵの据え付は
期間中にＶＰＵとの通信のために独特のアドレスを与え
るべくチャンネルセレクトスイッチ２７２のバンクへ接
続されている。シフトレジスタドライバ４６２の別の入
力ポートは、ＢＵＳＹ”信号を受取り、その信号はマイ
クロプロセサ２７４に対してビデオ通信バスが使用中で
あることを知らせる。シフトレジスタドライバ４６２の
データバスポートＤｏ−Ｄ７は、データバス４００を介
してマイクロプロセサ２７４へ接続されており、且つア
クティブ低制御ポートＥ１及びＥ２は、ＶＣＵアドレス
及び通信バスのビジーステータスをそのようにコマンド
された場合にマイクロプロセサ２７４へ通過させるため
の信号ＲＤ８及びＩ／’ｉｃ）を受取る。

第９図はエンコーダ回路２６８の別の一部２６８ｂを示
している。カッドＤタイプラッチ４６４は、そのＤ入力
端をバス４００のデータラインＤＯ−Ｄ３へ接続してお
り、そのクロック入力端をＯＲゲート４３４の出力を受
取るべく接続しており、且つＱ及びＱ８出力端をドライ
バ４６６及び４６８を介して、それぞれ、ＬＥＤインジ
ケータ１９９及び２０１を駆動すべく接続されている。

直列入力並列出力エンコーダ４７０（例えば、Ｈ０１６
４タイプ）が、それぞれのＡ１入力端及びクロック入力
端において信号ＲＥＣＤＡＴＡ（「受信データ」）及び
ＲＥ　ＣＯＶ　　ＣＬ　Ｋ（「回復クロック」）を受取
るべく接続されており、且つ垂直同期信号ｖＳ′″をそ
のリセット入力端において受取るべく接続されている。

エンコーダ４７０の出力端ＱＡ−ＱＨは、シフトレジス
タドライバ４７２（例えば、ＨＣ５４１タイプ）のそれ
ぞれの入力ポートへ接続されている。信号ＲＤ”　　（
マイクロプロセサ２７４から）及びＴ１０が、シフトレ
ジスタ４７２のＥｌ及びＥ２入力端へ供給され、且つシ
フトレジスタ４７２の出力端はバス４００のそれぞれの
ラインＤＯ−Ｄ７へ接続されている。

第１０図は、エンコーダ回路２６８の付加的部分２６８
Ｃ及び２６８ｄを示している。第１０図に示した如く、
ループ２３２からの入力信号は、比較器２７０において
、＋１．７５Ｖ及び＋１゜２５Ｖ基準源と比較される。

＋１．７５Ｖを超える値は、アクティブ低信号ＲＥＣＯ
ＮＥ’　　（第１４図のライン４）をしてラッチ４７４
をセットさせ、従ってそのＱ出力端における信号ＲＥＣ
ＤＡＴＡは論理高（ｒｌＪ　）レベルをとる。＋１．２
５Ｖ未満の値は、アクティブ低信号ＲＥＣＺＥＲＯ”　
　（第１４図のライン３）をしてフリップフロップ４７
４をリセットさせ、従ってそのＱ出力端における信号Ｒ
ＥＣＤＡＴＡは論理低＝　　６４　− （ｒＯＪ　）レベルをとる。従って、フリップフロップ
４７４のＱ出力端における信号ＲＥＣＤＡＴＡ（第１４
図のライン５）は、ループ２３２が一部を形成する通信
バスから回復されたデジタル情報を表わす。信号ＲＥＣ
ＯＮＥ’及びＲＥＣＺＥＲＯ”は、シュミットトリガ型
ＮＡＮＤゲート４７６とインバータ４７８との組合わせ
によって論理的にＡＮＤ処理され、信号ＲＥＣＯＮＥ／
ＺＥＲＯ（第１４図のライン６）を発生する。

信号ＲＥＣＯＮＥ／ＺＥＲＯは、受信イネーブル信号Ｒ
ＥＣＥＮ＊　（第１４図のライン２）と論理的にＯＲ処
理され、回復されたクロック信号ＲＥＣＯＶＣＬＫ　（
第１４図ノライン７）を発生する。

８進カウンタ４３２は、そのクロック入力端において回
復されたクロック信号ＲＥＣＯＶＣＬＫを受取り、且つ
そのＱ３出力端からインバータ４８４を介してラッチ４
８６のアクティブ低リセット入力端へパルスを供給し、
信号ＲＥＣＥＮを発生して、８個の受信クロックパルス
からなる各組の後にカウンタ４３２をリセットする。ラ
ッチ４８６のアクティブ低Ｑ’出力端は信号ＲＥＣＥＮ
８を供給する。

第１４図のライン１などのような信号はＶＣＵにおいて
受取られると、回復されたクロック信号ＲＥ　Ｃ，ＯＶ
　ＣＬ　Ｋが発生され、その信号は垂直ブランキングイ
ンターバルの水平ライン期間中に入力データ信号から回
復された８個のクロックパルスから構成されている。回
復されたデータ信号ＲＥＣＤＡＴＡが発生され、その信
号は８ビツトのデジタル情報を担持している。信号ＲＥ
ＣＯＶＣＬＫは、信号ＲＥＣＤＡＴＡ信号を直列−並列
変換器４７０内ヘクロツク入力させ、それから、マイク
ロプロセサ２７４によってコマシトされると、データバ
ス４．００を介して読取りポートドライバ４７２によっ
てマイクロプロセサ２７４へ通過される。

１　　　　　　従って、ＶＣＵは、そのＶＣＵが接続さ
れているワークステーション（又はＲＧＢカメラ）の垂
直ブランキングインターバル期間中に、デジタルデータ
及びクロックデータをＶＰＵへ送信し腓つＶＰＵから受
信することが可能である。通信バスがビジーでなく且つ
ＶＣＵの採取スイッチ１９８がユーザによって閉成され
ると、「ハンドシェーキング」通信シーケンスが、ＶＣ
ＵとＶＰＵとの間で開始される。使用される通信プロト
コルについて、第１５図を参照して説明する。ＶＣＵが
送信している場合に各垂直ブランキングパルスに続く最
初の水平ライン期間中に、８ビツトのデータがＶＣＵか
らＶＰ、Ｕへ送信される。送信される最初の四つのビッ
トは０であり、且つ送信される最後の四つのビットは、
ＶＣＵの据え伺は時にチャンネルセレクトスイッチ２７
２によってセットされているＶＣＵの独特の識別番号を
表わしている。

第１５図のライン１の例においては、ＶＣＵ識別番号は
「９」、即ち二進形態においては１００１である。各垂
直ブランキングパルスに続く２番１１の水平ライン期間
中において、ＶＰＵはＶＣＵからの入力データを処理す
る。ＶＰＵにおいて■ＣＵステーション識別を受領する
と、ＶＰＵに対して、識別されたＶＣＵがＶＰＵに対し
て画像を送信する準備がなされていることを信号する。

各垂直ブランキングパルスに続く３番目の水平ライン期
間中に、ＶＰＵがＶＣＵに対して８ビツトの回答を送信
する。その回答の例は、第１５図のライン２に示してあ
り、最大桁ビットは０でありスタートビットとして作用
し、次の三つのビットはＲｌＧ又はＢビデオ信号を送信
するコマンドであり、且つ最後の四つのビットはＶＣＵ
識別を「ハンドシェーク」としてエコーＬ、ＶＰＵが識
別されたＶＣＵからビデオ信号を受信する準備がされて
いることを確認する。各垂直ブランキングパルスに続（
４番目の水平ライン期間中、ＶＣＵは別の８ビツトメツ
セージを送信する。その−例は第１５図のライン３に示
してあり、最初のビットは０でありスタートビットとし
て作用し、且つ次の７個のビットはＶＣＵのプロットパ
ラメータスイッチセツティングの状態を表わしている。

各垂直ブランキングパルスに続く５番目の水平ライン期
間中、ＶＰＵがＶＣＵからの人力データを処理する。各
垂直ブランキングパルスに続く６番目の水平ライン期間
中、ＶＣＵが更に別の８ビツトメツセージを送信するこ
とが可能であり、その−例を第１−５図のライン４に示
してあり、それは準備されるべきプロットのコピ一枚数
を表わしている。

Ｒビデオ信号の完全なフレームがＶＰＵにおいて受取ら
れると、ＶＰＵがＶＣＵに対してＧビデオ信号を送信す
べくコマンドする。Ｇビデオ信号の完全なフレームがＶ
ＰＵにおいて受取られると、ＶＰＵは、ＶＣＵに対して
Ｂビデオ信号を送ることをコマンドする。Ｂビデオ信号
の完全なフレームがＶＰＵにおいて受取られると、ビデ
オバス上の通信が終了し且つＶＰＵがそのレンダリング
処理、即ちＲＧＢ信号をＣＭＹ　（シアン、マジエンタ
、イエロー）へ変換し且つプロッティング処理を開始す
る。

ＶＣＵ及びＶＰＵがオプションの直列データ送信能力（
第４図を参照して上に説明し月つ第１６図を参照して後
に説明する）を具備している場合には、通信プロトコル
は、効果的に、ＶＣＵからＶＰＵへのデジタルコマンド
の通信を包含し、ＶＰＵをして通信バスを介して直列デ
ータを受取る準備をさせる。この様な能力を有する場合
、ユーザは、ワークステーションの記憶装置乃至は格納
装置（例えば、ハードディスク）内にデジタル的に格納
された画像ファイルを、最初にワークステーション表示
スクリーン上にその画像を表示することなしに、プロッ
タへ送信することが可能である。

ビデオ処理ユニットの好適実施例 ＶＰＵユニット１７２の第一の好適実施例について第１
６図乃至第２０図を参照して説明する。

第１６図に概略示したＶＰＵ１７２は、ビデオバス（ル
ープ５０４）へインターフェースすべく修正されたグラ
フィックプロセサユニット５００（その入力端において
ＲＧＢ信号及び同期信号を受取り、受取った情報をビッ
トマツプ型フォーマットへ処理し、且つ選択したプロッ
タをドライブする）及びグラフィックプロセサ５００と
ＶＣＵとの間での通信を制御する通信インターフェース
回路５０２を有している。グラフィックプロセサユニッ
ト５００は、例えば、カリフォルニア州マウンテンビュ
ーのシュルンベルジェグラフィックス社から市販されて
いるカラーイメージプロセサモデル８６６６、又はアイ
ルランドのダブリンのグラフチルリミテッド社から市販
されているモデルＶＰ２４０グラフィックプロセサとす
ることが可能であり、又西ドイツのジャーメリングのガ
ンマ−データコンピュータＧｍｂＨから市販されている
モデルＧＡＭＭＡＣＯＬＯＲＣシステム内に組込まれて
いるグラフィックプロセサとすることが可能である。通
信インターフェース回路５０２は、それぞれの送信及び
受信増幅器５０１及び５０３を介して、ループ５０４の
中央タップへ接続されており、且つ８ビツトデータバス
５２４を介してグラフィックプロセサ５００へ接続され
ている。グラフィックプロセサ５００は、７５Ω貫通ル
ープ５０４の中央タップへ接続されている。

Ｖ、ＰＵがオプションの直列データ受信能力を具備して
いる場合には、従来の一般的な非同期受信機＝　　７１
　− 一送信機（ＵＡＲＴ）５０５が、受信増幅器５０７及び
制御したスイッチ５０９を介してループ５０４の中央タ
ップへ接続されており、且つ８ビツトデータバス５１１
を介してグラフィックプロセサ５００のデータバスへ接
続されている。

通信インターフェース回路５０２の好適形態を第１７図
乃至第１９図に示しである。第１７図に示した如く、比
較器５０６は、ループ５０４からの人力信号を＋１．７
５及び＋１．２５Ｖ基準源と比較し、且つ出力信号ＲＥ
ＣＯＮＥ”及びＲＥＣＺＥＲＯ”　　（それぞれ、第１
４図のライン４及び３）をラッチ５０８のアクティブ低
セット及びアクティブ低リセット入力端へ供給する。ラ
ッチ５０８は、そのＱ出力端において回復したデータ信
号ＲＥＣＯＶＤＡＴＡを発生する。信号ＲＥＣＯＮＥ”
及びＲＥＣＺＥＲＯ”は、ＡＮＤゲート５１０によって
論理的にＡＮＤ処理され、信号ＲＥＣＯＮＥ／ＺＥＲＯ
（第１４図のライン６）を発生する。信号ＲＥＣＯＮＥ
、／ＺＥＲＯは、信号ＲＥＣＥＮによってＡＮＤゲート
５１−　７２　　＝ ２を介してゲート動作され、ＲＥ　ＣＯＶ　　ＣＬ　Ｋ
信号（第１４図のライン７）を発生する。８進カウンタ
５１４（例えば、ＨＣ４６１タイプ）は、そのクロック
入力端において信号ＲＥＣＯＶ　　ＣＬＫを受取り、且
つ８個のクロックパルスからなる各組の終わりにおいて
そのＱＤ出力端からのリセット信号をインバータ５１８
を介してフリップフロップ５１６のアクティブ低すセッ
ト入力端へ供給する。フリップフロップ５１６は、その
クロック入力端においてグラフィックプロセサ５００か
らの水平同期信号（μＰＣ８”）を受取り且つそのＤ入
力端において信号ＲＥＣＶ　（第１８図のマイクロプロ
セサ５２６から）を受取る。フリップフロップ５１６の
Ｑ出力端は、８クロツクパルスの期間中の間論理高レベ
ルである信号ＲＥＣＥＮをＡＮＤゲート５１２へ供給す
る。

第１７図の回路からの出力信号ＲＥＣＯＶＤＨＡ及びＲ
ＥＣＯＶＣＬＫは、第１８図の回路の直列−並列変換器
５２０のＡ２及びクロック入力端へそれぞれ供給され、
従って通信バスから回復されたデジタルデータの８ビツ
トセグメントは、データがＶＣＵから受取られる場合に
各水平ライン期間中に読取りポートドライバ５２２（例
えば、ＨＣ５４１タイプ）内へクロック入力される。変
換器５２０は、更に、そのアクティブ低リセット入力端
においてグラフィックプロセサ５００からの垂直同期信
号（ＶＳＹＮＣ”）を受取り、それを各垂直同期パルス
の後にリセットさせる。読取リポートドライバ５２２か
らのデータは、マイクロプロセサ５２６からの信号ＲＤ
”及びＴ１０によってそのようにコマンドされる場合に
、マイクロプロセサバス５２４の導体Ｄｏ−Ｄ７を介し
てマイクロプロセサ５２６へ通過される。通信バスから
回復された４ビツトのＶＣＵアドレスを表わす信号ＩＤ
Ｏ，ＩＤＩ、ＩＤ２．ＩＤ３は、マイクロプロセサ５２
６のポート２のそれぞれのライン０−３において得られ
る。信号ＸＭＩＴ、ＲＥ１　　　　　　ＣＶ、Ｉ／豆は
、ポート２のライン４−６から供給される。ユーザがＶ
ＰＵにおけるプロットの送信をキャンセルすることを可
能とするために、図示した如く、中止スイッチ５２８を
ＩＮＴ＊ポートへ接続させることが可能である。マイク
ロプロセサ５２６のアクティブ低ＲＤ及びＷＲポートは
、バス５２４を介してマイクロプロセサ５２６へ及びそ
れからのデータの制御を行なうために、それぞれ、アク
ティブ低読取り及び書込み信号ＲＤ”及びＷＲ”を供給
する。

第１８図及び第１９図に示した通信インターフェース５
０２の第一の好適実施例のイτｊ加的回路が、ＶＣＵヘ
データを送信するために設けられている。

フリップフロップ５３０は、そのクロック入力端におい
てグラフィックプロセサ５００からの信号ＣＬＡＭＰ”
　　（第１３図のライン３）を受取り、そのＤ入力端に
おいて信号ＸＭＩＴ（第１３図のライン１１）を受取り
、且つそのアクティブ低リセット入力端においてグラフ
ィックプロセサ５００からの信号Ｃ８８を受取る。ゲー
ト型クロック副回路５３２は、信号ＧＣＫＥＮ　（第１
３図のライン４）を受取り、且つその出力端において、
−組の相補的ＩＭＨｚクロック信号ＧＣＫ’（第］３＝
　　７５　− 図のライン５）及びＧＣＫ”を供給する。ラッチ５３４
は、そのＤ入力端において信号ＧＣＫＥＮを受取り、そ
のクロック入力端において信号ＧＣＫ８を受取り、且つ
そのアクティブ低リセット入力端においてＣ８＊を受取
る。ラッチ５３４のＱ出力端における信号は、ＡＮＤゲ
ート５３６においてＧＣＫ”信号をゲート動作して信号
ＸＭＩＴＨＡＬＦ　（第１３図のライン７）を発生する
。

並列−直列変換器５３８（例えば、ＨＣｌ６５タイプ）
は、その入力ポートＡ−Ｇをバス５２４へ接続しており
、そのＨポート（最大桁ビット）を論理低レベルへ接続
しており、且つそのアクティブ低ＬＤポートを信号Ｇ　
ＣＫ　”を受取るべく接続している。信号ＷＲ”及びＴ
１０が論理的にＯＲ処理され且つ変換器５３８のクロッ
ク入力端へ供給される。ＶＣＵへ送信されるべき論理「
１」は、変換器５３８のＱ出力端へ供給され、次いでＡ
ＮＤゲート５４０において信号ＧＣＫＥＮ及びＧＣＫに
よってゲート動作されて信号ＸＭＩＴＯＮＥ　（第１３
図のライン１１）を発生する。思い起こされる如く、ｖ
ＣＵのバスクランプ回路２６４は、ＶＰＵとの通信セシ
ョンの期間中通信ハスを＋１．Ｏｖのレベルに維持し、
従ってＶＰＵは、「ハンドシェーク」通信期間中に送信
されるべきクロック及びｒｌＪ情報でこの値を変調する
ことが必要である。ＸＭＩＴ　　ＨＡＬＦ及びＸＭＩＴ
　　ＯＮＥ信号が、送信変調器回路５４２（第１９図）
のそれぞれの入力端へ供給され、それは送信されたデジ
タルデータでループ５０４を介して通信バス上のレベル
を変調する。ビジー検知回路５４４は、ループ５０４の
中央タップにおいてＤＣレベルを検知し、マイクロプロ
セサ５２６のポート１のライン７へ信号ＢＵＳＹを送信
する。

マイクロプロセサ５２６は、８ビツトデータバス５２４
を介して、「ビジー」メツセージをマイクロプロセサ５
８８へ送り、後者はマイクロプロセサ５８８（第２０図
）の１６ビツトデータバス５６２の８ビツトに接続され
ている。

第２０図は、例えばカリフォルニア州マウンテンビュー
のシュルンベルジエグラフィックス社によって製造され
ているカラーイメージプロセサなどのような一つのタイ
プのグラフィックプロセサを概略ブロック図で示しであ
る。その他のプロセサは同様の機能を有するものである
が、例えば、入力ビデオ信号をデジタル化するためにフ
ェーズロックループ又はその他の技術を使用するなどの
点で異なった実施化を図っている場合がある。入力ビデ
オ信号（ループ５０４から）が垂直同期検知器５５０へ
供給され、それは垂直同期信号■５ＹＮＣを発生し、且
つバッファ５５２、利得段５５４及びＡＣカップリング
コンデンサを介して、ＤＣ回復回路５５６へ供給される
。水平同期検知回路は、ＤＣ回復回路５５６の出力から
水平同期情報を分離し、信号Ｈ８ＹＮＣを発生する。フ
ラッシュアナログ・デジタル変換器５６０は、ＤＣ回復
回路５５６の出力端からのアナログビデオ信号をデジタ
ル化し、そのデータをデータバス５６２へ供給する。デ
ジタル・アナログ変換器５６４及び５６６（又は、同様
の機能を実施する何れかの回路）は、その変換のオフセ
ット及びフルスケール値を設定する。タイミング発生器
副回路５６−８は、フラッシュ変換器５６０に対して、
ＡＤＣｌ　　クロック信号を発生し且つ供給し、その信
号は例えば各ビデオ画素のピークにおいてなどのような
適宜の時間に該ビデオ信号のサンプリングを行なうこと
をイネーブルする。

第２０図に示した如く、ＥＥＰＲＯＭ５３２は、ビデオ
信号フォーマット及びＶＰＵが画像を受取る各ワークス
テーション、マイクロコンピュータ及びＲＧＢカメラの
関連するＶＣＵアドレスに関するパラメータを供給し、
且つデータバス５６２゜アドレスバス５８４．制御バス
５８６を介してマイクロプロセサ５８８と通信する。例
えば、ビデオ信号が１２８０Ｘ１０２４画素表示スクリ
ーンに対してフォーマット化されている場合には、信号
帯域幅は１０８ＭＨｚであり、且つスクリーンリフレッ
シュ率（垂直ブランキング率）は６０Ｈ２であり、この
データは入力ビデオ信号をデジタル化する際に検索し且
つ使用するために各カラーのフルスケール及びオフセッ
トデータ及び関連するＶＣＵ７ドレスと共に、ＥＥＰＲ
ＯＭ５３２内に格納される。

ワークステーション、マイクロコンピュータ、ＶＣＵに
接続されているＲＧＢカメラに関するパラメータが格納
されている各ＶＣＵに対してエリアがＥＥＰＲＯＭ５３
２内に確保されている。特定のＶＣＵとＶＰＵとの間で
「ハンドシェーキング」を行なっている期間中、マイク
ロプロセサ５２６はそのＶＣＵアドレスをメインマイク
ロプロセサ５８８と通信させ、該マイクロプロセサはＥ
ＥＰＲＯＭ５３２からこれらのパラメータを検索し且つ
それらを例えばタイミング発生器回路５６８などのよう
な適宜の回路内にロードさせる。

グラフィックプロセサ５００は、マイクロプロセサ５８
８によって制御され、マイクロプロセサ５８８は、典型
的には、従来の１６ビツト又は３２ビツトの装置である
。同期検知及び分離回路５９０は、データ及び制御バス
５６２及び５８６を介してマイクロプロセサ５８８と通
信し、検知器５５８及び５５０から入力信号Ｈ８ＹＮＣ
及びＶ８ＹＮＣを受取り、且つ出力端において信号ＣＬ
ＡＭＰ（ｒ水平ブランキング期間イネーブル」）を供給
する。ＤＲＡＭフレームバッファ５９２は、プロットす
べきスクリーン表示のビットマツプ画像を格納し且つプ
ロッタ１３２へ供給するためにＤＲＡＭコントローラ５
９４の制御下においてデータバス５６２と通信する。

各ＶＣＵのマイクロプロセサ２７４及び上述した好適Ｖ
ＰＵ実施例のマイクロプロセサ５２６は、所定の共通の
プログラムの制御下で動作し、そのフローチャートを第
２１図乃至第３１図に示しである。ＶＣＵコントローラ
としてのマイクロプロセサ２７４の動作は、そのポート
］−（第８図）のライン７を論理低レベルへ接続するこ
とによって行なわれる。■ＰＵコントローラとしてのマ
イクロプロセサ５２６の動作は、そのポート１（第１８
図）のライン７を論理高レベルへ接続することによって
行なわれる。

第４図及び第１６図を参照して上に説ＩＩＪＩ　した如
く、ＶＰＵ及びそれと通信するＶＣＵは、オプションと
して、直列データ送信用の能力を具備することが可能で
ある。そのように具備されている場　−合には、ＶＣＵ
は、好適には、直列データ送信要求がワークステーショ
ンから受取られた場合に、以下のステップを逐次実行す
るべくプログラムされている。即ち、Ｘ−０ＦＦ文字を
ワークステーションへ送って、ワークステーションから
の爾後のデータ送信を停止し、通信バスが使用中でない
（ｒＢＵＳＹＪ信号なし）であることをチェックし、ビ
デオ／デジタル通信プロトコルを使用してＶＰＵとの接
続を確立しく’Ｖ　ＣＵステーション識別及びＶＰＵが
直列データを受取るべき準備をすることの命令を包含す
る水平ブランキング期間中の適宜のコマンドの送信）、
ビデオ同期送信回路をディスエーブルして通信バス上に
ＩＶｒビジー」信号バイアスを維持し、スイッチ２３２
（第４図）を閉成して直列データ源を通信バスへ接続さ
せ、ｌ　　　　　　Ｘ−０Ｎ文字をワークステーション
へ送信してワークステーションからの送信を再開始する
。次いで、好適には、ＶＣＵが受動的となり、ワークス
テーションからの直列データはＶＣＵを介してＶＣＵか
らの干渉なしに通信バスへ送られる（ドライバ２５６に
おけるレベル変換及び増幅以外）。

この直列データの送信期間中に、ＶＣＵは、好適には、
１ｖバイアスを通信バス上に維持し、通信バスがビジー
であることを表わし、旧つＶＣＵのマイクロプロセサ２
７４は、好適には、ＵＡＲＴの活動を監視することによ
って、例えばタイムアウト及び送信終了などのような例
外的条件に対する送信をモニタする。送信終了文字が受
領されると、１ｖバイアスが降下されて、ＶＣＵをアイ
ドル状態へ復帰させる。所定の期間に亘って何ら文字が
受領されない場合には、直列データ送信が、好適には、
送信終了時においてディスエーブルされ、且つワークス
テーションから受取られた爾後の直列データは、ＶＣＵ
において認識可能なコマンドが受取られるまで無視され
る。Ｖ’ＰＵ（第１６図）において、通信インターフェ
ース５０２のマイクロプロセサは、好適には、直列デー
タ転送コマンドが受取られる場合に制御されたスイッチ
５０９を閉成させ、その際にＵＡＲＴ５０５を関係させ
る。直列データ送信コマンドは、更に、好適には、グラ
フィックプロセサ５００をして直列データの受領及び処
理の準備をさせる。ＶＣＵが通信バス上の１■バイアス
を降下させると、スイッチ５０９が開成され、且つグラ
フィックプロセサはプロッタを駆動するために直列デー
タを従来の態様で処理することを継続する。

第３２図は、ＶＰＵの第二の好適実施例をブロック図で
示しである。通信インターフェース６００は、ビデオ貫
通ループ５０４からの信号を受取るべく接続されている
。イン多−フエース６００は、フラッシュＡＤＣ変換器
を有しており、それはタイミング発生器及び同期検知回
路６０２からのＡＤＣクロック信号を受取る。タイミン
グ発生器及び同期検知回路６０２は、インターフェース
６００からの同期情報を受取り、且つ１６ビツトマイク
ロプロセサ６０８の制御下においてＰＲＯＭ６０４及び
Ｓ、ＲＡＭ６０６からのその他の所要の情報を受取る。

インターフェース６００は、例えば上述したプロトコル
を使用して「ハンドシェ゛−り」通信のＶＰＵ部分を実
施するために、８ビツトデータバス６１２を介して、マ
イクロプロセサ６０８の１６ビツトデータバス６１０と
通信する。ＥＰＲＯＭ６１４及びＳＲＡＭ６１６は、バ
ス６１０を介してマイクロプロセサ６０８と通信する。

ＥＰＲＯＭ６１４は、好適には、マイクロプロセサ６０
８に対する動作プログラム命令を格納するために使用さ
れる。

インターフェース６００の従来のフラッシュＡＤＣ変換
器は、ループ５０４から受取られたビデオ情報をデジタ
ルデータへ変換し且つデジタルデータをフレームバッフ
ァ６１８へ供給し、フレームバッファ６１８はフレーム
バッファアドレスコントローラ６２０によって構成され
るアドレス内にそのデータを格納する。ＶＰＵは、好適
には、プロッタへ供給するためにフレームバッファ６１
８からのデータを準備するためのレンダリング装置６２
０又はその他の適宜の手段（例えば、ディザープロセザ
）を有している。レンダリング装置６２０は、マルチピ
ットデータバス６２２（例えば、４ビツト、６ビツト１
又は８ビツトバスとすることが可能である）を介してフ
レームバッファ６１８から画像データを受取り、且つデ
ータバス６２６を介してＰＲＯＭ６２４からレンダリン
グ処理を行なう場合に使用するレンダリングデータを受
取るべく接続されている。レンダリング装置６２０は、
アドレスバス６２８を介して必要とされるレンダリング
データをコールすることが可能である。レンダリング処
理された画像データは、適宜の接続バス６３０を介して
ブロックへ供給される。

以上、本発明の具体的実施の態様について詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
ではなく、本発明の技術的範囲を逸脱することなしに種
々の変形が可能であることは勿論である。

【図面の簡単な説明】

第１図は複数個のワークステーションを単一のプロッタ
へ接続する場合の従来の構成を示した概略図、第２図は
単一のプロッタを共用するために複数個のホストワーク
ステーション及びＲＧＢビデオカメラを相互接続するた
めの本発明に基づいて構成された好適なネットワークを
示した概略図、第３Ａ図及び第３Ｂ図は本発明に基づい
て構成されたビデオチェーンユニット（ＶＣＵ）の好適
実施例の正面パネル及び背面パネルをそれぞれ示した各
概略図、第４図は本発明に基づいて構成されたＶＣＵの
好適形態を示した概略図、第５図は第４図のＶＣＵに対
する好適なりＣ回復回路を示した概略図、第６図は第４
図のＶＣＵに対する好適なＲＧＢドライバと、バスクラ
ンプと、ビジー検知回路とを示した概略図、第７図は第
４図のＶＣＵに対する好適な同期検知及び同期挿入回路
を示した概略図、第８図乃至第１１図は第４図のＶＣＵ
に対する好適なデータ通信回路を示した各概略図、第１
２図乃至第１４図はＶＣＵ及びＶＰＵの好適実施例の種
々の信号の波形及びタイミング関′　係を示した各説明
図、第１５図はＶＰＵ及びＶＣＵの間の通信のための好
適なプロトコルを示した概略図、第１６図は本発明に基
づいて構成されたＶＰＵの第一の好適実施例を示した概
略図、第１７図乃至第１９図は第１６図の好適なＶＰＵ
実施例の通信インターフェース回路を示した各概略図、
第２０図は第１６図の好適ＶＰＵ実施例のグラフィック
プロセサ部分を示した概略図、第２１図乃至第３１図は
第２図乃至第２０図の好適なＶＰＵ及びＶＣＵ実施例に
おける通信マイクロプロセサの好適動作を示した各フロ
ーチャート図、第３２図は本発明に基づいて構成された
ＶＰＵの第二の好適実施例を示した概略図、であ、る。 （符号の説明） １５０．１５２：ワークステーション １５４・：マイクロコンピュータ １５６．１５８，１６０ ：ビデオチェーンユニット １６２．１６４ ：ビデオ表示スクリーン（モニタ） １７２；ビデオプロセサ １９０．１９２，１９４：　）グルスイッチ１９６：イ
ンジケータランプ １９８：プッシュボタンスイッチ 特許出願人　　　　オセ　グラフィックス　ニーニスエ
イ　インコーポレ イテッド

Claims (1)

1. 【特許請求の範囲】 １、少なくとも１個のビデオ信号源をプロッタへ接続す
   る装置において、 （ａ）前記各ビデオ信号源と関連したビデオチェーンユ
   ニット、 （ｂ）前記プロッタと関連したビデオプロセサユニット
   、 （ｃ）前記ビデオチェーンユニットと前記ビデオプロセ
   サユニットとの間で情報を搬送するバス手段、 を有することを特徴とする装置。 ２、特許請求の範囲第１項において、少なくとも１個の
   前記ビデオチェーンユニットが、（ａ）プロットすべき
   ビデオ情報を送信するためのユーザコマンドを検知し、 （ｂ）前記ビデオチェーンユニットがビデオ情報を送信
   する準備がなされていることを表わすレディー信号を前
   記バス手段を介して前記ビデオプロセサユニットへ送信
   し、 （ｃ）ビデオ情報を送信するために前記ビデオプロセサ
   から送信コマンドを検知し、 （ｄ）前記送信コマンドに応答して前記バス手段を介し
   前記ビデオプロセサユニットへビデオ情報を送信する、 上記各機能を有する手段を有することを特徴とする装置
   。 ３、特許請求の範囲第２項において、前記レディー信号
   がステーション識別信号を有することを特徴とする装置
   。 ４、特許請求の範囲第３項において、前記ステーション
   識別信号は、それが送信されるビデオチューンユニット
   を唯一的に識別することを特徴とする装置。 ５、特許請求の範囲第４項において、前記送信コマンド
   が前記ステーション識別信号のエコーを有することを特
   徴とする装置。 ６、特許請求の範囲第２項において、前記ビデオチェー
   ンユニットが、更に、選択したプロットパラメータを表
   わす信号を前記バス手段を介して前記ビデオプロセサユ
   ニットへ送信する手段を有することを特徴とする装置。 ７、特許請求の範囲第２項において、前記ビデオチェー
   ンユニットが、更に、プロットすべき画像のコピー数を
   表わす信号を前記バス手段を介して前記ビデオプロセサ
   へ送信する手段を有することを特徴とする装置。 ８、特許請求の範囲第２項において、前記少なくとも１
   個のビデオチェーンユニットが、更に、前記バスが使用
   中であることを表わすビジー信号を前記バス手段へ印加
   する手段を有することを特徴とする装置。 ９、特許請求の範囲第８項において、前記少なくとも１
   個のビデオチェーンユニットが、更に、前記バス手段が
   使用中であることを表わす前記バス手段からの信号を検
   知し且つ前記ビジー信号の期間中前記レディー信号の送
   信をディスエーブルする手段を有することを特徴とする
   装置。 １０、特許請求の範囲第１項又は第２項の何れか１項に
   おいて、前記ビデオプロセサユニットが、（ａ）前記ビ
   デオプロセサユニットの一つがビデオ情報を送信する準
   備がなされていることを表わすレディー信号を前記バス
   手段上において検知し、 （ｂ）前記ビデオプロセサユニットがビデオ情報を受取
   る準備がなされていることを表わす送信コマンドを前記
   バス手段を介して送信し、 （ｃ）前記バス上のビデオ情報を受取り且つ前記受取っ
   たビデオ情報を前記プロッタによって認識可能な形態へ
   変換する、 上記各機能を有する手段を有することを特徴とする装置
   。 １１、特許請求の範囲第１０項において、前記レディー
   信号が、発振器のビデオチェーンユニットを識別するス
   テーション識別信号を有することを特徴とする装置。 １２、特許請求の範囲第１１項において、前記ステーシ
   ョン識別信号が、その発振器のビデオチェーンユニット
   を唯一的に識別することを特徴とする装置。 １３、特許請求の範囲第１２項において、前記送信コマ
   ンドが、前記検知したステーション識別信号のエコーを
   有することを特徴とする装置。 １４、特許請求の範囲第１０項において、前記ビデオプ
   ロセサユニットは、更に、少なくとも１個の選択したプ
   ロットパラメータを表わす前記ビデオチェーンユニット
   からの信号を検知する手段を有することを特徴とする装
   置。 １５、特許請求の範囲第１０項において、前記ビデオプ
   ロセサユニットが、更に、プロットすべき画像のコピー
   数を表わす前記ビデオチェーンユニットからの信号を検
   知する手段を有することを特徴とする装置。 １６、特許請求の範囲第１０項において、前記ビデオプ
   ロセサユニットが、更に、前記バスが使用中であること
   を表わす前記バス手段からの信号を検知する手段を有す
   ることを特徴とする装置。 １７、特許請求の範囲第１項において、前記ビデオプロ
   セサユニット及び前記ビデオチェーンユニットが前記バ
   ス手段によって直列に接続されていることを特徴とする
   装置。 １８、特許請求の範囲第１項、第２項、第１０項のうち
   の何れか１項において、前記ビデオプロセサユニット及
   び前記各ビデオチェーンユニットが貫通ループを有して
   おり、前記バスが前記貫通ループの直列接続を有してい
   ることを特徴とする装置。 １９、特許請求の範囲第１８項において、前記貫通ルー
   プが単一導体同軸ケーブルによって直列に接続されてい
   ることを特徴とする装置。 ２０、特許請求の範囲第１０項において、前記ビデオプ
   ロセサユニットが、前記ビデオ情報のフォーマットを表
   わすフォーマット情報を格納し、前記ビデオチェーンユ
   ニットが前記ビデオ情報を送信する準備がなされている
   ことの信号を前記ビデオチェーンユニットから受取ると
   前記フォーマット情報を検索し、且つ前記格納したフォ
   ーマツト情報に依存して前記ビデオチェーンユニットか
   ら受取ったビデオ情報を処理する手段を有することを特
   徴とする装置。 ２１、特許請求の範囲第２項において、前記送信コマン
   ドが、前記ビデオ情報の水平ラインインターバル期間中
   に送信されるクロック信号及びデジタル信号を有してお
   り、且つ前記送信コマンドの検知が、前記クロック信号
   を検知すること及び前記検知したクロック信号を使用し
   て前記デジタル信号をシフトレジスタ内へクロック動作
   させることを包含することを特徴とする装置。 ２２、特許請求の範囲第２項において、前記レディー信
   号が、クロック信号で変調されており且つ前記ビデオ情
   報の垂直同期インターバルに続く水平ラインインターバ
   ル期間中に送信されるデジタル信号を有することを特徴
   とする装置。 ２３、特許請求の範囲第１０項において、前記レディー
   信号が、前記ビデオ情報の水平ラインインターバル期間
   中に送信されるクロック信号及びデジタル信号を有して
   おり、且つ前記レディー信号を検知することが、前記ク
   ロック信号を検知し且つ前記検知したクロック信号を使
   用して前記デジタル信号をシフトレジスタ内へクロック
   動作させることを包含することを特徴とする装置。 ２４、特許請求の範囲第１０項において、前記送信コマ
   ンドが、クロック信号で変調されており且つ前記ビデオ
   情報の水平ラインインターバル期間中に送信されるデジ
   タル信号を有していることを特徴とする装置。 ２５、特許請求の範囲第１項又は第２項において、少な
   くとも１個の前記ビデオチェーンユニットが、更に、プ
   ロットされるべき画像を表わす直列データ信号を信号源
   から受取り且つ前記バス手段を介して前記直列データ信
   号を前記ビデオプロセサユニットへ送信する手段を有し
   ており、且つ前記ビデオプロセサユニットが前記バス手
   段を介して前記直列データ信号を受取る手段を有するこ
   とを特徴とする装置。 ２６、特許請求の範囲第１項又は第２項において、少な
   くとも１個の前記ビデオチェーンユニットが、更に、プ
   ロットすべき画像を表わす並列データ信号を信号源から
   受取り、前記並列データ信号を直列データ信号へ変換し
   、且つ前記直列データ信号を前記バス手段を介して前記
   ビデオプロセサユニットへ送信する手段を有しており、
   且つ前記ビデオプロセサユニットが前記バス手段を介し
   て前記直列データ信号を受取る手段を有することを特徴
   とする装置。 ２７、特許請求の範囲第１０項において、少なくとも１
   個の前記ビデオチェーンユニットが、更に、プロットす
   べき画像を表わす直列データ信号を信号源から受取り且
   つ前記バス手段を介して前記直列データ信号を前記ビデ
   オプロセサユニットへ送信する手段を有しており、且つ
   前記ビデオプロセサユニットが前記バス手段を介して前
   記直列データ信号を受取る手段を有していることを特徴
   とする装置。 ２８、グラフィックプロッティングシステムネットワー
   クにおいて、 （ａ）プロットすべき画像を表わすビデオ信号を受取り
   且つ前記ビデオ信号をユーザが選択したプロットパラメ
   ータを表わす情報と共に再送信する少なくとも１個のビ
   デオチェーンユニット手段、 （ｂ）画像をプロッティングする手段、 （ｃ）前記ビデオチェーンユニット手段からビデオ信号
   を受取り前記ビデオ信号を前記プロッティング手段によ
   って認識可能なフォーマットへ変換し、且つ前記変換し
   たビデオ信号を前記プロッティング手段へ供給するビデ
   オプロセサユニット手段、 （ｄ）前記ビデオチェーンユニット手段と前記ビデオプ
   ロセサユニット手段との間で信号を搬送するバス手段、 を有することを特徴とするネットワーク。 ２９、特許請求の範囲第２８項において、前記ビデオチ
   ェーンユニット手段が、前記ビデオチェーンユニット手
   段がプロットすべき画像を表わすビデオ信号を送信する
   準備がなされていることを前記ビデオプロセサユニット
   手段へ信号する手段を有することを特徴とするネットワ
   ーク。 ３０、特許請求の範囲第２９項において、前記ビデオプ
   ロセサユニット手段が、前記ビデオプロセサユニット手
   段がプロットすべき画像を表わすビデオ信号を受取る準
   備がなされていることを前記ビデオチェーンユニット手
   段へ信号する手段を有することを特徴とするネットワー
   ク。 ３１、特許請求の範囲第３０項において、前記ビデオチ
   ェーンユニット手段が、前記ビデオチェーンユニット手
   段を唯一的に識別し且つ画像をプロットする場合に使用
   すべきプロッティングパラメータを表わす信号を前記ビ
   デオプロセサユニットへ送信する手段を有することを特
   徴とするネットワーク。 ３２、特許請求の範囲第３０項において、前記ビデオプ
   ロセサユニット手段が、前記ビデオチェーンユニットを
   唯一的に識別する前記ビデオチェーンユニットからの信
   号を認識し、且つ前記ビデオチェーンユニットを唯一的
   に識別する信号に対してエコーを発生して前記ビデオチ
   ェーンユニットがプロットすべき画像を表わすビデオ信
   号の送信を開始すべく命令するための手段を有すること
   を特徴とするネットワーク。 ３３、特許請求の範囲第３１項において、前記ビデオプ
   ロセサユニット手段が、画像をプロットする場合に使用
   されるプロッティングパラメータを表わす前記ビデオチ
   ェーンユニット手段からの前記信号に応答して前記プロ
   ッティング手段を制御する手段を有することを特徴とす
   るネットワーク。 ３４、特許請求の範囲第２９項において、前記プロット
   すべき画像を表わす信号が、Ｒ、Ｇ、Ｂビデオ情報を有
   しており、前記ビデオプロセサユニットが前記バス手段
   を介しての前記ビデオプロセサ手段へ前記Ｒ、Ｇ、Ｂビ
   デオ情報を順次送信すべく前記ビデオチェーンユニット
   へ命令する手段を有しており、前記ビデオチェーンユニ
   ット手段は前記命令手段に応答して前記Ｒ、Ｇ、Ｂビデ
   オ情報を前記ビデオプロセサ手段へ順次送信する手段を
   有することを特徴とするネットワーク。 ３５、特許請求の範囲第３１項において、前記ビデオプ
   ロセサユニット手段は、送信すべき前記ビデオ信号のフ
   ォーマットを表わすフォーマット情報を格納し、前記ビ
   デオチェーンユニット手段がビデオ信号を送信する準備
   がなされていることの信号を前記ビデオチェーンユニッ
   ト手段から受取ると前記フォーマット情報を検索し、且
   つ前記格納したフォーマット情報に依存して前記ビデオ
   チェーンユニット手段から受取ったビデオ信号を処理す
   る手段を有することを特徴とするネットワーク。 ３６、特許請求の範囲第２８項において、少なくとも１
   個の前記ビデオチェーンユニット手段が、更に、プロッ
   トすべき画像を表わす直列データ信号を信号源から受取
   り且つ前記バス手段を介して前記直列データ信号を前記
   ビデオプロセサユニット手段へ送信する手段を有してお
   り、且つ前記ビデオプロセサユニットが前記バス手段を
   介して前記直列データ信号を受取る手段を有しているこ
   とを特徴とするネットワーク。 ３７、複数個のユーザ位置の一つからプロッタ位置へプ
   ロットすべき画像を表わす信号を送信する方法において
   、 （ａ）前記一つのユーザ位置において前記プロットすべ
   き画像を表わすビデオ信号を受取り、 （ｂ）前記一つのユーザ位置を識別し且つ前記ビデオ信
   号が送信する準備がなされていることを表わす識別信号
   をユーザコマンドに応答して前記一つのユーザ位置から
   前記プロッタ位置へ送信し、 （ｃ）前記ビデオ信号の送信を命令するコマンド信号を
   前記プロッタ位置から前記一つのユーザ位置へ送信し、 （ｄ）前記コマンド信号に応答して前記一つのユーザ位
   置から前記プロッタ位置へ前記ビデオ信号を送信する、 上記各ステップを有することを特徴とする方法。 ３８、特許請求の範囲第３７項において、前記ステップ
   （ｃ）が、前記識別信号のエコーを送信することを特徴
   とする方法。 ３９、特許請求の範囲第３７項において、前記ステップ
   （ｃ）が、前記識別信号のエコー及び前記ビデオ信号の
   一つ又はそれ以上の成分を送信すべきシーケンスを表わ
   す信号を送信することを特徴とする方法。 ４０、特許請求の範囲第３７項において、プロットパラ
   メータを表わす信号を前記一つのユーザ位置から前記プ
   ロッタ位置へ送信するステップを有することを特徴とす
   る方法。 ４１、特許請求の範囲第３７項において、更に、前記プ
   ロットすべき画像のコピー数を表わす信号を前記一つの
   ユーザ位置から前記プロッタ位置へ送信するステップを
   有することを特徴とする方法。 ４２、特許請求の範囲第３７項において、更に、前記プ
   ロッタ位置における前記ビデオ信号を前記プロットすべ
   き画像のビットマップへ変換するステップを有すること
   を特徴とする方法。