JPH02300797A

JPH02300797A - 楽音生成装置

Info

Publication number: JPH02300797A
Application number: JP1120750A
Authority: JP
Inventors: Akio Iba; 章雄伊庭
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1989-05-15
Filing date: 1989-05-15
Publication date: 1990-12-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コ本発明は、電子楽器の楽音生成装置に関するもので、特
に音高変化等に合わせて滑らかに出力楽音波形を切換え
ることのできる電子楽器の楽音生成装置に関する。

［従来の技術］従来よりパルス符号変調（ＰＣＭ）方式により波形を記
録再生する技術を利用した電子楽器が開発されており、
この種電子楽器に於いては、例えば電子ピアノの場合は
鍵盤、管楽器の場合はキースイッチのように、指定され
た音高を入力する手段と、スイッチ、ベンダー等のセン
サのように発生中の楽音の音高を変更可能な入力手段と
を備えている。そして、これらの入力手段によって指定
された音高に対応して、予め記憶回路に記憶されていた
波形情報が読出される。これによって、所定の音色を有
した楽音が生成される。

［発明が解決しようとする課題］ところで、このようなＰＣＭ方式により波形を記録する
ようにした電子楽器に於いて、１つの記録波形を広い範
囲の音高に対応付けて読出すことにより楽音を生成する
ようにすると、音高変化に伴い音色がかなり変化すると
いう問題を有している。そこで、音高変化に対する音色
の変化を防止、　するために、マルチサンプリングと称
される方法が用いられてきた。これは予め記憶回路に所
定の音域（例えば１オクターブ）ごとに１つの音色に対
応する波形をそれぞれサンプリングして記憶しておき、
この記憶した波形を再生時に指定音高に応じて選択的に
読出して生成しようとする方法である。

しかしながら、このような楽音生成装置であっても、楽
音生成中に音高をベンダー等の操作により大きく変化さ
せると、前述したように音色が変化してくる。そこで、
当該音域を越えて音高変更かなされた場合、指定音高に
対応するように現在生成中の波形の音域と隣接した、高
いあるいは低い音域の波形を読出して、音高が変化する
前の波形から、この隣接した音域の波形へと切換える方
法が考えられる。

しかし、音域ごとの波形を記憶するメモリ空間は、それ
ぞれの音域の波形で独立したものであり、波形の切換を
このような関連性のないメモリ間のアドレス変更によっ
て行なうと、不連続なものとなってしまうという欠点が
あり、実際には、隣接した音域の波形を繋ぎ合わせて楽
音を生成することはできないものであった。

そこで、クロスフェード制御する方法によって２つの波
形を切換えることが考えられた（本件特許出願人による
昭和６３年１２月２８日付特許出願の「電子楽器の楽音
生成装置」）。これは、音域変更の際に２つの隣接した
音域の波形の振幅レベルを経時的に変化させるもので、
一方の波形（すなわちこれまで出力していた波形）の振
幅レベルを減少させると同時に他方の波形（すなわちこ
れから出力すべき波形）の振幅レベルを相補的に増加さ
せて滑らかに波形変更を行なうものである。しかしなが
ら、このようなりロスフェード制御による波形の切換を
行なうためには、２つの波形を交差させるため、楽音の
ポリフォニック数（発音チャンネル数）も出力楽音の数
の２倍必要となる。そして、クロスフェード制御されて
切替わるべく異なる２つの波形の合成比を経時的に変化
させる等の複雑な回路構成を必要とする。このため、前
述したクロスフェード制御による波形の混合切換えは、
安価な装置には不向きなものであった。

　５一本発明は前記実情に鑑みてなされたもので、例えば音高
が変化しても音高の変化に合わせて滑らかに波形変化を
もたらすことができ、安価な装置にも適用可能な電子楽
器の楽音生成装置を提供することを目的とする。

［課題を解決するための手段及び作用］すなわち本発明
は、記憶手段に予め異なる複数の波形データが記憶され
ており、演奏のために音高を指定入力する入力手段によ
って指定された音高に従って、制御手段から楽音発生指
示信号がアドレス信号生成手段に供給され、このアドレ
ス信号生成手段から順次生成されるアドレス信号により
、前記記憶手段に記憶された前記波形データが読出され
る。そして、前記波形データの波高値に基づいた楽音が
、出力手段から出力される。前記アドレス信号生成手段
からのアドレス信号により前記記憶手段から読出される
波形データは、検出手段でその波形データの波高値が所
定の範囲内であるか否かが検出される。この検出手段で
検出された前記波形データの波高値が前記所定の範囲内
のときは、前記記憶手段に記憶されている異なる波形デ
ータの切換えを指定する波形切換手段の指定に応じて、
前記制御手段が前記記憶手段から読出されている第１の
波形データとは異なる第２の波形データを読出すべく前
記アドレス信号生成手段に楽音発生指示信号を供給する
。これらの楽音発生指示信号に従って、前記アドレス信
号生成手段が前記記憶手段から前記第１の波形データか
ら前記第２の波形データに切換えて読出すようアドレス
信号を供給する。

［実施例］以下図面を参照して本発明の詳細な説明する。

第１図は、本発明に従った一実施例の電子楽器の楽音生
成装置のブロック構成図を示したもので、入力回路］は
音高指定入力部２ａと可変音高入力部２ｂから成ってい
る。前記音高指定入力部２ａは、例えばこの実施例の電
子楽器がキーボード楽器であれば鍵盤であり、管楽器、
ギター等であればそれぞれ対応するスイッチやフレット
等の音高を入力するための入力部であり、可変音高入力
部２ｂはスイッチ、ベンダー、各種センサのような発生
中の楽音の音高を変化させて入力すると共に、発生中の
楽音の音高の波形を切換える指定を行なう入力部である
。前記音高指定入力部２ａ及び可変音高入力部２ｂから
の出力は、制御回路としてのＣＰＵ３に入力される。Ｃ
ＰＵ３の出力は、アドレスコントローラ４及びエンベロ
ープジェネレータ５に供給される。そして、アドレスコ
ントローラ４の出力は、波形記憶回路（波形ＲＯＭ）６
に供給される。

前記エンベロープジェネレータ５は、出力する楽音の振
幅を時間と共に変化させるエンベロープデータを発生す
る。また、前記波形ＲＯＭ６は、所定の音域ごと（例え
ば１オクターブごと）に波形を記憶しているもので、例
えば、後述するように波形Ａ１波形Ｂ１・・・が記憶さ
れる。前記波形ＲＯＭ６の出力は、エンベロープジェネ
レータ５の出力と共に乗算器８に入力される。検出回路
７は、波形ＲＯＭ６の出力が、波形切換え可能な所定の
範囲内であるか否かをＣＰＵ３の出力に従って検出する
。この検出回路７の検出結果は、アドレスコントローラ
４に与えられ、アドレスコントローラ４による波形デー
タのアドレス変更を実行する。前記乗算器８での乗算結
果がラッチ９に出力され、更にデジタル−アナログ変換
器１０に供給される。次いで、このデジタル−アナログ
変換器１０でアナログ表現に変換された信号は、増幅器
１１で増幅されて図示されないスピーカ等から出力され
る。

第２図は、アドレスコントローラ４、波形ＲＯＭ６及び
検出回路７の構成を示したもので、ＣＰＵ３からの出力
は、ループスタートアドレスレジスタ　１２ａ、　　１
２ｂ、スタートアドレスレジスタ１３ａ、　　１３ｂ、
ピッチレジスタ１４、ループエンドアドレスレジスタ　
＋５ａ、　　１５ｂ、エンドアドレスレジスタ　ｌｅａ
、　　１６ｂ、セレクタ１７及びチェンジレジスタ１８
に結合され、対応するデータが入力される。

そして、スタートアドレスレジスタ　１３ａ、　　１３
ｂの出力は、セレクタ１７の出力で制御されるゲート１
９ａ、　　１９ｂを介し、更にオア回路回路２８からの
出力で開成制御されるゲート２ｏを経てカレントアドレ
スレジスタ２１に入力される。そして、このカレントア
ドレスレジスタ２１の出力とピッチレジスタ１４の出力
が、加算器２２に入力され、その加算結果をラッチ２３
に出力する。このラッチ２３の出力であるカレントアド
レスＣＡは、比較器２４に入力される。また、ループエ
ンドアドレスレジスタ　１５ａ。

１５ｂの出力は、セレクタ１７の出力で制御されるゲ−
４２５ａ、　　２５ｂを介し、ラッチ２６を経て前記比
較器２４に入力される。その結果、この比較器２４は、
カレントアドレスＣＡがループエンドアドレスより小の
とき「１」出力となり、逆のときｒＯＪ出力となる。そ
して、ラッチ２３の出方であるカレントアドレスＣＡは
、比較器２４の出力で制御されるゲート２７を介し、Ｃ
ＰＵ３からのノートオン信号（−発信号）のオフ（ロー
レベル）時に、後述するオア回路２８、インバータ２９
を介して開成制御されるゲート３０を経て、カレントア
ドレスレジスタ２１に入力されるようになっている。

また、比較器２４の出力は、インバータ３１を介してア
ンド回路３２の一方の入力端子に入力されると共に、ア
ンド回路３３の一方の入力端子に入力される。前記アン
ド回路３２の他方の入力端子には、比較器３４の出力が
結合され、またアンド回路３３の他方の入力端子には、
前記比較器３４の出力がインバータ３５を介して結合さ
れる。前記比較器３４には、エンドアドレスレジスタ　
１６ａ、　　１６ｂからセレクタ１７の出力で制御され
るゲート３６ａ、　　３６ｂを介してラッチ３７を経た
出力が入力されている。比較器３４は、ラッチ２３の出
力と、ラッチ３７の出力を比較するもので、カレントア
ドレスＣＡがエンドアドレスより小のとき「１」出力と
なり、逆のとき「０」出力となる。

前記アンド回路３２及び３３は、それぞれループスター
トアドレスレジスタ　１２ａＳ１２ｂの出力及びカレン
トアドレスレジスタ２１の出力をカレントアドレスレジ
スタ２１に選択的に入力供給制御するべくゲート３８及
び３９に結合される。したがって、ループアドレス制御
時には、ループスタートアドレスレジスタ　１２ａ、　
　１２ｂの出力は、ゲート　４０ａ、　　４０ｂを介し
、ラッチ４１を経て前記ゲート３８及び３０を介してカ
レントアドレスレジスタ２１に入力される。

尚、ゲート　１９ａ、　　２５ａ、　　３Ｂａ、　　４
０ａと、ゲート１９ｂ、　　２５ｂ、　　３Ｂｂ、　　
４０ｂは、それぞれセレクタ１７の出力と、セレクタ１
７からインバータ４２を介した出力によって開成制御さ
れる。

また、カレントアドレスレジスタ２１の出力は、波形Ｒ
ＯＭ６に出力されるようになっており、この波形ＲＯＭ
６からの出力が、検出回路７の比較器４３ａ及び４３ｂ
に供給される。これらの比較器４３ａ及び４３ｂでは、
ＣＰＵ３からの出力によって、波形ＲＯＭ６から読出さ
れた波形の波高値を、それぞれ最小値ＭＩＮ及び最大値
ＭＡＸの閾値と比較する。そして、これらの比較器４３
ａ及び４３ｂの比較結果が、アンド回路４４に入力され
、更にこのアンド回路４４の出力がアンド回路４５の一
方の入力端子に供給される。

このアンド回路４５の他方の入力端子には、チェンジレ
ジスタ１８の出力が入力されている。そして、このアン
ド回路４５の出力は、データラッチ信号として、オア回
路４６を介してラッチ２６．３７及び４１に供給される
。また、前記データラッチ信号は、ノートオン信号と共
にオア回路２８に入力され、更にチェンジレジスタ１８
にリセット信号として供給される。前記オア回路４６に
はノートオン信号も与えられ、ノートオン時には、セレ
クタ１７の出力で指定される側のレジスタの内容がラッ
チ４１．２６．３７にセットされる。

次に、第４図のフローチャートを参照して、このように
構成された電子楽器の楽音生成装置の動作について説明
する。

先ず、音高指定入力部２ａにより、所望の音高を指定し
て入力されたとする。その結果、この指定入力された音
高に対応する波形データを読出すためのデータ（パラメ
ータ）及び波形を切換える切換位置の波高の閾値（ＭＡ
Ｘ、ＭＩ　Ｎ）が、アドレスコントローラ４に設定され
る（ステップ５ＴＩ）。すなわち、音高指定入力部２ａ
より指定入力された音高に対応して読出すべきなのはど
の波形データであるかをＣＰＵ３が判断する。その結果
、対応する波形データを読出すべく、アドレスコントロ
ーラ４に、指定入力された音高に対応するパラメータが
設定される。

例えば指定入力された音高が波形Ａのカバーする音域内
にあるとすると、アドレスコントローラ４のループスタ
ートアドレスレジスタ　１２ａにＬＳＡを、スタートア
ドレスレジスタ　１３ａにＳＴＡを、ループエンドアド
レスレジスタ　１５ａにＬＥＡを、エンドアドレスレジ
スタ　１６ａにＥＤＡを設定すると共に、セレクタ１７
に選択信号「１」を、そしてチェンジレジスタ１８に「
０」を設定する。また、可変音高入力部２ｂの指定入力
によって波形を切換える際に、波形の波高値の何れの値
で行なうかを決定するために、波形切換位置の波形切換
可能範囲を表わす波高値の閾値として、波高値の最小値
（Ｍ　Ｉ　Ｎ）及び最大値（ＭＡＸ）を指定して、それ
ぞれ比較器４３ａ及び４３ｂに出力できるようにしてお
く。そして、いまの場合、ピッチレジスタ１４には、波
形Ａの入力指定された特定音高ピツチが設定される。尚
、指定音高に対応する音域が波形Ｂあるいはその他であ
る場合も、波形Ａの場合と同様に設定される。次いで、
ＣＰＵ３が楽音発生指示信号（ノートオン信号）を、ア
ドレスコントローラ４、エンベロープジェネレータ５に
出力する（ステップ５Ｔ２）。

ＣＰＵ３からノートオン信号が出力されると、アドレス
コントローラ４内ではオア回路２８を介してノートオン
信号によって制御されるゲート２０が開くことによって
、セレクタ１７からの選択信号により開成していたゲー
ト　１９ａを介し、スタートアドレスレジスタ　１３ａ
から出力ＳＴＡがカレントアドレスレジスタ２１に入力
される。そして、このカレントアドレスレジスタ２１の
出力は、ピッチレジスタ１４からの出力と共に加算器２
２に入力され、その加算結果（ＣＡ）をラッチ２３に出
力する。また、前記ノートオン信号によって、オア回路
４６から１”信号を出力してラッチ４１．２６．３７に
夫々レジスタ　１２ａｓ　　Ｌ５ａ、１６ａの内容がゲ
ート　４０ａ１２５ａ、　　３［ｉａを介してセットさ
れる。

その結果、前記ラッチ２３に歩進されながら記憶される
値は、カレントアドレスレジスタ２１の出力に加算器２
２でピッチレジスタ１４から出力されるピッチの値を所
定タイミング（サンプリング周期）ごとに加算したもの
となる。そして、このピッチの値ずつ加算されるラッチ
２３の出力は比較器２４に供給されると共に、この比較
器２４の出力で制御されるゲート２７を介し、更にゲー
ト３０を経てカレントアドレスレジスタ２１に戻る。こ
れは、ラッチ２３の出力ＣＡと、ラッチ２６の出力ＬＥ
Ａとを比較した結果、カレントアドレスＣＡがループエ
ンドアドレスＬＥＡに到達していなければ、比較器２４
の出力によりゲート２７を開くことによる。また、ゲー
ト３０は、ノートオン信号が入力されてゲート２０が開
いてスタートアドレスレジスタ　１３ａの出力がカレン
トアドレスレジスタ２１に入力された後、すぐにオン状
態となる。これによって、ラッチ２３に記憶されるカレ
ントアドレスＣＡがループエンドアドレスＬＥＡに到達
するまで、ラッチ２３、ゲート２７、ゲート３０、カレ
ントアドレス２１、加算器２２間でループを形成して歩
進を続ける。そして、このカレントアドレスＣＡが波形
ＲＯＭ６に読出しアドレスとして与えられる。このカレ
ントアドレスＣＡの歩進レートが、ピッチレジスタ１４
の出力によって定まるので、音高の制御が可能となる。

そして、ラッチ２３からの出力が、ループエンドアドレ
スレジスタ　１５ａの値ＬＥＡに到達したならば、比較
器２４の出力はゲート２７をオフすると共に、インバー
タ３１を介してアンド回路３２及び３３の一方の入力端
子にそれぞれ入力される。これらアンド回路３２及び３
３の出力は、比較器３４の出力によって決定される。す
なわち、ラッ升２３に保有されたカレントアドレスＣＡ
が、ラッチ３７からの出力値ＥＤＡに到達したか否かを
比較器３４で比較する。

そしてその出力をアンド回路３２の他方の入力端子に、
またインバータ３５を介してアンド回路３３の他方の入
力端子に入力する。故に、アンド回路３２は、カレント
アドレスＣＡがループエンドアドレスＬＥＡを越えたと
き、すなわちループエンドアドレスＬＥＡからエンドア
ドレスＥＤＡＯ間にあるとき、ループエンド信号を出力
してゲート３８を開いてループスタートアドレスレジス
タ　１２ａからゲート　４０ａを介してラッチ４１にす
でにラッチされている出力しＳＡを通すようになってい
る。このとき、アンド回路３３からはエンド信号が出力
されないので、ゲート８９は開かれない。すなわち、ラ
ッチ４１の出力ＬＳＡは、ゲート３８、ゲート３０を介
してカレントアドレスレジスタ２１に出力される。した
がって、カレントアドレスＣＡは、ループエンドアドレ
スＬＥＡに到達するとループスタートアドレスＬＳＡに
戻りループ区間（Ｌ　Ｓ　Ａ　−Ｌ　Ｅ　Ａ）を形成す
る。こうして、この区間のアドレス指定を繰返すことに
よって、楽音の出力が継続される。

したがって、例えば前記波形ＡのスタートアドレスＳＴ
ＡからエンドアドレスＥＤＡの波形のうち、スタートア
ドレスＳＴＡからループエンドアドレスＬＥＡまでが読
出され、継続する間はその継続時間に従ってループスタ
ートアドレスＬＥＡまでのループ区間を繰返し読出す。

そして、消音する場合はエンドアドレスＥＤＡまでを読
出して楽音の生成を終了する。例えば、いまの場合は、
ラッチ２６から出力するアドレスデータをエンドアドレ
スＥＤＡを示す値に書替えればよい。尚、エンドアドレ
スＥＤＡにまでカレントアドレスが到達すると、比較器
３４より「０」出力が与えられ、ゲート３９が開成し、
カレントアドレスレジスタ２１の出力はゲート３９．３
０を介してループするのみでアドレス歩進はなされなく
なる。このとき、ゲート２７は比較器２４の出力が「０
」となるので閉じられている。

ところで、楽音生成中には、波形ＲＯＭ６から読出され
た波形は乗算器８に供給される。そして、ＣＰＵ３から
のノートオン信号を受けたエンベロープジェネレータ５
により発生された所定のエンベロープが、乗算器８に供
給される。これにより、波形ＲＯＭ６から読出された波
形は、前記エンベロープジェネレータ５から発生された
所定のエンベロープが、乗算器８で乗算された後ラッチ
９等を介して出力される。

ところで、前述のステップＳＴ２に於いてノートオン信
号が出力された後、可変音高入力部２ｂの操作によって
現在発音中の音高のピッチ、すなわち周波数の変更を指
示されることによって波形（波形Ａ）を切換えるか否か
を判定する（ステップ５Ｔ３）。この音高の変化は、Ｃ
ＰＵ３が可変音高入力部２ｂを監視して検出するもので
、このステップＳＴ３では、ピッチが大きく変化するま
で、つまり現在発音中の楽音の波形が切換えられるまで
同じ判定が繰返される。尚、このステップＳＴ２とステ
ップＳＴ３との間には、図示していないが、必要に応じ
てその他の処理が行なわれる。

例えば、１つの波形に対応する音域内における周波数変
更処理もこの図示していない処理の中で行われる。その
場合は、ピッチレジスタ１４に対応するピッチデータを
逐次入力するようにすればよい。

また、前述のステップＳＴ３で、ピッチか大きく変化し
て波形の切換えを要した場合は、ステップＳＴ４に進ん
でアドレスコントローラ４に、切換えるべき波形データ
（いまの場合波形Ｂ）の波形アドレスを設定する。すな
わち、波形Ｂの波形データとして、ループスタートアド
レスレジスタ１２ｂにＬＳＩ３を、スタートアドレスレ
ジスタ　１３ｂにＳＴＢを、ループエンドアドレスレジ
スタ　１５ｂにＬＥＢを、エンドアドレスレジスタ　１
１３ｂにＥＤＢを設定すると共に、セレクタ１７に前記
楽音発生時とは異なる選択信号「０」を、すなわちイン
バータ４２を介してゲート４０ｂ、　　１９ｂ、　　２
５ｂ。

３６ｂを開成制御する選択信号を設定する。また、チェ
ンジレジスタ１８をセットする。

その結果、検出回路７の出力に従って波形の切換えがな
される。詳細を述べると、現在発音中の波形（・波形Ａ
）の波形データの波高値が、所定の範囲内にあるか否か
を検出回路７は判定する。すなわち、波形ＲＯＭ６から
逐次読出される現在発音中の波形データの波高値が、前
述のステップＳＴＩで指定した波形切換位置の波高の閾
値内にあるか否かを、比較器４８ａ及び４３ｂで比較す
る。そして比較器４３ａ及び４１ｂに於いて、ＭＩＮ≦
波形データの波高値≦ＭＡＸ、の関係が検出されると切
換可能信号がアンド回路４４に出力される。尚、比較器
４３ａ及び４３ｂで比較される閾値は、任意にあるいは
固定的に設定可能なものであるか、「０」に近い値をと
るほど切換時の不自然さくノイズの発生など）がなくな
る。

アンド回路４４の出力は、チェンジレジスタからの出力
と共にアンド回路４５に入力される。そして、いまの場
合、チェンジレジスタ１８の出力がオンになっているの
で、アンド回路４５からデータラッチ□信号が出力され
る。これによって、アンド回路４５から、オア回路４６
を介して、オア回路２８、ラッチ２６．３７．４１にデ
ータラッチ信号が出力され、切換えるべき波形Ｂの波形
データのアドレスか、それぞれのラッチに出力される。

すなわち、スタートアドレスレジスタ　１３ｂからゲー
ト　１９ｂ、　２０を介してカレントアドレスレジスタ
２１にＳＴＢが、ループエンドアドレスレジスタ　１５
ｂからゲート　２５ｂを介してラッチ２６にＬＥＤが、
エンドアドレスレジスタ　ｌｌ３ｂからゲート　３８ｂ
を介してラッチ３７にＥＤ、が、そしてループスタート
アドレスレジスタ　１２ｂからゲー１−　４０ｂを介し
てラッチ４１にＬＳｒ３が、それぞれ移されて波形Ｂの
データが出力されるようになる。このとき、アンド回路
４５からデータラッチ信号が出力されると共に、チェン
ジレジスタＩ８の値をリセットするように指示がなされ
る。

例えば、第３図に示すように、楽音発生時の現在の波形
Ａと、切換えるべき波形Ｂは、共に波高値「０」あるい
はその近傍から始まるように、それぞれの波形が波形Ｒ
ＯＭ６に記憶されているものとする。なお、図では１周
期の波形を示しているが複数周期から夫々の波形Ａ、Ｂ
が構成されていてもよい。そして、波形Ａが終了する前
（時間ｔｃ）で、ＣＰＵ３から音高切換指示がなされて
チェンジレジスタ１８が「０」から「１」に切換わる。

そして、同時に、上述したとおり切換えるべき波形Ｂを
示す各アドレスデータが、それぞれのラッチに出力され
る。次いで、時間ｔ３で波形Ａの波高値が「０」近傍の
前記閾値の範囲内になったとき、データラッチ信号がア
ンド回路４５から出力されて読出すべき波形が波形Ｂに
切換えられる。

したがって、以降は、波形Ｂの音域内で指定される音高
をもって出力されることになる。

このように、波形ＲＯＭに記憶された異なる波形を切換
える際に、現在発音中の波形データの波高値が所定の閾
値の範囲内になったときに波形を切換えるようにしたの
で、ポルタメント、ピッチベント等の音高変化時にも、
その変化に合わせて滑らかに最適な波形への読出しの変
更を行なうことができる。

また、前述の実施例に於いては、先に波形ＲＯＭから読
出された波形データを波形Ａとし、切替わる波形データ
を波形Ｂとしたが、これに限られるものではなく、任意
の波形データが読出し可能なことは勿論である。

尚、本発明は、ＰＣＭ技術を使用して波形を表現するも
の以外にも適用できる。例えば、差分ＰＣＭ方式、適応
差分ＰＣＭ方式等が採用される。

また、波形の読出しの切換えは、音高変更にともなう場
合に限らず、種々の場合にも可能であって、本発明は上
述した実施例以外にも広く適用し得る。

［発明の効果］本発明は、以上説明したように、記憶手段から読出され
た波形データの波高値が所定の範囲内であるか否かを検
出手段にて検出し、波形データの波高値が前記所定の範
囲内であれば波形切換手段の指定に応じて前記記憶手段
から読出されていた第１の波形データから第２の波形デ
ータに切換えて読出すべくアドレス信号生成手段に楽音
発生指示信号を供給し、前記アドレス信号生成手段が、
前記制御手段からの前記楽音発生指示信号に従って前記
第１の波形データから切換えられた前記第２の波形デー
タを前記記憶手段から読出すようにしたので、音高変化
等によって、波形を変更させながら読出す場合も、自然
に波形が繋ぎ合わされた状態で行うことができる。

【図面の簡単な説明】

第１図は本発明の実施例のブロック構成図、第２図は第
１図に於けるアドレスコントローラのブロック構成図、
第３図は本発明の実施例の波形切換えを示す波形図、第
４図は本実施例の動作を示すフローチャートである。１・・・入力回路、３・・・ＣＰＵ、４・・・アドレス
コントローラ、６・・・波形記憶回路（波形ＲＯＭ）、
７・・・検出回路、８・・・乗算器、９．２３．２６．
３７．４１・・・ラッチ、　１２ａ、　　１２ｂ・・・
ループスタートアドレスレジスタ、１３ａ、　　１３ｂ
・・・スタートアドレスレジスタ、１５ａ、　　１５ｂ
・・・ループエンドアドレスレジスタ、ｌｅａ、　　１
６ｂ・・・エンドアドレスレジスタ、１７・・・セレク
タ、１８・・・チェンジレジスタ、２４．３４．４３ａ
１４３ｂ・・・比較器、３２．３３．４４．４５・・・
アンド回路。

Claims

【特許請求の範囲】演奏のために音高を指定入力する入力手段と、異なる複
数の波形データを記憶している記憶手段と、この記憶手段に記憶された前記波形データを読出すため
のアドレス信号を順次生成するアドレス信号生成手段と
、このアドレス信号生成手段に前記入力手段にて指定され
た音高に従った楽音発生指示信号を供給する制御手段と
、前記記憶手段から前記アドレス信号生成手段から発生さ
れるアドレス信号にて前記波形データを読出して対応す
る楽音を出力する出力手段と、前記記憶手段から読出す
べき波形データの切換えを指定する波形切換手段と、前記記憶手段から読出された前記波形データの波高値が
所定の範囲内であるか否かを検出する検出手段とを具備
し、前記制御手段は前記検出手段で検出された前記波形デー
タの波高値が前記所定の範囲となったとき前記波形切換
手段の指定に応じて前記記憶手段から読出されていた第
１の波形データとは異なる第２の波形データを読出すべ
く前記アドレス信号生成手段に楽音発生指示信号を供給
し、前記アドレス信号生成手段は前記制御手段からの前記楽
音発生指示信号に従って前記第１の波形データから前記
第２の波形データに切換えて前記記憶手段から読出すこ
とを特徴とする電子楽器の楽音生成装置。