JPH02299463A - Power supply device - Google Patents

Power supply device

Info

Publication number
JPH02299463A
JPH02299463A JP11721189A JP11721189A JPH02299463A JP H02299463 A JPH02299463 A JP H02299463A JP 11721189 A JP11721189 A JP 11721189A JP 11721189 A JP11721189 A JP 11721189A JP H02299463 A JPH02299463 A JP H02299463A
Authority
JP
Japan
Prior art keywords
output
voltage
transformer
switching element
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11721189A
Other languages
Japanese (ja)
Inventor
Tadashi Ishikawa
正 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11721189A priority Critical patent/JPH02299463A/en
Publication of JPH02299463A publication Critical patent/JPH02299463A/en
Pending legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To make it possible to control output voltage exceeding the breakdown voltage of a switching element by providing a voltage superposing means superposing the output of a transformer and a feedback control means controlling the duty of the switching element, and controlling ON and OFF operations of the switching element. CONSTITUTION:The time ratio of ON/OFF operations of a switching transistor Q1, that is, the duty is varied by a comparator Q3 comparing a feedback signal made by resistors R2 and R3 making the partial voltage of the first outside output end O1 with control value Ex, and voltage can be controlled by the second output T2 of a transformer T superposed to the first output T1 of the transformer T. According to the constitution, the output voltage exceeding the breakdown voltage of the switching transistor Q1 can be controlled.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多出力の電源装置に関し、特に、複写機、L
BP(レーザビームプリンタ)等の低電圧、高電圧の各
種出力が必要な電源装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a multi-output power supply device, particularly for copying machines, L
The present invention relates to a power supply device such as a BP (laser beam printer) that requires various low voltage and high voltage outputs.

(従来の技術) 従来、発生タイミングの異なる電圧を生成する電源は、
各出力毎に独立のトランス及び制御回路を用いることが
一般的であった。
(Conventional technology) Conventionally, power supplies that generate voltages with different generation timings are
It was common to use independent transformers and control circuits for each output.

また、複数出力のトランスを用い、2次側で制御すべき
出力の低圧側にトランジスタを挿入し、このトランジス
タでシリーズ制御する手法があるが、トランジスタを能
動状態で使うため損失が大きく、又制御範囲もトランジ
スタの耐圧内に限られていた。また、トランジスタを保
護するためにバリスタ等の素子を必要とした。
There is also a method of using a transformer with multiple outputs, inserting a transistor on the low voltage side of the output to be controlled on the secondary side, and performing series control with this transistor, but since the transistor is used in an active state, there is a large loss, and the control The range was also limited to the withstand voltage of the transistor. Additionally, elements such as varistors were required to protect the transistors.

〔発明が解決しようとする課題) 従来例は前述の如く構成されているので、装置のコスト
の低減、小型化が困難であった。
[Problems to be Solved by the Invention] Since the conventional example is configured as described above, it is difficult to reduce the cost and size of the device.

本発明は、このような事情のもとでなされたもので、コ
ストの低減、小型化のできる電源装置を提供することを
目的とするものである。
The present invention was made under these circumstances, and it is an object of the present invention to provide a power supply device that can be reduced in cost and size.

〔課題を解決するための手段〕[Means to solve the problem]

前記目的を達成するため、本発明は、電源装置をつぎの
(1)、(2)、(3)のとおりに構成するものである
In order to achieve the above object, the present invention configures a power supply device as shown in (1), (2), and (3) below.

(1)複数出力を有するトランスの第2の出力の一端と
スイッチング素子の一端との間にコンデンサと抵抗を直
列に接続し、該スイッチング素子の他端と該トランスの
第2の出力の他端を接続し、該スイッチング素子の他端
と該コンデンサ、抵抗の共通接続点又は該スイッチング
素子の一端の間にクランプダイオードを接続し、該スイ
ッチング素子の第1の端子と前記トランスの第1の出力
の一端又は他端間に電圧重畳手段を接続し、かつ該トラ
ンスの第1の出力側と該スイッチング素子の制御端子と
の間に該スイッチング素子のデユーティを制御するフィ
ードバック制御手段を接続した電源装置。
(1) A capacitor and a resistor are connected in series between one end of the second output of a transformer having multiple outputs and one end of a switching element, and the other end of the switching element and the other end of the second output of the transformer are connected in series. A clamp diode is connected between the other end of the switching element and a common connection point of the capacitor and resistor or one end of the switching element, and a first terminal of the switching element and a first output of the transformer are connected. A power supply device having a voltage superimposition means connected between one end or the other end, and a feedback control means for controlling the duty of the switching element connected between the first output side of the transformer and a control terminal of the switching element. .

(2)前記(1)において、電圧重畳手段は、トランス
の第1の出力の一端に一端が接続されたダイオードと、
該ダイオードの他端とスイッチング素子の第1の端子の
間に接続されたコンデンサとから成り、該ダイオードの
他端にダイオードを接続して第1の外部出力端とした電
源装置。
(2) In (1) above, the voltage superimposition means includes a diode whose one end is connected to one end of the first output of the transformer;
A power supply device comprising a capacitor connected between the other end of the diode and a first terminal of a switching element, and a diode connected to the other end of the diode to serve as a first external output terminal.

(3)前記(1)において、電圧重畳手段は、スイッチ
ング素子の第1の端子とトランスの第1の出力の他端の
間に接続された整流回路から成る電源装置。
(3) In the power supply device according to (1) above, the voltage superimposition means includes a rectifier circuit connected between the first terminal of the switching element and the other end of the first output of the transformer.

(作用) 前記(1)、(2)、(3)の構成により、スイッチン
グ素子のオン、オフで該スイッチング素子の耐圧以上の
出力電圧について制御ができる。
(Function) With the configurations (1), (2), and (3) above, it is possible to control an output voltage higher than the withstand voltage of the switching element by turning the switching element on and off.

〔実施例〕〔Example〕

以下、本発明を実施例により詳しく説明する。 Hereinafter, the present invention will be explained in detail with reference to Examples.

第1図は本発明の第1実施例である電源装置の回路図で
ある。
FIG. 1 is a circuit diagram of a power supply device according to a first embodiment of the present invention.

図において、トランスTは少なくとも第1の出力T1及
び第2の出力T2の2出力を有する。第1の出力T1は
ダイオードD1及びD2を介し、第1の外部出力11I
δ1へ接続される。また、第2の出力T2はダイオード
D3を介し、第2の外部出力l1lIozへ接続する。
In the figure, the transformer T has at least two outputs, a first output T1 and a second output T2. The first output T1 is connected to the first external output 11I via diodes D1 and D2.
Connected to δ1. Further, the second output T2 is connected to the second external output l1lIoz via a diode D3.

また、第2の出力T2は同時にコンデンサCI、抵抗R
1を介し、スイッチングトランジスタ(スイッチング素
子)Qlへ接続され、C1とR1の共通接続点には、ク
ランプダイオードD4が接続される。また、R1とQl
の共通接続点は、コンデンサC2を介して前記ダイオー
ドD1とD2の共通接続点に接続される。また、第1の
外部出力端01は、コンデンサC3により平滑化され、
また抵抗R2,R3により分圧され、フィードバック信
号としてコンパレータ(フィードバック制御手段)Q3
に入力され、また制御値EXをコンパレータQ3のもう
一方に入力し、コンパレータQ3の出力端はスイッチン
グトランジスタQ1のベース(制御端子)に接続される
。またトランスTの1次側は直流電源VCC及びスイッ
チングトランジスタQ2に接続され、トランジスタQ2
はPWM (パルス幅変調)制御回路Q4により駆動さ
れている。コンデンサC2とダイオードD1は、トラン
スの第1の出力と第2の出力を重畳する電圧重畳手段を
構成している。
In addition, the second output T2 is simultaneously connected to the capacitor CI and the resistor R.
1 to the switching transistor (switching element) Ql, and a clamp diode D4 is connected to the common connection point of C1 and R1. Also, R1 and Ql
A common connection point of is connected to a common connection point of the diodes D1 and D2 via a capacitor C2. Further, the first external output terminal 01 is smoothed by a capacitor C3,
The voltage is also divided by resistors R2 and R3, and a feedback signal is sent to a comparator (feedback control means) Q3.
The control value EX is also input to the other side of the comparator Q3, and the output terminal of the comparator Q3 is connected to the base (control terminal) of the switching transistor Q1. In addition, the primary side of the transformer T is connected to the DC power supply VCC and the switching transistor Q2.
is driven by a PWM (pulse width modulation) control circuit Q4. Capacitor C2 and diode D1 constitute voltage superimposition means for superimposing the first and second outputs of the transformer.

なお、PWM制御回路Q4へのフィードバック信号IN
、は例えば第2の外部出力端″62の出力を平滑化して
分圧した信号でも良いし、また、トランスTの割出力(
不図示)からのフィードバック信号でも良い。
Note that the feedback signal IN to the PWM control circuit Q4
, may be, for example, a signal obtained by smoothing and dividing the output of the second external output terminal "62," or may be a signal obtained by dividing the output of the transformer T (
(not shown) may also be used.

次に、本実施例の動作を説明する。第2図はそのタイミ
ングチャートを示す。ここで、ダイオードD1がオンの
とき、クランプダイオードD4がオンするように、トラ
ンス2次側の極性を定めたとする。PWM制御制御回路
及4スイッチングトランジスタQ2により1次側が駆動
するとされると、巻数比及びスイッチングの時比率(デ
ユーティ)及びトランスの巻線極性に依り、各出力TI
、T2にパルスが発生する。この波形をVTI、 V7
2とする。先ず制御値Exをスイッチングトランジスタ
Q1が常に飽和するような値に設定すると、眞述のよう
にクランプダイオードD4がオンする期間にダイオード
D1がオンし、V04.vBはOv、vAは第1の出力
T1が印加され、コンデンサC2には第1の出力T1の
ピーク値(これをvTl+とする)充電される。またこ
のときダイオードD2がオンしてコンデンサC3にもv
Tl′が充電される。次に、ダイオードD1がオフ、ク
ランプダイオードD4がオフの期間は、第2の出力T2
から素子C,,R,を介してスイッチングトランジスタ
Q1に電流が流れるが、Qlは飽和しているためv8は
Ovであり、vAはコンデンサC2によりV71+に保
持される。この結果第1の外部出力端01の出力はV7
1+どなる(第2図の(A)期間)。
Next, the operation of this embodiment will be explained. FIG. 2 shows the timing chart. Here, assume that the polarity of the secondary side of the transformer is determined so that when the diode D1 is on, the clamp diode D4 is on. When the primary side is driven by the PWM control circuit and the four switching transistors Q2, each output TI depends on the turns ratio, switching duty ratio, and transformer winding polarity.
, a pulse is generated at T2. This waveform is VTI, V7
Set it to 2. First, if the control value Ex is set to a value such that the switching transistor Q1 is always saturated, the diode D1 is turned on during the period when the clamp diode D4 is turned on, as described above, and V04. Ov is applied to vB, and the first output T1 is applied to vA, and the capacitor C2 is charged with the peak value of the first output T1 (this is referred to as vTl+). Also, at this time, diode D2 is turned on and capacitor C3 also has a voltage of V.
Tl' is charged. Next, during the period when the diode D1 is off and the clamp diode D4 is off, the second output T2
A current flows from the switching transistor Q1 through the elements C, , R, but since Ql is saturated, v8 is Ov, and vA is held at V71+ by the capacitor C2. As a result, the output of the first external output terminal 01 is V7
1 + roar (period (A) in Figure 2).

今度は制御値EXをスイッチングトランジスタQ1が常
にカットオフする値に設定したとする。このとき、ダイ
オードD1がオンする期間は、クランプダイオードD4
もオンし、VD4=Ovで、VBもほぼOvであり、v
AはTI(7)出力が印加されコンデンサC2に第1の
出力T1の正電圧ピーク値が充電され、同時にダイオー
ドD2がオンになりC3にもVア。。が充電される。
Now assume that the control value EX is set to a value at which the switching transistor Q1 is always cut off. At this time, the period during which the diode D1 is on is the period when the clamp diode D4
is also on, VD4=Ov, VB is also almost Ov, and v
The TI(7) output is applied to A, and the capacitor C2 is charged with the positive voltage peak value of the first output T1, and at the same time, the diode D2 is turned on and C3 is also set to V. . is charged.

また、このときコンデンサC1には第2の出力T2の負
ピーク値V〒2−が充電される。次にクランプダイオー
ドD4がオフ、ダイオードD1がオフの期間はスイッチ
ングトランジスタQ1がオフになるので、第2の出力T
2に01に充電された電圧vT□−を重畳した電圧がV
Bに表われ、その結果、vAはv8の上昇に伴いv、+
VT、”となり、第2の出力T2の正電圧ピーク値をv
72“とすると、VBのピーク値はVア、−+VT□◆
となり、VA(De−り値はV71” + VT2− 
+ V72” テあり、ダイオードD2がオンしてコン
デンサC3には、V71” + V72− + V72
゜が充電され、第1の外部出力端d1の出力となる。V
Aがピークを越え低下しはじめると、ダイオードD2は
オフする。次にVAが低下してゆき、ダイオードD1が
オン、クランプダイオードD4がオンの期間になると、
V o4; V a ; OVとなり、コンデンサC2
には第1の出力TIが印加されVA=VTI+とT1の
正ピーク値が再び充電されるが、第1の外部出力vA0
1の出力はvT−+V↑2−+V7.+であるためダイ
オードD2はオフしたままである。次にダイオードDI
、D4がオフすると前述のような動作によりコンデサC
3には再びvTl++vア、−+Vア、+が充電される
。以上の動作が繰り返される(第2図(B)期間)。
Further, at this time, the capacitor C1 is charged with the negative peak value V〒2- of the second output T2. Next, during the period when the clamp diode D4 is off and the diode D1 is off, the switching transistor Q1 is off, so the second output T
The voltage obtained by superimposing the voltage vT□- charged on 01 on 2 is V
B, and as a result, vA increases as v8 increases, +
VT,” and the positive voltage peak value of the second output T2 is v
72", the peak value of VB is Va, -+VT□◆
Therefore, VA(De- value is V71" + VT2-
+ V72" te, diode D2 turns on and capacitor C3 has V71" + V72- + V72
゜ is charged and becomes the output of the first external output terminal d1. V
When A exceeds its peak and begins to drop, diode D2 turns off. Next, when VA decreases and the period when diode D1 is on and clamp diode D4 is on,
V o4; Va; OV, and capacitor C2
The first output TI is applied to VA=VTI+ and the positive peak value of T1 is charged again, but the first external output vA0
The output of 1 is vT-+V↑2-+V7. Since the voltage is +, the diode D2 remains off. Next, diode DI
, D4 is turned off, the capacitor C is turned off by the operation described above.
3 is again charged with vTl++va, -+Va, +. The above operation is repeated (period (B) in FIG. 2).

このようにしてスイッチングトランジスタQ1のオン/
オフにより、トランスの第1の出力T1にトランスの第
2の出力T2を重畳することが可能になる。
In this way, the switching transistor Q1 is turned on/off.
The off makes it possible to superimpose the second output T2 of the transformer on the first output T1 of the transformer.

次に、制御値E、を、スイッチングトランジスタQ1が
完全にオンのときの第1の外部出力端61の出力値と、
Qlが完全にオフのときの31の出力値の中間の所望の
値になるような値に設定する。先ずはじめスイッチング
トランジスタQ1がオフとする。ダイオードD1.D4
がオンの期間、前述と同様に61の出力は第1の出力T
Iのピーク値Vア、+になる。次にダイオードDI。
Next, the control value E is the output value of the first external output terminal 61 when the switching transistor Q1 is completely on, and
Set the value to a desired value that is between the 31 output values when Ql is completely off. First, the switching transistor Q1 is turned off. Diode D1. D4
While T is on, the output 61 is the first output T as described above.
The peak value of I becomes Va, +. Next is the diode DI.

D4がオフになり、v8がT2波形に従って上昇しはじ
めるとV a = V 、2− + V T2テ、vA
はVア、”+VBになり同時に上昇しはじめ、ダイオー
ドD2がオンしてコンデンサC3にV71” +vBを
充電する。そして、抵抗R2,R3の分圧比に依るフィ
ードバック電位がコンパレータQ3に入力され、制御値
EXと比較される。
When D4 is turned off and v8 starts to rise according to the T2 waveform, Va = V, 2- + V T2te, vA
V becomes ``+VB'' and starts to rise at the same time, diode D2 turns on and capacitor C3 is charged with V71''+vB. Then, a feedback potential based on the voltage division ratio of the resistors R2 and R3 is input to the comparator Q3 and compared with the control value EX.

第1の外部出力端d1の出力が上昇してゆきその結果、
フィードバック電位が制御値E、を越えるとコンパレー
タQ3は反転し、スイッチングトランジスタQ1をオン
する。QlがオンするとvB;0■になり、そh故VA
 =Vt+” トナ’)、D2がオフする。次にダイオ
ードDi、D4がオンする期間に前述の様にC2にVア
、′が充電される。このときダイオードD2はオフして
いる。また、01の出力で電流を消費することで出力が
低下し、コンパレータQ3は再び反転し、スイッチング
トランジスタQ1をオフする。次にダイオードDI、D
4がオフする期間で、スイッチングトランジスタQ3が
さらに反転してQlをオンするまでC3に充電する。以
上の動作を縁り返す(第2図(C)の期間)。
The output of the first external output terminal d1 increases, and as a result,
When the feedback potential exceeds the control value E, comparator Q3 is inverted and turns on switching transistor Q1. When Ql is turned on, vB becomes 0■, so VA
=Vt+"tona'), D2 is turned off. Next, during the period when diodes Di and D4 are on, C2 is charged with Va,' as described above. At this time, diode D2 is off. The output decreases by consuming current at the output of 01, and the comparator Q3 inverts again, turning off the switching transistor Q1.Then, the diodes DI, D
During the period when Q4 is off, switching transistor Q3 is further inverted and charges C3 until Ql is turned on. The above operation is repeated (period shown in FIG. 2 (C)).

以上のようにして、第1の外部出力端01を所望の値に
制御するよう実施例の回路が動作する。
As described above, the circuit of the embodiment operates to control the first external output terminal 01 to a desired value.

すなわち、第1の外部出力端d1を分圧する抵抗R2,
R3により作られるフィードバック信号を制御値Exを
比較するコンパレータQ3によりスイッチングトランジ
スタQ1のオン/オフの時比率即ちデユーティが変化し
、トランスの第1の出力T1に重畳するトランスの第2
の出力T2から電圧を制御できる。なお、第2図では分
かりやすいように、VB波形をなまらせて表現している
That is, the resistor R2 that divides the voltage of the first external output terminal d1,
A comparator Q3 that compares the feedback signal generated by R3 with a control value Ex changes the on/off duty ratio of the switching transistor Q1, and the second output of the transformer is superimposed on the first output T1 of the transformer.
The voltage can be controlled from the output T2. In addition, in FIG. 2, the VB waveform is expressed in a rounded manner for ease of understanding.

又、クランプダイオードD4はスイッチングトランジス
タQ1と並列に接続しても同様の動作を得ることができ
る。
Moreover, the same operation can be obtained even if the clamp diode D4 is connected in parallel with the switching transistor Q1.

ところで、本実施例装置の負荷として複写機の帯電があ
る。コロナ帯電させる場合、成る電圧以下ならコロナ放
電しないことを利用し、トランスの第1の出力T1は、
該電圧程度にしておき、スタンバイ時トランスの第2の
出力T2からの重畳弁をほぼOvにし、プリント動作(
複写動作)時はトランスの第2出力T2から第1の出力
に電圧を重畳するようにする。
Incidentally, the load on the apparatus of this embodiment is the charging of the copying machine. In the case of corona charging, the first output T1 of the transformer is
Keep the voltage at about this level, set the superimposition valve from the second output T2 of the transformer to approximately Ov during standby, and print operation (
(copying operation), a voltage is superimposed from the second output T2 of the transformer to the first output.

続いて、第3図に本発明の第2実施例の電源装置の回路
図を示す。
Next, FIG. 3 shows a circuit diagram of a power supply device according to a second embodiment of the present invention.

第1実施例と同様に、トランスTは少なくともトランス
Tの第1の出力T1及び第2の出力T2の2出力を有し
、第1の出力T1はダイオードD1により整流され、コ
ンデンサC3により平滑化され第1の外部出力端d1へ
出力される。
Similar to the first embodiment, the transformer T has at least two outputs, a first output T1 and a second output T2, and the first output T1 is rectified by a diode D1 and smoothed by a capacitor C3. and output to the first external output terminal d1.

又、第2の出力T2はダイオードD3を介し、第2の外
部出力端d2へ接続される。第2の出力は、同時にコン
デンサC1,抵抗R1を介し、スイッチングトランジス
タQ1のコレクタへ接続され、素子C1とR1の共通接
続点は、クランプダイオードD4に接続される。またス
イッチングトランジスタQ1のコレクタはコンデンサと
ダイオードにより構成される逓倍電圧整流回路に入力さ
れる。本実施例では、コンデンサ04〜C7゜ダイオー
ドD5〜D8に依る2倍圧整流回路に入力され、逓倍電
整流回路出力は、抵抗R4を介し、前記第1の出力T1
の低圧側に接続される。
Further, the second output T2 is connected to the second external output terminal d2 via a diode D3. The second output is simultaneously connected via capacitor C1 and resistor R1 to the collector of switching transistor Q1, and the common connection point of elements C1 and R1 is connected to clamp diode D4. Further, the collector of the switching transistor Q1 is input to a voltage multiplier rectifier circuit composed of a capacitor and a diode. In this embodiment, the voltage is input to a double voltage rectifier circuit consisting of capacitors 04~C7° and diodes D5~D8, and the output of the double voltage rectifier circuit is passed through a resistor R4 to the first output T1.
connected to the low pressure side of the

各出力T1.T2に発生する波形をV↑In V丁2と
する。先ず、スイッチングトランジスタQ1が完全にオ
ン状態だと、vaは常にOvであるため、VA=Ovと
なり、コンデンサC3は第1の出力TI(V丁+)の負
ピーク電圧vT1−に充電され第1の外部出力端δ1に
出力される。次にスイッチングトランジスタQ1が常に
オフ状態のときの動作を説明する。
Each output T1. Let the waveform generated at T2 be V↑In Vd2. First, when the switching transistor Q1 is completely on, va is always Ov, so VA=Ov, and the capacitor C3 is charged to the negative peak voltage vT1- of the first output TI (V+), and the first is output to the external output terminal δ1. Next, the operation when the switching transistor Q1 is always in the off state will be explained.

クランプダイオードD4がオンのサイクルでは、VD4
=OでありVB=Oとなり、コンデンサC1には、Vア
、の負電圧vT2−が充電される。次にクランプダイオ
ードD4がオフのサイクルは、V D4” V B =
 V T2− ” V 72とft ’)、コノトキタ
イオードD5はオンであり、すなわち、Vos”0であ
り、コンデンサC4の両端には、そのピーク値すなわち
V72の正側ビーク値をV72”とするとVア2− +
 V T2+が充電される。さらに次にD4がオンのサ
イクルになるとV。4zvazOとなりD5&tオフし
Vos=  (VTR−+VT2)になり、次にD6が
オンし、この電圧はコンデンサC5に移動し、Voe=
  (VTR−+ VTR) ニなる。次にD4がオフ
のサイクルでは再びD5がオンし、Vos=OVとなり
コンデンサC4に:V72− +vア。
In the cycle when clamp diode D4 is on, VD4
=O, and VB=O, and the capacitor C1 is charged with the negative voltage vT2- of VA. Next, the cycle in which the clamp diode D4 is off is V D4'' V B =
V T2-"V72 and ft'), the diode D5 is on, that is, Vos"0, and the peak value, that is, the positive peak value of V72, is V72" across the capacitor C4. Va2- +
V T2+ is charged. Furthermore, in the next cycle when D4 is on, V. 4zvazO, D5&t turns off and becomes Vos= (VTR-+VT2), then D6 turns on, this voltage moves to capacitor C5, and Voe=
(VTR-+VTR) Two. Next, in the cycle in which D4 is off, D5 is turned on again, Vos=OV, and capacitor C4: V72- +vA.

を充電する。と同時にV os=−(V T2− + 
V T2)のため、D7がオンし、コンデンサC6に電
荷移動し、V D?=  (VTR−+ VTR) ト
する。さらにD4がオンのサイクルになるとV Dl+
=−(V T2−+ V T2)となルタメ、V o7
 =(VT2− +VT2” )   (VT2− +
VT2” ) トtlす、C7に電荷が移動し、結局V
A=−2X(V72− +VT2” )となり、V^は
トランスの第2の出力T2に発生するパルスのv p−
pの2倍の電圧になる。その後は、第1の外部出力端d
1で消費される電荷減少分を前述のサイクルを繰り返す
ことで各コンデンサに充電し、vAを略一定電圧に保持
する。
to charge. At the same time, V os=-(V T2- +
Because of V T2), D7 is turned on, charge is transferred to capacitor C6, and V D? = (VTR-+VTR) Furthermore, when D4 turns on, V Dl+
=-(V T2-+ V T2) Tona Rutame, V o7
=(VT2- +VT2") (VT2- +
VT2''), charge moves to C7, and eventually V
A=-2X(V72- +VT2"), and V^ is the v p- of the pulse generated at the second output T2 of the transformer
The voltage will be twice that of p. After that, the first external output terminal d
By repeating the above-mentioned cycle, each capacitor is charged by the amount of charge reduced by 1, and vA is maintained at a substantially constant voltage.

次に制御値E、を、スイッチングトランジスタQ1がオ
ンとオフのときの第1の外部出力端61の出力電圧の中
間電圧になるような値を設定する。第1実施例と同様に
01の出力は抵抗R2゜R3及びR5により分圧、レベ
ルシフトされ、コンパレータQ3に人力され、制御値E
Xと比較される。コンパレータQ3は、フィールドバッ
ク電圧<E、になるとスイッチングトランジスタQ1を
オンし、−m−第1実施例と同様にスイッチングトラン
ジスタQ1のオン/オフの時比率を変化させ、第1の外
部出力端d1に所望の出力電圧値を得るように動作する
。このようにして制御範囲がトランスの第2の出力T2
のVp−pの倍の電圧となる。
Next, the control value E is set to a value that becomes an intermediate voltage between the output voltage of the first external output terminal 61 when the switching transistor Q1 is on and off. As in the first embodiment, the output of 01 is voltage-divided and level-shifted by resistors R2°R3 and R5, and then manually inputted to comparator Q3, and the control value E
It is compared with X. The comparator Q3 turns on the switching transistor Q1 when the feedback voltage <E, changes the on/off time ratio of the switching transistor Q1 as in the first embodiment, and outputs the first external output terminal d1. operates to obtain the desired output voltage value. In this way, the control range is the second output T2 of the transformer.
The voltage is twice as high as Vp-p.

なお、本実施例の倍電圧整流回路を更に3倍電圧整流回
路、4倍電圧整流回路のように変形しても同様の動作を
得ることができる。
Note that the same operation can be obtained even if the voltage doubler rectifier circuit of this embodiment is further modified into a triple voltage rectifier circuit or a quadruple voltage rectifier circuit.

更に、前述の第1実施例、第2実施例の構成を組合せて
、3出カドランスの電源装置とすることができる。この
例を第4図、第5図に本発明の第3実施例、第4実施例
として示す。第3実施例と第4実施例の相違点はスイッ
チングトランジスタQの回路の有、無であり、この回路
が必要か否かは第3の出力端d3の出力精度により決ま
る。
Furthermore, the configurations of the first and second embodiments described above can be combined to form a three-output quadrance power supply device. This example is shown in FIGS. 4 and 5 as the third and fourth embodiments of the present invention. The difference between the third and fourth embodiments is the presence or absence of a circuit for the switching transistor Q, and whether or not this circuit is necessary is determined by the output accuracy of the third output terminal d3.

又、トランスの極性を考慮することで、第2実施例のコ
ンデンサC7を削除できる。この例を第6図に本発明の
第5実施例として示す。図示のようにクランプダイオー
ドD4がオンのサイクルでトランスの第1の出力T1に
負の電圧が発生する極性ニスルト、VD?=  2X 
(VT2− +Vy2” )=V^でありり、このとき
第1の外部出力端01はvA+v〒1−でありコンデン
サC3にそのピークを充電する。
Furthermore, by considering the polarity of the transformer, the capacitor C7 of the second embodiment can be omitted. This example is shown in FIG. 6 as a fifth embodiment of the present invention. As shown in the figure, a negative voltage is generated at the first output T1 of the transformer in the cycle in which the clamp diode D4 is on. = 2X
(VT2-+Vy2'')=V^, and at this time, the first external output terminal 01 is vA+v〒1-, and the capacitor C3 is charged with its peak.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、スイッチング素
子のオン、オフにより、該スイッチング素子の耐圧以上
の出力電圧について制御ができ、電源装置のコストの低
減および小型化ができる。
As described above, according to the present invention, by turning the switching element on and off, it is possible to control the output voltage that is higher than the withstand voltage of the switching element, and it is possible to reduce the cost and size of the power supply device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第1実施例の回路図、第2図は同実施
例のタイミングチャート、第3図は本発明の第2実施例
の回路図、第4図は本発明の第3実施例の回路図、第5
図は本発明の第4実施例の回路図、第6図は本発明の第
5実施例の回路図である。 T −−−−トランス TI−−−−トランスへの第1の出力 T 2−−−−− トランスの第2の出力CI、C2・
・・・・・コンデンサ R1・・・・・・抵抗
1 is a circuit diagram of a first embodiment of the present invention, FIG. 2 is a timing chart of the same embodiment, FIG. 3 is a circuit diagram of a second embodiment of the present invention, and FIG. 4 is a circuit diagram of a third embodiment of the present invention. Example circuit diagram, 5th
The figure is a circuit diagram of a fourth embodiment of the invention, and FIG. 6 is a circuit diagram of a fifth embodiment of the invention. T----Transformer TI----First output to the transformer T2---- Second output of the transformer CI, C2・
... Capacitor R1 ... Resistance

Claims (3)

【特許請求の範囲】[Claims] (1)複数出力を有するトランスの第2の出力の一端と
スイッチング素子の一端との間にコンデンサと抵抗を直
列に接続し、該スイッチング素子の他端と該トランスの
第2の出力の他端を接続し、該スイッチング素子の他端
と該コンデンサ、抵抗の共通接続点又は該スイッチング
素子の一端の間にクランプダイオードを接続し、該スイ
ッチング素子の第1の端子と前記トランスの第1の出力
の一端又は他端間に電圧重畳手段を接続し、かつ該トラ
ンスの第1の出力側と該スイッチング素子の制御端子と
の間に該スイッチング素子のデューティを制御するフィ
ードバック制御手段を接続したことを特徴とする電源装
置。
(1) A capacitor and a resistor are connected in series between one end of the second output of a transformer having multiple outputs and one end of a switching element, and the other end of the switching element and the other end of the second output of the transformer are connected in series. A clamp diode is connected between the other end of the switching element and a common connection point of the capacitor and resistor or one end of the switching element, and a first terminal of the switching element and a first output of the transformer are connected. Voltage superimposition means is connected between one end or the other end, and feedback control means for controlling the duty of the switching element is connected between the first output side of the transformer and the control terminal of the switching element. Features a power supply device.
(2)電圧重畳手段は、トランスの第1の出力の一端に
一端が接続されたダイオードと、該ダイオードの他端と
スイッチング素子の第1の端子の間に接続されたコンデ
ンサとから成り、該ダイオードの他端にダイオードを接
続して第1の外部出力端としたことを特徴とする請求項
1記載の電源装置。
(2) The voltage superimposition means includes a diode, one end of which is connected to one end of the first output of the transformer, and a capacitor connected between the other end of the diode and the first terminal of the switching element. 2. The power supply device according to claim 1, further comprising a diode connected to the other end of the diode to serve as a first external output terminal.
(3)電圧重畳手段は、スイッチング素子の第1の端子
とトランスの第1の出力の他端の間に接続された整流回
路から成ることを特徴とする請求項1記載の電源装置。
(3) The power supply device according to claim 1, wherein the voltage superimposition means comprises a rectifier circuit connected between the first terminal of the switching element and the other end of the first output of the transformer.
JP11721189A 1989-05-12 1989-05-12 Power supply device Pending JPH02299463A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11721189A JPH02299463A (en) 1989-05-12 1989-05-12 Power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11721189A JPH02299463A (en) 1989-05-12 1989-05-12 Power supply device

Publications (1)

Publication Number Publication Date
JPH02299463A true JPH02299463A (en) 1990-12-11

Family

ID=14706143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11721189A Pending JPH02299463A (en) 1989-05-12 1989-05-12 Power supply device

Country Status (1)

Country Link
JP (1) JPH02299463A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017187409A (en) * 2016-04-07 2017-10-12 一般社団法人白亜会 Device for digital imaging of biomaterial

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017187409A (en) * 2016-04-07 2017-10-12 一般社団法人白亜会 Device for digital imaging of biomaterial

Similar Documents

Publication Publication Date Title
US8164928B2 (en) Method and apparatus of operating a primary-side-regulation power converter at both continuous current mode and discontinuous current mode
US7613020B2 (en) Discharge lamp ballast apparatus comprising DC/DC converters having at least two transformers and outputting two kinds of voltages
US20160248336A1 (en) Inverter device
JPH02299463A (en) Power supply device
JPH11308477A (en) Deflection high voltage-integrated type power source
US20020051369A1 (en) High voltage generating apparatus for use in toner system printing device
JP2004519190A (en) Switching power supply
JP4201161B2 (en) Switching power supply
JP4766476B2 (en) High voltage power supply
JP3371960B2 (en) DC-DC converter
JPH0389376A (en) Power unit for developing bias
JP2643308B2 (en) Power supply
JP2706468B2 (en) Power supply
JPS5816291Y2 (en) Dengen Cairo
JPH0677491U (en) Power supply
JP2729478B2 (en) converter
JP6597003B2 (en) Switching power supply
JP3063811B2 (en) DC-DC converter
JP2707444B2 (en) Power supply
JP2023105327A (en) On-vehicle charger
JPH0333182Y2 (en)
JP2022090216A (en) Power supply and image formation device
JP3063812B2 (en) DC-DC converter
JPS627370A (en) Dc converter
JP3458368B2 (en) DC-DC converter