JPH02295248A - 二重化回路の無瞬断切替方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要］ 二重化されたデータバスに対応して設けられた二重化回
路の切替方式に関し、 バスのＮ／Ｅ切替え時であっても常に正常なＤデークを
継続して出力させる二重化回路の無瞬断切替方式を提供
することを目的とし、 ノーマル回路において断／異常検出部やデータ処理部の
出力の異常を検出する異常検出部でディジタルデータに
挿入されているチェックピットでエラーが検出され、Ｎ
／Ｅ切替制御回路の制御の基にエマージンシ回路に切替
わる時もデータ読出手段にて保持手段に保持されている
ディジタルデータが読出され、出力バスバッファ部を介
して端末又は伝送路に送出されるように構成する。

（産業上の利用分野〕 本発明は、二重化されたデータバスに対応して設けられ
た二重化回路の切替方式に関する。

画像や音声や情報等をディジタル化したデータ（クロッ
クも含む）の同期を取り多重化して伝送するために使用
される一装置である複合同期多重装置では、タイムスロ
ット変換シェルフと端末又は伝送路イタフエースシェル
フとを有する。

尚、シェルフ（ｓｈｅｌＮとは、同種の機器のある数を
縦又は横形に実装した装置を実装する一群の棚を称する
。

このタイムスロット変換シェルフと端末又は伝送路イタ
フエースシェルフ間は上りデータバスと下りデータバス
が二重化されて存在し、二重化されたそれぞれのデータ
バスの１つは通常使用されるノーマル用データバスであ
り、他の１つはノーマル用データバス（以下データバス
Ｎと称する）が障害等で使用不能になった場合に使用さ
れるエマージンシ用データバス（以下データバスＥと称
する）である。

一方、タイムスロット変換シェルフ及び端末又は伝送路
イタフエースシェルフでは、伝送されるデータの信転度
をあげるためにデータバスに対応してパスバッファを有
し、このパスバッファもデータバスＮとデータバスＥと
に対応して二重化されている。

従って、データバスＮからデータバスＥへ通常回線が切
替わる時は、パスバッファも切替える必要があり、通常
この切替えは障害が発見されてから完全に切替わるまで
に一定時間を要し、この間に障害が発見された時点のデ
ィジタルデータ（以下Ｄデータと称する）がそのまま伝
送される可能性がある。

（従来の技術］ 第８図は二重化データバスの構造を説明する図、第９図
は二重化回路の従来例を説明する図、第１０図は二重化
回路の従来例におけるタイムチャートを説明する図をそ
れぞれ示す。

第８図は複合同期多重端局装置を構成するタイムスロッ
ト変換シェルフ（以下ＴＳＷシェルフと称する）■と、
複数の端末インタフェース又は伝送路インタフェースシ
ェルフ（以下ＩＦシェルフと称する）＃ｌ−＃Ｎ間に設
置されている２重化バスの構造を示すものである。

又、ＴＳＷシェルフ１からＩＦシェルフ＃１〜＃Ｎへ信
号を運ぶためのバスを下りバスと称し、ＩＦシェルフ＃
１〜＃ＮからＴＳＷシェルフ１へ信号を運ぶためのバス
を上りバスと称し、下りハス及び上りバス共にノーマル
（以下Ｎと称する）用とエマージンシ（以下Ｅと称する
）用とを有する。

通常、ＴＳＷシェルフ１はタイムスロット（以下ＴＳと
称する）数として９６０ＴＳの容量を有するものとし、
本例の各バスは８Ｍビットで信号を遣り取りするものと
する。

又、下りバスＮ及び上りバスＮは信号の波形整形を行う
ために一旦パスバッファ（以下ＢＵＦと称する）を介し
て信号が遣り取りされ、このＢＵＦは各ＩＦシェルフ＃
１〜＃Ｎ毎の下りバスＮ及び上りバスＮに対するＢＵＦ
−Ｎ２　（１）〜２（ｎ）と、下りバスＥ及び上りバス
Ｅとに対応して設置されているＢＵＦ−Ｎ３　（１）　
〜３　（ｎ）とが設けられている。

第９図はＩＦシェルフ＃ｌ〜＃Ｎの構成内容をＩＦシェ
ルフ＃ｉで代表して示しており、ＢＵＦ−Ｎ２　（ｉ）
とＢＵＦ−２３　（＋）とは同一構成をなしており、そ
の構成内容をＢＵＦ−Ｎ２　（ｉ）で示している。

この構成は、入力側のＢＵＦ　（以下ＩＮ−ＢＵＦと称
する）２１ａと、出力側のＢＵＦ　（以下ＯＵＴ−ＢＵ
Ｆと称する）２１ｂと、チェックビット挿入回路２２と
、データ処理回路２３と、フィリングタイムスロットチ
ェック回路（以下ＦＴＳチェック回路と称する）２４と
、クロック断検出回路２５と、チェックビット検出回路
２６と、Ｎ本例は下りバスＮを例に取っており、バスを
通じて運ばれるデータはＤデータとクロックを含んだも
のとする。

又、ＩＮ−ＢＵＦ２１ａ及びＯＵＴ−ＢＵＦ２１ｂはバ
ス及び端末装置又は伝送路とのインタフェースをなすも
のである。

チェックビット挿入回路２２は、ＩＮ−ＢＵＦ２１ａか
ら出力する１フレームのＤデータの先頭及び最後備のチ
ェックビント領域に数ビットのチェック用のビットを挿
入する回路であり、データ処理回路２３は、Ｄデータの
同期検出によるアラームの検出や位相合わせ等の処理を
行うものであり、 ＦＴＳチェック回路２４は、Ｄデータの誤りをチェック
するものであり、 クロック断検出回路２５及びチェックピット検出回路２
６は、クロックの断及びＤデータの異常（ｉ）内ＦＴＳ
チェック回路２４，クロンク断検出回路２５及びチェッ
クビット検出回路２６で異常が検出された場合、ＢＵＦ
−Ｅ３　（ｉ）に切替えると共にＢＵＦ−Ｎ２　（ｉ）
内ＯＵＴ−ＢＵＦ２１ｂの出力を停止させるものである
。

第１０図はＤデータの１フレームの先頭及び最後備に挿
入されているチェック領域内ビットでＤデータの異常を
検出した時、ＯＵＴ−ＢＵＦ２　ｌｂから出力されるＤ
データの状態及びタイミング状況を示している。

尚、ＤデータのＩＦシェルフ＃ｉからの出力は、ＢＵＦ
−Ｎ２　（ｉ）内ＯＵＴ−ＢＵＦ２　ｌ　ｂから選択し
たものであり、ＢＵＦ−Ｎ２　（ｉ）側が異常になった
時、ＢＵＦ−Ｅ３　（ｉ）側に切替わりＢＵＦ−Ｅ３　
（ｉ）内ＯＵＴ−ＢＵＦ３　ｌ　ｂから選択・出力され
る。

これら異常が発生する故障モードとしては、受信したＤ
データを送信した相手側の送信異常、シェルフ等に接続
する両鶴コネクコケーブル（ＬＴＯ）の異常や抜け及び
ＢＵＦ−Ｎ２　（ｉ）内回路の故障等が考えられる。

これらの故障モードをＦＴＳチェック回路２４，クロッ
ク断検出回路２５及びチェックビット検出回路２６で検
出した時のタイムチャートが第１０図に示したものであ
る。

第１０図において下りバスＮはフレーム＃ｎのＤデータ
（Ｄデータ１）は正常で、フレーム＃ｎ＋１，フレーム
＃ｎ＋２のＤデータ（Ｄデータ２及びＤデータ３）が異
常のケースを示し、一方、下りバスＥはフレーム＃ｎ〜
フレーム＃ｎ＋２のＤデータは正常の場合である。

下りバスＮのチェック結果により、フレーム＃ｎ＋１の
Ｄデータ異常が検出された時点では、フレーム＃ｎ＋１
のＤデータはＯＵＴ−ＢＵＦ２１ｂからそのまま出力さ
れる。

一方、フレーム＃ｎ＋２のＤデータ異常が検出される時
点では、フレーム＃ｎ＋ｌのＤデータ異常により下りバ
スＥ側に切替わるため、下りバスＥ側のフレーム＃ｎ＋
２　（ＯＵＴ−ＢＵＦ３　ｌ　ｂの出力）のＤデータが
選択され出力されることになる。

尚、ＯＵＴ−ＢＵＦ２　ｌ　ｂ　（又はＯＵＴ−ＢＵＦ
３ｌｂ）の出力時点では、チェックビット頷域は空状態
で出力される。

〔発明が解決しようとする課題〕

上述のように、例えば下りバスＮのチェック結果により
、フレーム＃ｉのＤデータ異常が検出された場合、下り
バスＥ側に切替わるためにには一定の時間を要するため
、Ｄデータ異常が検出された時点の異常なＤデータはそ
のまま出力されることになる。

そのため、従来技術においてはＮ／Ｅ切替え時には異常
なＤデータ又は瞬断がそのまま出力される。

本発明は、バスのＮ／Ｅ切替え時であっても常に正常な
Ｄデータを継続して出力させる二重化回路の無瞬断切替
方式を提供することを目的としている。

〔課題を解決するための手段〕

第１図は本発明の二重化回路の無瞬断切替の原理を説明
する図を示す。

第１図に示す二重化回路の無瞬断切替の原理図は、入力
バスバッファ２１ａと、データ処理部２３と、断／異常
検出部２４ａと、異常検出部２６ａと、Ｎ／Ｅ切替制御
回路２７と、保持手段２８ａと、データ書込み手段２９
ａと、データ読出手段２９ｂとを具備し構成し、 上述の入力バスバッファ２１ａ．データ処理部２３及び
Ｎ／Ｅ切替制御回路２７は、第９図で説明したのと同様
な動作を行うものであり、断／異常検出部２４ａは、第
９図で説明したＦＴＳチェック回路２４とクロック断検
出回路２５からなり、 異常検出部２６ａは、同じく第９図で説明したチェック
ピット検出回路２６と同一内容，同一動作を行うもので
あり、 保持手段２８ａは、大カバスバッファ回路２１ａを介し
て入力するディジタルデータ及びクロックをデータ処理
部２３で同期チェックによりアラーム検出や位相合わせ
を行ったものを保持するものであり、 データ書込み手段２９ａは、保持手段２８ａにディジタ
ルデータを書込むためのタイミングをクロックに基づき
作成するものであり、 データ読出手段２９ｂは、クロックの断が断／異常検出
部２４ａで検出された場合もクロックをある決められた
期間継続して出力し保持手段２８ａに保持したディジタ
ルデー夕の読出しを行うためのタイミングを作成するも
のであり、ノーマル回路２（ｉ）において断／異常検出
部２４ａやデータ処理部２３の出力の異常を検出する異
常検出部２６ａでディジタルデータに挿入されているチ
ェックビットでエラーが検出され、Ｎ／Ｅ切替制御回路
２７の制御の基にエマージンシ回路３（ｉ）に切替わる
時もデータ読出手段２９ｂにて保持手段２８ａに保持さ
れているディジタルデータが読出され、出力バスバッフ
ァ部２１ｂを介して端末又は伝送路に送出される。

かかる手段を具備することにより本課題を解決するため
の手段とする。

〔作　用］ 受信したディジタルデータはデータ書込み手段２９ａに
基づき保持手段２８ａに書込まれる。

保持手段２８ａはディジタルデー夕の１フレーム分の容
量を有し、例えば受信したディジタルデー夕の異常又は
断が断／異常検出部２４ａや異常検出回路２６ａ等で検
出され、バスのＮ／Ｅ切替えを行う時点に出力されるデ
ィジタルデータは、保持手段２８ａに書込まれた１フレ
ーム前のディジタルデー夕がデータ読出手段２９ｂに基
づき読出されることになる。

１フレーム前のディジタルデータがデータ読出手段２９
ｂに基づき読み出される間にバスのＮ／Ｅ切替えが終了
するため、正常なディジタルデー夕の出力が継続され、
従って出力するディジタルデー夕が瞬断したり異常のデ
ィジタルデータを，出力することが確実に防止可能とな
る。

〔実施例〕

以下本発明の要旨を第２図〜第７図に示す実施例により
具体的に説明する。

第２図は本発明の二重化回路の無瞬断切替の実施例を説
明する図、第３図は本発明における二重化回路の無瞬断
切替のタイムチャートを説明する図、第４図は本発明に
おける二重化回路の切替ケースを説明する図、第５図は
本発明における二重化回路のフィリングタイムスロット
チェックの状況を説明する図、第６図は本発明における
二重化回路のタンクの処理状況を説明する図、第７図は
本発明における二重化回路のエラスティックメモリの処
理状況を説明する図をそれぞれ示す。

第２図に示す本発明の実施例は下りバスＮに対応するＩ
Ｆシェルフ＃ｉ内ＢＵＦ−Ｎ２　（ｉ）の構成を示すも
ので、本発明における実施例として第１図で説明した入
力／出力バスバッファ２１ａ，２　ｌ　ｂ，Ｎ／Ｅ切替
制御回路２７、データ処理回路２３は第９図で説明した
のと同様な動作を行うものである。尚、入力／出力バス
バッファ２１ａ，２１ｂはＩＮ−ＢＵＦ２１ａ，ＯＵＴ
−ＢＵＦ２１ｂで表示している。

次に、第１図に示す断／異常検出部２４ａとして第９図
で説明したのと同様な動作を行うＦＴＳチェック回路２
４とクロック断検出回路２５から構成し、異常検出部２
６ａとしてチェックピット検出回路２６で構成している
。

又、保持手段２８ａ゛としてエラ．スティックメモリ２
日、データ書込み手段２９ａとしてパルスジェネレータ
ａ　（以下ＰＧ．と称する）２９　（１）、データ読出
手段２９ｂとしてパルスジェネレータｂ（以下ＰＧｂ　
と称する）２９　（２）とタンク回路（以下ＴＡＮＫと
称する）２９　（３）とを具備して構成した例である。

尚、第２図は上記の他に第９図で説明したのと同一の内
容、同一動作をするチェックビット挿入回路２２が具備
されている。

本発明におけるエラスティックメモリ２８は、情報の書
き込みと読み出しが同時に行えるものでその容量として
、Ｄデータの１フレーム分を有している。

又、ＰＣ．２９　（１）及びＰＧｂ２９　（２）は、エ
ラスティックメモリ２８へＤデータを書き込むためのタ
イミングや読み出すためのタイミングを生成するもので
あり、 ＴＡＮＫ２９　（３）は、エラスティックメモリ２８か
らのＤデータの読み出しをＢＵＦ−Ｎ２（ｉ）とＢＵＦ
−Ｅ３　（ｉ）のＮ／Ｅ切替え時点でも継続するために
ＰＧｂ２９　（２）で生成したタイミングをある決めら
れた時間保持するものである。

第３図は第２図に示す本発明の実施例における無瞬断切
替え時のタイムチャートを示し、異常が検出されたＤデ
ータのフレームは第ｌＯ図で説明した場合と同一のＤデ
ータ２であり、フレーム構成も同一のフレーム＃ｎ〜＃
ｎ＋２とする。

次に、エラスティックメモリ２８の読み出し時のＤデー
タの状況を示し、その下段はＢＵＦ−Ｎ２（ｉ）のチェ
ックとＢＵＦ−Ｅ３　（ｉ）のチエツク状況を示し、最
下段はＯＵＴ−ＢＵＦ２　ｌｂ，３ｌｂから出力するＤ
データの選択・出力状況を示す。

第４図は異常発生時のＢＵＦ−Ｎ２　（ｉ）内ＯＵＴ−
ＢＵＦ２　ｌ　ｂとＢＵＦ−Ｅ３　（ｉ）内ＯＵＴ−Ｂ
ＵＦ３　ｌ　ｂの選択状況を示し、信号■〜■は第２図
に示すのと同一のもので、信号■〜■は異常検出信号、
信号■はＢＵＦ−Ｅ３　（ｉ）からの切替制御信号、信
号■はＯＵＴ−ＢＵＦ２　ｌ　ｂのオン／オフ制御信号
を示す。

第４図におけるケース１の場合は、ＢＵＦ−Ｎ２（ｉ）
が途中で異常となった時正常なＢＵＦＥ３　（ｆ）に切
替える状況を示し、ケース２はＢＵＦ−Ｎ２　（ｉ）が
途中で異常でしかもＢＵＦＥ３　（ｉ）も異常の場合、
ＢＵＦ−Ｎ２　（ｉ）を選択する状況を示す。

次に、第５図はＦＴＳチェックの状況を示し、各フレー
ムの先頭に位置するチェックビットに０／ｌ交番のＦＴ
Ｓパターンを挿入し、これをチェックすることによりＦ
ＴＳを検出するもので、ＦＴＳパターンとして０／１交
番の他に多数ビットのパターンやパリティピット等で検
出することも可能である。

第６図はクロック断が検出された時のＴＡＮＫ２９　（
３）の出力及びこの出力によるエラスティックメモリ２
８の読み出しを示し、ＴＡＮＫ２９（３）はクロック断
がクロック断検出回路２５で検出されても時間ｔ，の間
は、エラスティックメモリ２日の読み出しのためのクロ
ックを出力することを示す。

尚、符号ｔｃはクロック断時定数を示し、符号し、は時
間換算の工÷スティックメモリ２８の容量を示す。

本発明の実施例においでは時間ｔｋ，クロック断時定数
も，及びエラスティックメモリ２８の時間換算容量ｔ１
との間は、ｔｅ　＜ｔ．＜Ｌｋの関係にあるため、ＢＬ
ＪＦ−Ｎ２　（ｉ）とＢＵＦ−Ｅ３（ｉ）のＮ／Ｅの切
り替え時点でも出力側は瞬断することなくＤデータが選
択・出力されることになる。

次に、第７図は時間換算容量ｔ１を有するエラスティッ
クメモリ２８における書き込み／読みだしタイミングの
状況を示す。

尚、第７図に示す符号ＤＩはエラスティックメモリ２８
へディジタル情報が入力する端子、符号ＷＲ，符号ＲＲ
はエラスティックメモリ２８を書き込み及び読み出し時
のリセット端子、符号ＷＣ．符号ＲＣはライト／リード
ク口ツタ端子、符号ＤＯは読み出したディジタル情報の
出力端子を、フレームｎ，フレームｎ＋１の先頭の゛１
゛゜及び“１１７＋１、最後備の“ｍ″゛及び“”ｍ”
’はチェックヒーットＭＩＩ域のビットを示す。

又、第７図では書き込み時のリセットタイミングは２フ
レーム（フレームｎ，フレームｎ＋１）毎としており、
このタイミングパルスはＰＧ．２９（１）及びＰＧｂ　
２９　（２）で作成されるものである。

次に、第２図〜第７図に基づき本発明の実施例の動作を
説明する。

第３図に示すように下りバスＮからのＤデータ及びクロ
ックのうちＤデータのフレーム＃ｎは正常、フレーム＃
ｎ＋１及びフレーム＃ｎ＋２では異常カくオ金出Ｘれ〜
下りバ又Ｆのフレームかｎ〜フレーム＃ｎ＋２は正常と
する， これらのＤデータはＤデータと同時に送られて来るクロ
ックのタイミングでエラスティックメモリ２８（Ｅの場
合エラスティックメモリ３８）へ書き込まれ、同時に１
フレーム前のＤデータがクロックのタイミングでエラス
ティックメモリ２日から読み出され、ＯＵＴ−ＢＵＦ２
　ｌ　ｂ　（Ｈの場合ＯＵＴ−ＢＵＦ３　ｌ　ｂ）から
出力される。

エラスティックメモリ２８に書き込まれるＤデータやク
ロックは、ＦＴＳチェック回路２４，クロック断検出回
路２５及びチェックビット検出回路２６にて異常の有無
がチェックされている。

尚、各フレーム＃ｎ〜フレーム＃ｎ＋２の先頭及び最後
備のチェックピット領域にはチ土ツクビット挿入回路２
２でＤデータの異常の有無をチェックするためのチェッ
クビットが挿入される．このチェックビットはパリティ
ビット等であり、受信するＤデータにもＦＴＳパターン
等のチェックピットが既に挿入されて来る。

このチェックピットｉｉＩｊｆｌを監視しＤデータの異
常の有無をチェックする場合、異常が複数向発生した時
点で異常有りとしてＮ／Ｅ切替制御回路２５に信号を送
出し、ＢＵＦ−Ｎ２　（ｉ）とＢＵＦＥ３　（ｉ）のＮ
／Ｅ切替えを促すことになる。

又、ＯＵＴ−ＢＵＦ２　ｌ　ｂ　（Ｅの場合ＯＵＴ−Ｂ
ＵＦ３　ｌ　ｂ）から選択・出力されるＤデータは第３
図に示すようにフレーム＃ｎがチェックされてじ）る時
は、フレーム＃ｎ−１（Ｄデータ０（Ｎ））となりフレ
ーム＃ｎ＋１がチェックされている時は、フレーム＃ｎ
　（Ｄデータ１　（Ｎ）　）となる。

従って、ＢＵＦ−Ｎ２　（ｉ）のフレーム＃ｎ＋１で異
常が確認された時点でＢＵＦ−Ｎ２　（ｉ）とＢＵＦ−
Ｅ３　（ｉ）のＮ／Ｅ切替えが開始され、フレーム＃ｎ
＋２が異常で切替った時には、ＯＵＴ−ＢＵＦ２　ｌ　
ｂからの出力はオフとなり、ＤデータはＢＵＦ−Ｅ３　
（ｉ）内ＯＵＴ−ＢＵＦ３ｌｂから出力される。

このように、エラスティックメモリ２８及びＴＡＮＫ２
９　（３）を新たに設けることにより、正常なＤデータ
が瞬断無く選択・出力されることになる。

〔発明の効果］ 以上のような本発明によれば、二重化回路の障害の切り
替え時点におけるエラー発生を大幅に低減することが出
来る二重化回路の無瞬断切替方式を提供することが出来
る。

【図面の簡単な説明】

第１図は本発明の二重化回路の無瞬断切替の原理を説明
する図、 第２図は本発明の二重化回路の無瞬断切替の実施例を説
明する図、 第３図は本発明における二重化回路の無瞬断切替のタイ
ムチャートを説明する図、 第４図は本発明における二重化回路の切替ケースを説明
する図、 第５図は本発明における二重化回路のフ２リングタイム
スロットチェックの状況を説明する図、 第６図は本発明における二重化回路のタンクの処理状況
を説明する図、 第７図は本発明における二重化回路のエラスティックメ
モリの処理状況を説明する図、 第８図は二重化データバスの構造を説明する図、第９図
は二重化回路の従来例を説明する図、第ｌＯ図は二重化
回路の従来例における切替タイムチャートを説明する図
、 をそれぞれ示す。 図において、 １はＴＳＷシェルフ、 ２（１）　〜２（ｉ）〜２（ｎ）はＢＵＦ−Ｎ、３（１
）〜３（ｆ）〜３（ｎ）　　は　Ｂ　　Ｕ　　Ｆ’　　
−　　Ｅ　　、２１ａ，３１ａはＩＮ−ＢＵＦ、 ２１ｂ，３ｌｂとＯＵＴ−Ｂ［ＪＦ、 ２２はチェックピット挿入回路、 ２３はデータ処理回路、 ２４はＦＴＳチェック回路、 ２４ａは断／異常検出部、 ２５はクロック断検出回路、 ２６はチェックピット検出回路、 ２６ａは異常検出部、 ２７はＮ／Ｅ切替制御回路、 ２８はエラスティックメモリ、 ２８ａは保持手段、 ２９　（１），２９　（，＃）はＰＣ．／ＰＣ，、２９
　（３）はＴＡＳＫ、 ２９ａはデータ書込み手段、 ２９ｂはデータ読出手段、 をそれぞれ示す。 第Ｉ　Ｚ ′０＋蔭明の二會メヒ回゛六４のた専幸ｉｔ刀雷の大施
伊湛ＳＬ明する図第２　図 ？■　＜ｉｍ　＜　ｔＫ レ 木宅明１−ち・口６二や化回ｊ（イ）切替ｐ人８屯呵す
６区第４　区 ｔＫ　　：　クシ７イ呆手午匹１り偏丁迦１二お１二艷
イヒ回コダのグ冫ク／７え生，ｊコ野巳．ホ（冫亙己．
ｉ屹ｎゴ゜−１“ろ２慕６　Ｋ ′／ｌ交Ａ社・θＦＴＳ八″７一冫 ｊ（会艷ビＨ１二輯ろ二隻４二可エ各ｎフイリ；７クイ
ムス１１ノトチェ・フ７０千（３Ｌ１勧一』１すコ冫ゴ
ＲＣ 茅 Ｚ ４Ａ茗咀にｈ−ける二吏イ乙＠品４θエラステイ．，ク
メ七りｆ）ヱ−エ里七＜Ｂ粉色明′すΔト］第７　図 二セ北テークハ゛ｉ／ｌ構ｊＬ左５免，■耳する図゜第
６図

Claims (1)

1. 【特許請求の範囲】 画像データ、音声データ及びユーザデータを同期を取り
   多重化して伝送する複合同期多重装置内でタイムスロッ
   ト変換部を実装したシェルフと端末又は伝送路インタフ
   ェース部を実装したシェルフ（＃ｉ）との間に設けられ
   、 ディジタルデータやクロックを運ぶ二重化されたデータ
   バスに対応した前記伝送路インタフェースシェルフ（＃
   ｉ）に入出力する該ディジタルデータ及びクロックを一
   時的に保持する入力バスバッファ回路（２１ａ）と、 出力バスバッファ回路（２１ｂ）から該ディジタルデー
   タが選択・出力されるノーマル回路（２（ｉ））と、 前記ノーマル回路（２（ｉ））が障害の時に選択される
   エマージンシ回路（３（ｉ））からなる二重化回路にお
   いて、 前記入力バスバッファ回路（２１ａ）を介して入力する
   ディジタルデータ及びクロックをデータ処理部（２３）
   で同期チェックによりアラーム検出や位相合わせを行っ
   た後保持する保持手段（２８ａ）と、 前記保持手段（２８ａ）にディジタルデータを書込むた
   めのタイミングを前記クロックに基づき作成するデータ
   書込み手段（２９ａ）と、 前記クロックの断が断／異常検出部（２４ａ）で検出さ
   れた場合も前記クロックをある決められた期間継続して
   出力し前記保持手段（２８ａ）に保持したディジタルデ
   ータの読出しタイミングととして作成するデータ読出手
   段（２９ｂ）とを設け、 前記ノーマル回路（２（ｉ））において前記断／異常検
   出部（２４ａ）や前記データ処理部（２３）の出力の異
   常を検出する異常検出部（２６ａ）でディジタルデータ
   に挿入されているチェックビットでエラーが検出され、
   Ｎ／Ｅ切替制御回路（２７）の制御の基に前記エマージ
   ンシ回路（３（ｉ））に切替わる時も前記データ読出手
   段（２９ｂ）にて前記保持手段（２８ａ）に保持されて
   いるディジタルデータが読出され、前記出力バスバッフ
   ァ部（２１ｂ）を介して端末又は伝送路に送出されるこ
   とを特徴とする二重化回路の無瞬断切替方式。