JPH02292822A - Semiconductor manufacturing device - Google Patents

Semiconductor manufacturing device

Info

Publication number
JPH02292822A
JPH02292822A JP11311589A JP11311589A JPH02292822A JP H02292822 A JPH02292822 A JP H02292822A JP 11311589 A JP11311589 A JP 11311589A JP 11311589 A JP11311589 A JP 11311589A JP H02292822 A JPH02292822 A JP H02292822A
Authority
JP
Japan
Prior art keywords
wafer
chamber
electrode
melting point
high melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11311589A
Other languages
Japanese (ja)
Inventor
Minoru Inoue
実 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11311589A priority Critical patent/JPH02292822A/en
Publication of JPH02292822A publication Critical patent/JPH02292822A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To eliminate any oxide produced by and scattered from a wafer holder thereby enabling the dust in a chamber to be minimized by a method wherein a holding frame part made of a high melting point metal or aluminum for fastening a wafer is fixed to a wafer holding base part having an electrode function. CONSTITUTION:The title semiconductor manufacturing device is provided with a chamber 17, an anode electrode 20 of one polarity provided in the chamber 17, a wafer holding substrate part 12 for mounting a wafer 16 having an electrode function of another polarity pairing with the said electrode 20, a holding frame part 13 (titanium) made of a high melting point metal or aluminum for fastening the wafer 16. For example, the said high melting point metal is titanium or zirconium. Through these procedures, the wafer holding substrate part 12 can be prevented from forming a source of an oxide. Accordingly, for example, the contact resistance between the lower metallic film and the upper layer metallic film formed on the wafer 16 can be minimized. Furthermore, the dust of the oxide, etc., in the chamber 17 can be minimized thereby enabling the yield of the semiconductor device to be increased.

Description

【発明の詳細な説明】 〔概 要〕 半導体製造装置に関し、更に詳しく言えばチャンバ内の
ウェハを載置するウェハ保持具に関し、ウェハ保持具か
ら生成、飛散する酸化物をなくし、またチャンバ内の塵
を低減させることができる半導体製造装置を提供するこ
とを目的とし、チャンバと、前記チャンバ内に設けられ
た一の極性の電極と、前記一の極性の電極と対をなして
他の極性の電極機能を備えたウェハを叔置する保持基体
部と、前記ウェハを係止するために前記ウェハ保持基体
部に取り付けられた高融点金属または、アルミニウムか
らなる保持枠部とを有することを含み構成する。
[Detailed Description of the Invention] [Summary] Regarding semiconductor manufacturing equipment, more specifically, regarding a wafer holder for placing a wafer in a chamber, it is possible to eliminate oxides generated and scattered from the wafer holder, and to eliminate oxides in the chamber. The purpose of the present invention is to provide a semiconductor manufacturing apparatus that can reduce dust, and includes a chamber, an electrode of one polarity provided in the chamber, and an electrode of another polarity paired with the electrode of one polarity. A structure comprising: a holding base portion having an electrode function on which a wafer is placed; and a holding frame portion made of a high melting point metal or aluminum and attached to the wafer holding base portion for retaining the wafer. do.

〔産業上の利用分野] 本発明は半導体製造装置に関し、更に詳しく言えばチャ
ンバ内のウェハを載置するウェハ保持具に関する。
[Industrial Field of Application] The present invention relates to semiconductor manufacturing equipment, and more specifically, to a wafer holder for mounting a wafer in a chamber.

〔従来の技術〕[Conventional technology]

第5図は、従来例のスパッタエッチング装置の断面図で
ある. 同図において、6はエッチング処理の行われるヂャンバ
、7はチャンバ6内の排気口、8はアルゴンガスを導入
するためのガス導入口、9はステンレス製のアノード電
極、10はエッチングされるウェハ5をNQWするため
のウェハ保持具で、カソード電極としての機能をもって
いる。l1はアノード電極8とカソード電掘との間に電
圧を印加するための交流電源、6aはステンレスの表面
に石英ガラスが設けられた交流電圧のシールドリングで
、ウェハ保持具10と同じ電位に保たれている。また、
9aはアノード電極8とカソード電極とのlfil&リ
ングである。
FIG. 5 is a sectional view of a conventional sputter etching apparatus. In the same figure, 6 is a chamber where the etching process is performed, 7 is an exhaust port in the chamber 6, 8 is a gas inlet for introducing argon gas, 9 is a stainless steel anode electrode, and 10 is a wafer 5 to be etched. A wafer holder for NQW processing, and functions as a cathode electrode. 11 is an AC power supply for applying voltage between the anode electrode 8 and the cathode electrode, and 6a is an AC voltage shield ring with quartz glass provided on the stainless steel surface, which is kept at the same potential as the wafer holder 10. It's dripping. Also,
9a is lfil&ring between the anode electrode 8 and the cathode electrode.

第6図はウェハ保持具10を更に詳細に説明するための
図で、同図(a)は正面図、同図(b)は同図(a)の
一点鎖線で示すA−A矢視断面図である。同図において
、1はステンレスからなる保持基体部、2は石英からな
るウェハを保持するための保持枠部で、下地の保持基体
部lのステンレスがエッチングされて半導体素子に有害
な鉄等が飛敗しないようにする働きももつ。2aは、ウ
ェハを支持するためのウェハ支持ビン、3はウェハ載置
面、4は保持基体部1を支持するための支持棒、5は叔
置されたウェハである。
FIG. 6 is a diagram for explaining the wafer holder 10 in more detail; FIG. 6(a) is a front view, and FIG. It is a diagram. In the figure, 1 is a holding base made of stainless steel, and 2 is a holding frame made of quartz for holding a wafer. It also has the function of preventing defeat. 2a is a wafer support bin for supporting a wafer; 3 is a wafer mounting surface; 4 is a support rod for supporting the holding base portion 1; and 5 is a placed wafer.

次に、こめスパッタエッチング装置を用いて、第3図に
示す下層A1配8F!25表面に自然に生成されたアル
ミナ膜27を除去する場合について、第5図及び第6図
を参11《シながら説明する。
Next, using a sputter etching device, the lower layer A1 pattern 8F shown in FIG. The case of removing the alumina film 27 naturally formed on the surface of the alumina film 25 will be explained with reference to FIGS. 5 and 6.

まず、チャンバ6内に備えられたウェハ保持具10のウ
ェハ載置面3にウェハ5を載置し、2ケ所のウェハ支持
ピン2aでウユハ5を支持してチャンバ6内にセットし
た後、排気口7よりチャンバ6内を排気しながらガス導
入口8よりアルゴンガスをチャンバ6内に導入する。
First, the wafer 5 is placed on the wafer mounting surface 3 of the wafer holder 10 provided in the chamber 6, and the wafer 5 is supported by two wafer support pins 2a and set in the chamber 6, and then the air is evacuated. Argon gas is introduced into the chamber 6 through the gas introduction port 8 while evacuating the inside of the chamber 6 through the port 7 .

次いで、交流電源1lによりアノード?it極9とウェ
ハ保持具10(カソード電極)との間に電圧を印加して
アルゴンガスをイオン化する。その結果、イオン化され
たアルゴン粒子は電界にょりウェハ5に向かって移動し
て衝突し、アルミナ膜27のエッチングを行う。
Next, the anode ? A voltage is applied between the IT pole 9 and the wafer holder 10 (cathode electrode) to ionize the argon gas. As a result, the ionized argon particles move toward the wafer 5 due to the electric field and collide with each other, etching the alumina film 27.

なお、エッチング終了後、下[A+配線25の表面が再
び酸化するのを防止するため、このウェハ5を大気にさ
らさないで別のスバν夕装置に送り、この下5AI配線
25上に不図示の上11AI膜を形成する。
After the etching is completed, in order to prevent the surface of the lower A+ wiring 25 from being oxidized again, this wafer 5 is sent to another substrate without being exposed to the atmosphere, and a layer (not shown) is placed on the lower 5 AI wiring 25. A 11AI film is formed on the top.

?発明が解決しようとする課題〕 ところで、アルミナ膜27のエッチング中にウェハ周辺
の保持枠部2の石英もアルゴンイオンの衝突を受ける。
? [Problems to be Solved by the Invention] Incidentally, during the etching of the alumina film 27, the quartz of the holding frame portion 2 around the wafer is also bombarded with argon ions.

このため、石英はエッチングされて飛敗し、その一部は
ウェハ上に付着し、他の一部はチャンバ6内のアノード
電極9などの部品に付着する。
As a result, the quartz is etched and destroyed, and part of it adheres to the wafer and the other part adheres to parts such as the anode electrode 9 in the chamber 6.

ウェハ5上に付着した石英片(SiO■)は、該石英片
に含まれる酸素によって下J5AI配腺25の表面を酸
化し、アルミナ膜を再び形成する。このため、後にこの
上に形成される上層のA1配線と下層Al配線25との
間の接触抵抗は大きくなる。
The quartz piece (SiO2) attached to the wafer 5 oxidizes the surface of the lower J5AI gland 25 with oxygen contained in the quartz piece, forming an alumina film again. Therefore, the contact resistance between the upper layer A1 wiring and the lower layer Al wiring 25, which will be formed later on, increases.

特に微細なパターンの場合はコンタクト部分が小さいた
め接触抵抗が非常に太き《なったり、電気的接続が得ら
れなくなったりするという問題がある。
Particularly in the case of fine patterns, since the contact portions are small, there is a problem that the contact resistance becomes extremely large or that electrical connection cannot be obtained.

一方、チャンバ6内のステンレス製のアノード電極9な
どの部品に付着する石英片は次々に積み重なっていき、
シリコン酸化物の厚膜ができる。
On the other hand, the quartz pieces that adhere to parts such as the stainless steel anode electrode 9 in the chamber 6 are piled up one after another.
A thick film of silicon oxide is formed.

ところで、シリコン酸化物のステンレスに対する密着性
は余りよくないので、付着した酸化物は剥離することが
多く、塵などの発生のちとになるという問題がある。
However, since the adhesion of silicon oxide to stainless steel is not very good, the adhered oxide often peels off, resulting in the generation of dust.

本発明はかかる従来の問題点に1みてなされたもので、
ウェハ保持具から飛敗する酸化物をなくし、またチャン
バ内の塵を低滅させることができる半導体製造装置を提
供することを目的とするものである。
The present invention has been made in view of these conventional problems.
It is an object of the present invention to provide a semiconductor manufacturing apparatus that can eliminate flying oxides from a wafer holder and reduce dust in a chamber.

(課題を解決するための手段〕 上記課題は、チャンバと、前記チャンバ内に設けられた
一の極性の電極と、前記一の極性の電極と対をなして他
の極性の電極機能を備えたウェハをR7J1する保持基
体部と、前記ウェハを係止するために前記ウェハ保持基
体部に取り付けられた高融点金属または、アルミニウム
からなる保持枠部とを有することを特徴とする半導体製
造装置によって解決される。
(Means for Solving the Problems) The above-mentioned problems include a chamber, an electrode of one polarity provided in the chamber, and an electrode of another polarity paired with the electrode of one polarity. Solved by a semiconductor manufacturing apparatus characterized by having a holding base part for holding a wafer in R7J1, and a holding frame part made of a high melting point metal or aluminum and attached to the wafer holding base part for locking the wafer. be done.

〔作 用〕 本発明の半導体製造装置によってドライエッチング処理
を行うとき、例えばウェハ上の下層金属配線の表面に自
然に生成された金属酸化物をエッチングガスで除去する
際、該エッチングガスはウェハ保持枠部にも衝突して咳
ウェハ保持枠部も同時にエッチングされる。
[Function] When performing a dry etching process using the semiconductor manufacturing apparatus of the present invention, for example, when removing metal oxide naturally generated on the surface of lower metal wiring on a wafer with an etching gas, the etching gas is used to hold the wafer. It also collides with the frame, and the cough wafer holding frame is also etched at the same time.

しかし、ウェハ保持枠部は高融点金属またはアルミニウ
ムで形成されているので、高融点金属膜などのエンチン
グ片が下層金属配線上に付着しても、次工程で形成され
る上層金属膜との間の接触抵抗が大きくなることはない
し、また電気的接続が損なわれることもない。
However, since the wafer holding frame is made of high-melting point metal or aluminum, even if etched pieces of the high-melting point metal film adhere to the lower metal wiring, there will be a gap between the wafer holding frame and the upper metal film formed in the next process. The contact resistance will not increase and the electrical connection will not be compromised.

特に、アルミニウムまたは高融点金属として酸素と結合
しやすいチタンやジルコニウムを用いれば、チャンバ内
の酸素を吸着して下層金属配線表面の酸化防止をより完
全に行うことができるので、上層金属膜との間の接触抵
抗をより一層小さくできる。
In particular, if aluminum or titanium or zirconium, which easily combines with oxygen, is used as a metal with a high melting point, it is possible to adsorb oxygen in the chamber and more completely prevent oxidation of the surface of the lower metal wiring, so that it is possible to prevent oxidation of the lower metal wiring surface. The contact resistance between the two can be further reduced.

また、−Cにチャンバ内の電極などの部品の材料として
ステンレスやアルミニウムが用いられているが、これら
に付着した高融点金属などは、従来のシリコン酸化物と
比較してステンレスやアルミニウムとのV!着性がよい
ので、塵の原因となることが少なく、清浄なエッチング
処理が可能となる。
In addition, stainless steel and aluminum are used as materials for parts such as electrodes in the chamber for -C, but the high melting point metals attached to these materials have a higher VV with stainless steel and aluminum than with conventional silicon oxide. ! Since it has good adhesion, it causes less dust and enables clean etching.

〔実施例〕〔Example〕

次に、図を参照しながら木発明の実施例について説明す
る。
Next, embodiments of the tree invention will be described with reference to the drawings.

第1図は、本発明の実施例のアノードカンブリング方弐
のスバンタエッチング装置の断面図である。
FIG. 1 is a sectional view of a Svanta etching apparatus for anode cambling according to an embodiment of the present invention.

同図において、17はチャンバ、18はチャンバ17内
の排気口、19はアルゴンなどのエッチングガスを導入
するためのガス導入口、2oはエッチングガスをイオン
化するために電圧が印加されるアノード電極、21はエ
ノチングされるウェハ16を保持する機能をもつととも
に、カソード電極としての機能も併せもつウェハ保持具
、22はアノード電極20とウェハ保持具21との間に
電圧を印加するための交流Tl’Jl、17aは、ステ
ンレス表面に石英ガラスが設けられた交流電圧のシール
ドリングで、ウェハ保持具21と同じ電位に保たれてい
る。また、20aはアノード電極と゜カソード電極との
絶縁リングである。
In the figure, 17 is a chamber, 18 is an exhaust port in the chamber 17, 19 is a gas inlet for introducing etching gas such as argon, 2o is an anode electrode to which a voltage is applied to ionize the etching gas, 21 is a wafer holder that has the function of holding the wafer 16 to be etched and also functions as a cathode electrode; 22 is an AC Tl' for applying voltage between the anode electrode 20 and the wafer holder 21; Jl, 17a is an AC voltage shield ring having a stainless steel surface covered with quartz glass, and is maintained at the same potential as the wafer holder 21. Further, 20a is an insulating ring between the anode electrode and the cathode electrode.

また、第2図はウェハ保持具21を更に詳細に説明する
ための図で、同ID(a)は正面図、同図(b)は同図
(a)の一点鎖線で示すB−B矢視断面図である。
FIG. 2 is a diagram for explaining the wafer holder 21 in more detail, ID (a) is a front view, and ID (b) is an arrow BB shown by the dashed line in FIG. FIG.

同図において、l2はステンレスからなる保持基体部、
13は保持基体部12上に設けられた高融点金属材のチ
タンからなる保持枠部、13aはチタンからなるウェハ
支持ビン、14はうエハ16を載置するウェハ載置面、
15は保持基体部12を支持するための支持棒、l6は
ffi!21されたウェハである。
In the figure, l2 is a holding base made of stainless steel;
13 is a holding frame made of titanium, which is a high melting point metal material, provided on the holding base part 12; 13a is a wafer support bin made of titanium; 14 is a wafer placement surface on which a wafer 16 is placed;
15 is a support rod for supporting the holding base portion 12, and l6 is ffi! This is a wafer that has been subjected to

次に、上記のスバッタエッチング装置を用いて、?Ji
Al配線上に自然に生成されたアルミナ膜を除去する場
合について、第1図、第2図及び第3図を参照しながら
説明する。
Next, using the above spatter etching equipment, ? Ji
The case of removing an alumina film naturally formed on an Al wiring will be described with reference to FIGS. 1, 2, and 3.

第3図はこのような処理の行われる前のウェハの一部の
断面図である。同口において、23はSi基板、24は
Si基仮23上のSiO■膜、25はSing膜24上
の下層AI配線、26はコンタクト用の1.5μmXl
,5 μmのスルーホールが形成された層間のPSG膜
、27はスルーホール底面の下層A1配線25表面に自
然に生成されたアルミナ膜である。
FIG. 3 is a cross-sectional view of a portion of the wafer before such processing is performed. In the same part, 23 is a Si substrate, 24 is a SiO2 film on a Si-based temporary 23, 25 is a lower layer AI wiring on a Sing film 24, and 26 is a 1.5 μm Xl for contact.
, 27 is an alumina film naturally formed on the surface of the lower layer A1 wiring 25 at the bottom of the through hole.

まず、ウェハ16をチャンバ17内に備えられたウェハ
保持具21のウェハ載置面14にti置し、2ケ所のウ
ェハ支持ビン13aによって支持した後、支持棒15を
立てて所定の位置にセットする。
First, the wafer 16 is placed on the wafer placement surface 14 of the wafer holder 21 provided in the chamber 17 and supported by the two wafer support bins 13a, and then the support rod 15 is raised and set in a predetermined position. do.

次いで、排気口18からチャンバ17内を排気する。次
に、ガス導入口19からアルゴンガスをチャンバ17内
に導入して圧力を5 mmTorrとなるように調整す
る。
Next, the inside of the chamber 17 is evacuated from the exhaust port 18 . Next, argon gas is introduced into the chamber 17 from the gas inlet 19 and the pressure is adjusted to 5 mmTorr.

次に、交流電源22をオンしてアノード電極20とカソ
ード電極であるウェハ保持具21との間に周波数13.
56M H zの交流電圧(電力300W)を印加する
Next, the AC power supply 22 is turned on to connect the anode electrode 20 and the wafer holder 21, which is the cathode electrode, at a frequency of 13.
An alternating current voltage of 56 MHz (power: 300 W) is applied.

このとき、アルゴンガスはイオン化し、イオン化したア
ルゴン粒子はカソード側に向かい、ウェハ16やウェハ
保持枠部13に衝突する。その結果、アノード電極20
とウェハ保持具21 (カソード電極)との間に電流が
流れる。これにより、下層A1配線25表面のアルミナ
膜27は工冫チングされていく。
At this time, the argon gas is ionized, and the ionized argon particles head toward the cathode side and collide with the wafer 16 and the wafer holding frame 13. As a result, the anode electrode 20
A current flows between the wafer holder 21 and the wafer holder 21 (cathode electrode). As a result, the alumina film 27 on the surface of the lower layer A1 wiring 25 is etched.

また、同時に保持枠部13のチタンもエッチングされて
litする。この一部は装置内のアノード電極22など
に付着し、他の一部は下層A1配線25表面に付着する
At the same time, the titanium of the holding frame portion 13 is also etched and lit. A part of this adheres to the anode electrode 22 in the device, and another part adheres to the surface of the lower layer A1 wiring 25.

次いで、アルミナ膜27のエッチング終了後、交流電源
20をオフにする。
Next, after the etching of the alumina film 27 is completed, the AC power supply 20 is turned off.

次に、このウェハ16を大気にさらさないでスバッタ装
置に送った後、上層Δ1膜を形成する。
Next, this wafer 16 is sent to a sputtering device without being exposed to the atmosphere, and then an upper layer Δ1 film is formed.

このとき、下iAl膜25の表面にチタンが付着してい
ても、チタンは導電体なので、上層のA1膜との間の接
触抵抗が大きくなるという問題はない。
At this time, even if titanium is attached to the surface of the lower iAl film 25, since titanium is a conductor, there is no problem of increased contact resistance with the upper layer A1 film.

第4図は、このようにして形成された上層のA1膜をパ
ターニングして作成したチェインコンタクトの一部断面
図である。図中、符号2日は上層AI配線で、他の符号
は第3図の符号で示すものと同一のものを示している。
FIG. 4 is a partial cross-sectional view of a chain contact created by patterning the upper layer A1 film thus formed. In the figure, the reference numeral 2 indicates the upper layer AI wiring, and the other reference numerals indicate the same components as those shown in FIG. 3.

このチェインコンタクトは端子CとDとの間に5万個の
スルーホールがAI配線を介して直列に接続されたもの
で、C−D間の抵抗値は、本実施例の場合10KΩと十
分低い値が得られた。なお、保持枠部が石英のウェハ保
持具を用いた従来例の場合。チェインコンタクトの抵抗
値は50KΩであった。
This chain contact has 50,000 through holes connected in series between terminals C and D via AI wiring, and the resistance value between C and D is sufficiently low at 10KΩ in this example. value was obtained. In addition, in the case of a conventional example using a wafer holder whose holding frame is made of quartz. The resistance value of the chain contact was 50KΩ.

このように、木発明の実施例の場合のチタンからなる保
持枠部l3は接触抵抗の低減に対して極めて効果がある
As described above, the holding frame portion l3 made of titanium in the embodiment of the wooden invention is extremely effective in reducing contact resistance.

また、チタンはアルゴンイオンの衝突により活性化して
一層酸素と結合しやすくなり、チャンバ17内の酸素を
より多く捕獲するようになる。従って、この働きによる
チャンバ17内の酸素の低減効果も大きい。
Furthermore, titanium is activated by the collision of argon ions and becomes more likely to bond with oxygen, thereby capturing more oxygen in the chamber 17. Therefore, the effect of reducing oxygen in the chamber 17 due to this function is also large.

更に、アノードiti20などに付着したチタンは、従
来例の場合のシリコン酸化物と比較して、ステンレスに
対する密着性がよい。これにより、チャンバ17内の塵
を減少させる効果もある。
Furthermore, titanium attached to the anode iti20 and the like has better adhesion to stainless steel than silicon oxide in the conventional example. This also has the effect of reducing dust within the chamber 17.

なお、木発明の実施例では保持枠部13としてヂタンを
用いたが、他の高融点金属でも適用可能である。特に、
ジルコニウムの場合には、チタンと同じように酸素の捕
獲作用があり、チャンバl7内の酸素の低減に対して、
より効果がある。
Incidentally, in the embodiment of the wooden invention, dithane was used as the holding frame portion 13, but other high melting point metals may also be used. especially,
In the case of zirconium, like titanium, it has an oxygen trapping effect, and has the effect of reducing oxygen in chamber 17.
It's more effective.

また、保持枠部13としてアルミニウムを用いても酸素
低城の効果がある。
Further, even if aluminum is used as the holding frame portion 13, there is an effect of reducing oxygen concentration.

更に、カソード機能を有するシールドリング17aの少
なくともプラズマにさらされる面に高融点金属やアルミ
ニウムを用いると、酸素の低残や塵の低減に対する効果
がより大きくなる。
Furthermore, if a high melting point metal or aluminum is used for at least the surface exposed to plasma of the shield ring 17a having a cathode function, the effect of reducing residual oxygen and dust will be greater.

〔発明の効果] 以上説明したように、木発明の半導体製造装置によれば
ウェハ保持枠部を高融点金属材で形成しているので、該
ウェハ保持枠部が酸化物の発生源になることを防止でき
る。このため、例えばウェハ上に形成される下層金属膜
と土層金属膜との間の接触抵抗を小さくすることができ
ろ。
[Effects of the Invention] As explained above, according to the semiconductor manufacturing apparatus of the invention, the wafer holding frame is formed of a high melting point metal material, so the wafer holding frame does not become a source of oxides. can be prevented. Therefore, for example, the contact resistance between the lower metal film and the soil metal film formed on the wafer can be reduced.

また、チャンバ内の酸化物等の塵を低減できるので、半
導体装置の歩留りの向上を図ることができる。
Further, since dust such as oxides in the chamber can be reduced, the yield of semiconductor devices can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の実施例のスバンタエノ千ング装置の
断面図、 第2図は、本発明の実施例のスパノタエノチング装置に
備えられたウェハ保持具を説明する図、第3図は、エッ
チング処理されるウェハの一部の断面図、 第4図は、チェインコンタクトの形成されたウェハ断面
図、 第5図は、従来例のスバッタエンチング装置の断面図、 第6図は、従来例のスバンタエッチング装置に?えられ
たウェハ保持貝を説明する図である。 〔符号の説明] 1・・・保持基体部、 2・・・保持枠部(石英ガラス)、 3.14・・・ウェハ載置面、 4.15・・・支持棒、 6 17・・・チャンバ、 6a,.17a・・・シールドリング、7,l8・・・
排気口、 8.19・・・ガス導入口、 9,20・・・アノード電極、 9a.20a・・・絶縁リング、 10.21・・・ウェハ保持具、 11.22・・・交流電源、 l3・・・保持枠部(チタン)、 2a,13a・・・ウェハ支持ピン、 2 3 ・・・Si 2コiヰ反、 24・・・SiO■膜、 25・・・下層AI配線、 26・・・PSG膜、 27・・・アルミナ膜、 28・・・上層A1配綿。
FIG. 1 is a sectional view of a svanta enoching apparatus according to an embodiment of the present invention, FIG. 2 is a diagram illustrating a wafer holder provided in a svanta enoching apparatus according to an embodiment of the present invention, and FIG. is a cross-sectional view of a part of a wafer to be etched, FIG. 4 is a cross-sectional view of a wafer with chain contacts formed, FIG. 5 is a cross-sectional view of a conventional sputter etching device, and FIG. 6 is a cross-sectional view of a conventional spatter etching device. , for conventional Svanta etching equipment? It is a figure explaining the obtained wafer holding shell. [Explanation of symbols] 1... Holding base portion, 2... Holding frame portion (quartz glass), 3.14... Wafer placement surface, 4.15... Support rod, 6 17... chamber, 6a, . 17a...shield ring, 7, l8...
Exhaust port, 8.19...Gas inlet port, 9,20...Anode electrode, 9a. 20a... Insulating ring, 10.21... Wafer holder, 11.22... AC power supply, l3... Holding frame (titanium), 2a, 13a... Wafer support pin, 2 3. ...Si2coil film, 24...SiO2 film, 25...Lower layer AI wiring, 26...PSG film, 27...Alumina film, 28...Upper layer A1 cotton distribution.

Claims (2)

【特許請求の範囲】[Claims] (1)チャンバと、 前記チャンバ内に設けられた一の極性の電極と、前記一
の極性の電極と対をなして他の極性の電極機能を備えた
ウェハを載置するウェハ保持基体部と、 前記ウェハを係止するために前記ウェハ保持基体部に取
り付けられた高融点金属または、アルミニウムからなる
保持枠部とを有することを特徴とする半導体製造装置。
(1) A chamber, an electrode of one polarity provided in the chamber, and a wafer holding base portion on which a wafer is placed, which is paired with the electrode of one polarity and has an electrode function of another polarity. . A semiconductor manufacturing apparatus comprising: a holding frame made of a high melting point metal or aluminum attached to the wafer holding base for locking the wafer.
(2)請求項1の高融点金属がチタンまたはジルコニウ
ムであることを特徴とする半導体製造装置。
(2) A semiconductor manufacturing apparatus characterized in that the high melting point metal according to claim 1 is titanium or zirconium.
JP11311589A 1989-05-02 1989-05-02 Semiconductor manufacturing device Pending JPH02292822A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11311589A JPH02292822A (en) 1989-05-02 1989-05-02 Semiconductor manufacturing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11311589A JPH02292822A (en) 1989-05-02 1989-05-02 Semiconductor manufacturing device

Publications (1)

Publication Number Publication Date
JPH02292822A true JPH02292822A (en) 1990-12-04

Family

ID=14603892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11311589A Pending JPH02292822A (en) 1989-05-02 1989-05-02 Semiconductor manufacturing device

Country Status (1)

Country Link
JP (1) JPH02292822A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021024638A1 (en) * 2019-08-08 2021-02-11

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021024638A1 (en) * 2019-08-08 2021-02-11

Similar Documents

Publication Publication Date Title
JP3296292B2 (en) Etching method, cleaning method, and plasma processing apparatus
JPS59126778A (en) Method and device for plasma etching
JPH088243B2 (en) Surface cleaning device and method thereof
JPH10321604A (en) Plasma treatment device
JPH02292822A (en) Semiconductor manufacturing device
JP2000036486A (en) Plasma processing device and method therefor
JP3578739B2 (en) Plasma equipment
KR920007103A (en) Plasma Taper Etching Method
JPH07106307A (en) Plasma treatment equipment and plasma treatment method
JPH11121435A (en) Method and apparatus for processing substrate
JPH09186088A (en) Method and apparatus for manufacturing semiconductor
JP3211391B2 (en) Dry etching method
JPH04316325A (en) Plasma processing system
JP4902054B2 (en) Sputtering equipment
JP2548164B2 (en) Dry etching method
JPS63116428A (en) Dry etching method
JPH01253238A (en) Plasma processor
JPH0737971A (en) Wafer chuck
JPH04259218A (en) Surface treating method of wiring board
JP2001158979A (en) Plasma cleaning device
JP2885150B2 (en) Dry cleaning method for dry etching equipment
JPH05291378A (en) Substrate transfer member
JPH09306882A (en) Particle on substrate removing device and method
JPH0722400A (en) Manufacturing equipment of semiconductor device
JPH0688257A (en) Plasma treating device