JPH02289098A - プログラム出来る電界論理及びアナログ集積デバイス - Google Patents

プログラム出来る電界論理及びアナログ集積デバイス

Info

Publication number
JPH02289098A
JPH02289098A JP2015970A JP1597090A JPH02289098A JP H02289098 A JPH02289098 A JP H02289098A JP 2015970 A JP2015970 A JP 2015970A JP 1597090 A JP1597090 A JP 1597090A JP H02289098 A JPH02289098 A JP H02289098A
Authority
JP
Japan
Prior art keywords
analog
input
logic
output
state machine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015970A
Other languages
English (en)
Inventor
Antonio Chiriatti
アントニオ　キリアーティ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SRL filed Critical SGS Thomson Microelectronics SRL
Publication of JPH02289098A publication Critical patent/JPH02289098A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/045—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using logic state machines, consisting only of a memory or a programmable logic device containing the logic for the controlled machine and in which the state of its outputs is dependent on the state of its inputs or part of its own output states, e.g. binary decision controllers, finite state controllers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Analogue/Digital Conversion (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microcomputers (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、一般にプログラム出来る電界論理及び集積デ
バイスに関し、より詳細にはステートマシーンと相互作
用を行うデジタル−アナログコンバータ（ＤＡＣ）及び
アナログ回路を駆動出来る酸ステートマシーンを実質的
に構成するためのプログラム出来る集積論理回路に関す
る。
（従来技術とその問題点） ＥＰＲＯＭ又はＥＥＰＲＯＭセルアレイの使用に基づく
プログラム可能なく及び消去可能な）論理デバイス（Ｐ
　Ｌ　Ｄ）が知られ、かつ単一のチップ上に多数の論理
機能を形成するために広く使用され、該論理機能はさも
なければ通常プログラム出来ない多数の論理デバイスを
必要とする「分散された論理回路」により一般に形成さ
れる。ＰＬＤはいわゆる「ステートマシーン」を形成す
るための有力な道具である。一方これらはシーケンシャ
ル・デジタル・システムを構成し、必要な論理回路の全
数を減少するための信転出来る一般的な目的のビルディ
ングブロックでもある。特にステートマシーンは例えば
複雑なインターフェイスシステム中の広い範囲のコント
ロール機能の有効な解決法を提供する。
しかし依然として「マイクロプロセッサ」が必要な選択
であるようなデジタル技術用の適用の分野がある。例え
ばこれは、アナログシグナルが、必要な場合にデジタル
／アナログコンバータ（ＤＡＣ）によりアナログシグナ
ルに変換して戻されることの出来るデジタルシグナルを
生成するためにマイクロプロセッサにより読み出されか
つプロセシングされることのあるデジタルシグナルへア
ナログ／デジタルコンバータ（ＡＤＣ）により変換され
なければならない、アナログ機能又はデバイス用のコン
トロール及び／又は調整システムの場合である。多数の
用途を有するこの構成は、強力で効果的であるとしても
、マイクロプロセッサシステムを通るシグナルの流れが
どのような場合にも実質的に単一方向性であるという事
実により決定されるその「厳格性」のため、本質的に不
経済テする。マイクロプロセッサはそれを特徴付ける融
通性のために、限定された数の標準動作を行うことが出
来る。更にマイクロプロセッサコントロールシステムの
この「厳格性」は、全コントロールシステムの目的のた
めにしばしば無視出来ないプロセシング時間を有するこ
とがある。更に、多くの場合このマイクロプロセッサの
ような強力な道具の使用は、行われるべきコントロール
動作のタイプのために完全には不当化されないものと思
われ、かつこの点に関して、このような比較的簡単なコ
ントロール又は調整システムのために探されている極度
に少数のビットを有するマイクロプロセッサの強い要請
があることが示されている。
（発明の目的及び概要） 本発明の目的は、−殻内な目的に利用出来、プログラム
の後に、アナログタイプ及びデジタルタイプの両シグナ
ルを受けかつ伝えることが出来るようにすることにより
、自律的に所望のコントロール又は「インテリジェント
」インターフェイス及び／又は調節機能を行うことの出
来るプログラム出来る電界論理及びアナログ集積デバイ
スを提供することである。
最も本質的な態様において、本発明のデバイスは、個々
のアドレス出来かつプログラム出来るメモリセルのアレ
イにより形成されるプログラム出来るＡＮＤレベル、該
プログラム出来るＡＮＤレベルからカスケードしている
ＯＲレベル（配線され又はプログラム可能である）及び
ステートマシ−ンを形成するために必要な複数のレジス
タ及び／又はランチを含んで成る一般的なＰＬＤのもの
に類似する構造を有することの出来るプログラム出来る
前記ステートマシーンにより駆動されるデジタル／アナ
ログコンバータ（ＤＡＣ）を含んで成っている。デジタ
ル／アナログコンバータ−タ（ＤＡＣ）の出力は、ステ
ートマシーン及び使用可能に出来る出カバ□ソファによ
り駆動される集積スイッチにより、集積デバイスのアナ
ログ出力ピンを通して外部から利用するようにすること
が出来る。
前記デバイスは更に、ステートマシーンにより駆動され
る集積アナログスイッチにより、ＤＡＣの出力又は第１
のアナログ入力ピンのいずれか、及びデバイスの第２の
アナログ入力ピンにそれぞれ接続されることの出来るそ
れぞれ２個の入力を有するコンパレータ回路（例えばゼ
ロクロ・ノシンク゛検出器）を含んで成り、前記コント
ロ−ルにより生成する出力シグナルはステートマシーン
の入カニ供給される。ステートマシーンは当業者に番ま
明らかなように、ある数のつまりプログラム出来るＡＮ
Ｄレベル（ＡＮＤアレイ）のそれぞれの入力に実質的に
接続されたデバイスのそれぞれのピンからのバッファさ
れた入力経路の数の専用出力及び入力、及びＯＲレベル
からデバイスのそれぞれのピンへのバッファされたある
数の出力経路及び／又は入力選択ブロック及びそれに続
くレジスタのブロック及び出力選択ブロックにより一般
的に形成されるそれぞれの入力／出力（Ｉ　１０）回路
により駆動されるある数の双方向入力／出力（Ｉｌｏ）
ピンを有することが出来る。
本発明のプログラム出来る混合論理及びアナログデバイ
スは、あるステートマシーンを形成するためのＰＬＤの
プログラム性ポテンシャルを、同じプログラム出来るス
テートマシーンにより駆動されるＤＡＣ及び８亥ステー
トマシーンによりコントロールされるコンパレータによ
りデバイスの１以上のアナログ出力ピン及び１以上のア
ナログ入力ピンを通して直接真の言葉と相互作用する可
能性と結合するものである。当業者には容易に認識でき
るように、本発明の混合デジタル−アナログ集積デバイ
スは、従来のデバイスでは知られず、又該デバイスに、
例えば特異な電圧−時間変換則を通してバイポーラ回路
を駆動するため及びマイクロプロセッサ等で「インテリ
ジェント」なインターフェイスを行うために、特異な変
換則又はアナログフィードバックを使用する比較的簡単
なデジタルコントロールシステム（例えば温度センサに
より与えられるシグナルの関数として加熱抵抗のスイッ
チングオン及びオフを使用する温度コントロールシステ
ム）を有するコンバータを形成するためのような、多数
の適用を有用にする顕著な多様性を与える集積回路内の
プログラム性及びアナログ回路及びスイッチの存在から
誘導される顕著な適応性を有する。
（図面の簡単な説明） 第１図は本発明に係わるプログラム可能な電界論理及び
アナログ集積デバイスの好ましい態様を示す機能ダイア
グラムであり、 第２図は、第１図の集積デバイスのプログラム可能な論
理セクションの構成のより詳細な機能ダイアグラムであ
る。
（好ましい態様の説明） 第１図において、本発明のデバイスは、論理セクション
とアナログセクションを含んでいる。該論理セクション
は、その複数の論理入力に加えられる論理シグナルの関
数としである論理プロセシングを行うことが出来、その
多数の論理出力を通して出力論理シグナルを送ることが
出来、更にアナログ出力シグナルを発生させるためにデ
ジタル／アナログコンバータ（ＤＡＣ）を駆動出来るス
テートマシーンとして機能し易いプログラム出来る論理
回路３を含んで成っている。本実施例のデバイスのアナ
ログセクションは、少なくともコンパレータ（例えばゼ
ロクロシング検出器）２を含んで成り、好ましくは図示
の通り複数の集積アナログスイッチＳ１、Ｓ２、Ｓ３及
びＳ４だけでなく少なくとも１個のアナログ出力バッフ
ァ１を含んでいる。これらのアナログスイッチはプログ
ラム出来るステートマシーンによっても駆動し、アナロ
グシ々゛ナルの経路を選択することを許容する。
っまりＳ１スイツチはＤＡＣにより出力アナログシグナ
ル１　（これも好ましくは同じステートマシーンにより
使用可能にされる）を通して送られるアナログシグナル
の出力及びアナログ出力ピンＯＵＴを使用可能にし、ス
イッチＳ２及びＳ３はＤＡＣにより生成する同じアナロ
グシグナル及び／又はアナログ入力ピンＩＮＩに加えら
れる外部アナログシグナルをコンパレータ回路２の第１
の入力に供給することを可能にし、スイッチＳ４は第２
のアナログ入力ピンｒＮ２に加えられる第２の外部アナ
ログシグナルをコンパレータ回路２の第２の入力に供給
することを許容する。
該コンパレータ回路２の出力シグナルは直接プログラム
可能なステートマシーンの入力の１個に供給される。
従って本実施例の集積された混合デバイスは、複数の論
理入力、複数の論理出力及び複数のアナログ入力を有し
、更にそれは好ましくはく図示の実施例に示す通り）少
なくとも１個のアナログ出力ピンが装着されている。当
業者には明白であるように、集積デバイスからのアナロ
グシグナルの出力のためのピンも、全てが集積デバイス
の同じステートマシーンにより駆動される、使用可能／
使用不能手段及び集積された「バイパス」アナログスイ
ッチを、これらのピンのそれぞれの出力アナログバッフ
ァに装着することにより、双方向入力／出力（Ｉｌｏ）
アナログピンとして（双方向論理入力／出力ピンと同じ
方法で）容易に形成することが出来る。この方法により
集積デバイスの単一のフィジカルピンはアナログ出力又
はアナログ出力ピンのいずれかとして機能することが出
来る。前記コンパレータ回路２により、集積回路のアナ
ログセクションはプログラム出来るステートマシーンに
直接作用する。
種々のブロック間の相互作用を更に明瞭にするために、
加熱抵抗をスイッチオン及びオフにすることにより、あ
るエンクロージャの温度を一定に維持するためのシステ
ムを参照する本発明の実施例の簡単な適用を例とする。
該加熱抵抗は、温度がある低い内部値より高いか低いか
に従って電気的にコントロールされる２個のスイッチに
より２個の別個のサプライ電圧、つまり設定された所定
電圧に近い値に迅速に近付く高い電圧サプライと、設定
された温度に達しかつ維持する低い電圧サプライを利用
しながら、都合良く電力が与えられる。
このような比較的−船釣な用途について、本発明実施例
のプログラム出来る集積回路は、次の動作を行うことの
出来るステートマシーンを形成するために容易にプログ
ラムされることが出来る。
（ａ）ＤＡＣの入力レジスタ中に、所望の温度よりかな
り低い温度のあるインターバルを限定するデジタルデー
タを加える。
（ｂ）　　スイッチＳ３を開いたままスイッチＳ２を閉
じてコンパレータ２のそれぞれの入力のキャパシタンス
をサンプリング操作に十分な時間だけ所望のレベルに加
える。
（Ｃ１十分なサンプリング時間の間スイッチＳ４を閉じ
、コンパレータ２の他の入力のキャパシタンスを、温度
センサから来て集積デバイスのピン■Ｎ２に供給される
アナログシグナルに対応するレベルに加える。
（ｄ）　　対応出力ピンを通して加熱抵抗の高電圧サブ
ライスインチを閉じ、温度が前記温度インターバルにあ
る場合又はその逆の場合にはステップｆａｌからの順序
で繰り返し、温度が前記温度インターバルから外れる場
合は次の代替ステップ順で行う。
ａｌ）所望温度に対応するデジタルデータをＤＡＣの入
力レジスタにチャージする。
ｂ’）スイッチＳ３を開いたままスイッチＳ２を閉じ、
コンパレータ２のそれぞれの入力のキャパシタンスを十
分なサプライ時間、所望レベルに加える。
ｃｌ）十分なサンプリング時間、スイッチＳ４を閉じ、
コンパレータ２の他の入力のキャパシタンスを、温度セ
ンサから来て集積デバイスのピン１Ｎ２に供給されるア
ナログシグナルに対応するレベルに加える。
ｄ’）温度が所望値より低い場合に、対応する出力ピン
を通して加熱抵抗の低電圧サブライスインチを閉じそし
て再度ステップ（ａ）からを再スタートさせ又はその逆
を行い、温度が所望値と等しいかそれより高い場合はサ
ブライスインチは閉じることがなく、ステートマシーン
はスイッチ（ａ）からスタートする前記順序を繰り返す
。
勿論各クロックパルスにおいて、ステートマシーンはあ
る状態から引き続く状態にステップを進行させて、これ
により所望のコントロール機能が行われる。
一般に上述のもののような比較的簡単な適用だけでなく
、プログラム出来るステートマシーンの通常莫大なプロ
セシング能力は、使用出来る論理入力及び出力を利用す
ることにより、コンパレータ２の出力の対応する状態に
依存しあるいはしないで他の論理機能を行うことにより
、多数の他のジューティを行うために開発されることが
出来る。
上述の簡単な例で行われたコントロールは、コントロー
ルの個別的なタイプであるが、アナログコントロール駆
動シグナルを発生するためにＤＡＣのアナログ出力ピン
（ＯＵＴ）を使用することも可能である。この場合、デ
バイスとコントロールされた加熱抵抗の間に、アナログ
タイプのパワーインターフェイスが必要なことは明らか
である。
第２図に概略的に示すように、本発明実施例のプログラ
ム出来る集積デバイスの論理セクション特に真のプログ
ラム出来るステートマシーンを構成するためにより適切
に使用出来るセクションは、プログラム出来る論理デバ
イス（Ｐ　Ｌ、　Ｄ）の典型的な構造を好ましくは有し
ている。プログラム出来るセルのアレイ５　　（ＥＰＲ
ＯＭ又はＦＬＡＳＨ又はＥＥＰＲＯＭ）、は、図面中に
示されたＡＮＤレベルの出力、のそれぞれの上に描かれ
た論理ＡＮＤゲートとして認識出来る、符号によりその
論理機能が示されているプログラム出来るｒＡＮＤレベ
ル」を構成する。図示の例では、プログラム出来るＡＮ
Ｄレベルの４個の出力又は積の項は、本発明実施例の集
積デバイスアナログセクションの４個の集積されたアナ
ログスイッチＳ１、Ｓ２、Ｓ３及びＳ４を駆動する（太
いラインとのワイア接続を示すことにより第２図から明
らかになる）。
プログラム出来るＡＮＤレベルからカスケードした多数
の一般的なＰＬＤデバイスの典型的なものとして、固定
され又は配線されたＦＯＲレベル」６があり、その論理
機能が、デジタル／アナログコンバータＤＡＣのそれぞ
れの入力レジスタに供給される共通のクロックシグナル
及びデジタルシグナル又はビット用のＡＮＤレベルの２
個の典型的な出力シグナルとの関係で論理ＯＲゲートの
機能に対応する論理記号により、概略的に示されている
。該ｏＡｃコンバータは実際に一連の入力レジスタ（フ
リップフロップ）を通してプログラム出来るステートマ
シーンにより駆動され、そのレジスタの１個（Ｒ１）が
ブロック７中に示されている。予備設定された変換参照
電圧Ｖ　ｒａｔは選択的にＤＡＣコンバータに供給され
る。
ステートマシーンからの及びステートマシーンへの入力
及び出力論理データの管理（つまりデバイスのプログラ
ム出来るＰＬＤの選択）は、好適にバッファされた複数
の入力及び出力ピン、及び／又は出力論理シグナルを送
るために使用可能に出来る出力バッファ８がそれぞれに
装着された複数の双方向入力／出力（Ｉｌｏ）ピンによ
り行われる。特に双方向Ｉ１０ピンは、第２図にブロッ
ク９で一般的に示された同数の入力／出力回路により管
理される。同数の双方向Ｉ１０ピンに向かうＡＮＤレベ
ルの出力論理シグナルは、第２図でブロック１０により
一般的に示されたフリップフロップレジスタ又はラッチ
により、それぞれの入力／出力回路に必然的に供給され
る。各入力／出力回路は一般に、入力選択ブロック、続
くレジスタのブロックそして最後の出力選択ブロックに
より形成され、これらの機能は選択されることが出来る
（つまりＡＮＤレベルを形成するセルアレイとしてプロ
グラム出来る）。これらの１１０回路あるいはブロック
は文献中に十分に説明され、かつ当業者に周知であるの
で、その繰り返しの説明は不要であろう、これらのプロ
グラム出来る１１０ブロツクは、ＰＬＤ選択のプログラ
ム出来る手段を開発出来る可能性を非常に大きくするこ
とは注目されるべきである。Ｉ１０フ゛ロックは、プロ
グラム出来るセルアレイから来てそしてセルアレイへ向
かうシグナルの「フィードバック」経路を容易に形成す
ることを許容する付加的な「静的」プログラム出来る手
段である。
更に該システムはクロックシグナル発生器１１及び好ま
しくはプログラム出来るデバイダ回路１２が装着されて
いる。
プログラム出来るデバイダ１２用及びＤＡＣコンバータ
の入力レジスタ用だけでなく種々のＩ１０ブロック用の
必要な選択シグナルは、プログラム出来る静的選択回路
１３により形成される。実際にはこの回路は、それぞれ
が回路中に存在するＥＰＲＯＭ又はＦＬＡＳＨ又はＥＥ
ＰＲＯＭセルの状態の関数である一方又は他方の２種類
の異なった静的動作条件を取ることが出来る複数の同一
回路により形成される。
本出願人により１９８８年１０月６日に出願されたイタ
リア特許出願第２２２１９　Ａ／８８号（１９８９年９
月２５日出願の米国特許出願第４１１６６１号に対応）
は、セルのうちの１個が導電性で他が非導電性である１
対の直列接続されたプログラム出来るセルを使用するこ
のような静的な選択回路の特に有利なタイプを説明して
いる。このような静的な選択回路の説明は、前記先行す
る特許出側の明確な引用によりここに組み入れられる。
当業者には明らかなように、本発明のプログラム出来る
混合論理及びアナログデバイスは、２以上のＤＡＣ及び
／又は２以上のコンパレータ（ゼロクロッシング検出器
）を装着させるという意味において、「複製」すること
も出来、ここではそれらのそれぞれは、デバイスの集積
されたプログラム出来る論理セクションにより好適にス
イッチされる別個のアナログ入力ピンから来るアナログ
シグナルを受けることが出来る。集積デバイスのプログ
ラム出来る論理セクションは、第２図に示した例を参照
しながら上記の通り説明したもののような通常構造のＰ
ＬＤとは実質的に異なった構造を有していてもよい。例
えば集積デバイスのプログラム出来る論理セクションは
、これもプログラム出来るＯＲレベルを形成するプログ
ラム出来るセルの第２のアレイを含んでいてもよく、あ
るいはこの第２のアレイは多レベル論理（入力へフィー
ドバックされる積の項の出力）として使用することが出
来る。
【図面の簡単な説明】
第１図は本発明に係わるプログラム可能な電界論理及び
アナログ集積デバイスの好ましいＢｍを示す機能ダイア
グラム、第２図は、第１図の集積デバイスのプログラム
可能な論理セクションの構成のより詳細な機能ダイアグ
ラムである。 特許出願人　工フセヂエッセートムソンマイクロエレク
トロニクス

Claims (2)

    【特許請求の範囲】
  1. （１）デバイスの専用論理入力ピン及び／又は双方向論
    理入力／出力ピンを通してアクセスされる複数の論理入
    力を有し、かつ内部的に発生した論理シグナルを受ける
    ことの出来る少なくとも１個の入力を有し、かつ前記論
    理入力に供給される論理シグナルの関数として出力論理
    シグナルを発生するために論理プロセシングを行うこと
    の出来るステートマシーンとしてプログラムすることに
    より形成されることの出来るプログラム出来る論理回路
    と、 前記プログラム出来るステートマシーンにより発生され
    、コンバータの複数の入力レジスタにより記憶され、か
    つ前記駆動論理シグナルの関数としてその出力にアナロ
    グシグナルを生成出来る出力論理シグナルにより駆動さ
    れる少なくとも１個の前記デジタル−アナログコンバー
    タと、 第１の入力、第２の入力及び出力を有し、該第１の入力
    が、前記ステートマシーンにより駆動される第１のそし
    て少なくとも第２の集積アナログスイッチにより、前記
    デジタル−アナログコンバータの出力に、又は少なくと
    も集積デバイスの第１のアナログ入力ピンに接続可能で
    あり、前記第２の入力が、前記ステートマシーンにより
    駆動される少なくとも第３の集積アナログスイッチによ
    って集積デバイスの少なくとも第２のアナログ入力ピン
    に接続可能である少なくとも１個のコンパレータとを含
    んで成り、 該コンパレータの出力が該コンパレータにより内部的に
    発生する前記論理シグナルを受けることの出来る前記ス
    テートマシーンの前記入力に接続され、 かつ前記コンパレータが、前記ステートマシーンにより
    駆動される前記集積スイッチにより前記２個の入力にそ
    れぞれ供給される２個のアナログシグナルの比較の結果
    の関数として出力論理シグナルを発生することが出来る
    、 プログラム出来る論理及びアナログ集積デバイス。
  2. （２）前記コンバータにより発生する前記アナログシグ
    ナルを集積デバイスのアナログ出力ピンに伝えるために
    、前記デジタル−アナログコンバータの出力を、前記ス
    テートマシーンによりコントロールされる使用可能／使
    用不能手段を有するアナログ出力バッファの入力へ接続
    出来る、前記ステートマシーンにより駆動される少なく
    とも１個の第４の集積アナログスイッチを更に含む請求
    項１に記載のデバイス。
JP2015970A 1989-01-25 1990-01-25 プログラム出来る電界論理及びアナログ集積デバイス Pending JPH02289098A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT8983604A IT1235679B (it) 1989-01-25 1989-01-25 Dispositivo programmabile integrato di tipo misto, logico ed analogico.
IT83604A/89 1989-01-25

Publications (1)

Publication Number Publication Date
JPH02289098A true JPH02289098A (ja) 1990-11-29

Family

ID=11323007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015970A Pending JPH02289098A (ja) 1989-01-25 1990-01-25 プログラム出来る電界論理及びアナログ集積デバイス

Country Status (4)

Country Link
EP (1) EP0380456B1 (ja)
JP (1) JPH02289098A (ja)
DE (1) DE69027227T2 (ja)
IT (1) IT1235679B (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59107764D1 (de) * 1991-02-22 1996-06-05 Siemens Ag Speicherprogrammierbare Steuerung
DE69319910T2 (de) * 1993-10-29 1998-12-10 Sgs-Thomson Microelectronics S.R.L., Agrate Brianza, Mailand/Milano Eingangs-/Ausgangsschnittstellenschaltung für analoge und digitale Signale
US5754823A (en) * 1995-02-23 1998-05-19 Datalogic, Inc. Configurable I/O system using logic state arrays
CA2233800A1 (en) * 1997-06-27 1998-12-27 Rolf L. Strand Fail-safe option select sensing method
US8620980B1 (en) 2005-09-27 2013-12-31 Altera Corporation Programmable device with specialized multiplier blocks
US8301681B1 (en) 2006-02-09 2012-10-30 Altera Corporation Specialized processing block for programmable logic device
US8041759B1 (en) 2006-02-09 2011-10-18 Altera Corporation Specialized processing block for programmable logic device
US8266199B2 (en) 2006-02-09 2012-09-11 Altera Corporation Specialized processing block for programmable logic device
US8266198B2 (en) 2006-02-09 2012-09-11 Altera Corporation Specialized processing block for programmable logic device
US7836117B1 (en) 2006-04-07 2010-11-16 Altera Corporation Specialized processing block for programmable logic device
US7822799B1 (en) 2006-06-26 2010-10-26 Altera Corporation Adder-rounder circuitry for specialized processing block in programmable logic device
US8386550B1 (en) 2006-09-20 2013-02-26 Altera Corporation Method for configuring a finite impulse response filter in a programmable logic device
US8386553B1 (en) 2006-12-05 2013-02-26 Altera Corporation Large multiplier for programmable logic device
US7930336B2 (en) 2006-12-05 2011-04-19 Altera Corporation Large multiplier for programmable logic device
US7814137B1 (en) 2007-01-09 2010-10-12 Altera Corporation Combined interpolation and decimation filter for programmable logic device
US7865541B1 (en) 2007-01-22 2011-01-04 Altera Corporation Configuring floating point operations in a programmable logic device
US8650231B1 (en) 2007-01-22 2014-02-11 Altera Corporation Configuring floating point operations in a programmable device
US8645450B1 (en) 2007-03-02 2014-02-04 Altera Corporation Multiplier-accumulator circuitry and methods
US7949699B1 (en) 2007-08-30 2011-05-24 Altera Corporation Implementation of decimation filter in integrated circuit device using ram-based data storage
US8959137B1 (en) 2008-02-20 2015-02-17 Altera Corporation Implementing large multipliers in a programmable integrated circuit device
US8244789B1 (en) 2008-03-14 2012-08-14 Altera Corporation Normalization of floating point operations in a programmable integrated circuit device
US8626815B1 (en) 2008-07-14 2014-01-07 Altera Corporation Configuring a programmable integrated circuit device to perform matrix multiplication
US8255448B1 (en) 2008-10-02 2012-08-28 Altera Corporation Implementing division in a programmable integrated circuit device
US8307023B1 (en) 2008-10-10 2012-11-06 Altera Corporation DSP block for implementing large multiplier on a programmable integrated circuit device
TWI368389B (en) * 2009-01-21 2012-07-11 Padauk Technology Co Ltd Controller for 3-phase brushless dc motor and multiple-mcu chip for controlling 3-phase brushless dc motor
US8805916B2 (en) 2009-03-03 2014-08-12 Altera Corporation Digital signal processing circuitry with redundancy and bidirectional data paths
US8645449B1 (en) 2009-03-03 2014-02-04 Altera Corporation Combined floating point adder and subtractor
US8468192B1 (en) 2009-03-03 2013-06-18 Altera Corporation Implementing multipliers in a programmable integrated circuit device
US8549055B2 (en) 2009-03-03 2013-10-01 Altera Corporation Modular digital signal processing circuitry with optionally usable, dedicated connections between modules of the circuitry
US8706790B1 (en) 2009-03-03 2014-04-22 Altera Corporation Implementing mixed-precision floating-point operations in a programmable integrated circuit device
US8886696B1 (en) 2009-03-03 2014-11-11 Altera Corporation Digital signal processing circuitry with redundancy and ability to support larger multipliers
US8650236B1 (en) 2009-08-04 2014-02-11 Altera Corporation High-rate interpolation or decimation filter in integrated circuit device
US8412756B1 (en) 2009-09-11 2013-04-02 Altera Corporation Multi-operand floating point operations in a programmable integrated circuit device
US8396914B1 (en) 2009-09-11 2013-03-12 Altera Corporation Matrix decomposition in an integrated circuit device
US7948267B1 (en) 2010-02-09 2011-05-24 Altera Corporation Efficient rounding circuits and methods in configurable integrated circuit devices
US8539016B1 (en) 2010-02-09 2013-09-17 Altera Corporation QR decomposition in an integrated circuit device
US8601044B2 (en) 2010-03-02 2013-12-03 Altera Corporation Discrete Fourier Transform in an integrated circuit device
US8458243B1 (en) 2010-03-03 2013-06-04 Altera Corporation Digital signal processing circuit blocks with support for systolic finite-impulse-response digital filtering
US8484265B1 (en) 2010-03-04 2013-07-09 Altera Corporation Angular range reduction in an integrated circuit device
US8510354B1 (en) 2010-03-12 2013-08-13 Altera Corporation Calculation of trigonometric functions in an integrated circuit device
US8539014B2 (en) 2010-03-25 2013-09-17 Altera Corporation Solving linear matrices in an integrated circuit device
US8862650B2 (en) 2010-06-25 2014-10-14 Altera Corporation Calculation of trigonometric functions in an integrated circuit device
US8589463B2 (en) 2010-06-25 2013-11-19 Altera Corporation Calculation of trigonometric functions in an integrated circuit device
US8577951B1 (en) 2010-08-19 2013-11-05 Altera Corporation Matrix operations in an integrated circuit device
US8645451B2 (en) 2011-03-10 2014-02-04 Altera Corporation Double-clocked specialized processing block in an integrated circuit device
US9600278B1 (en) 2011-05-09 2017-03-21 Altera Corporation Programmable device using fixed and configurable logic to implement recursive trees
US8812576B1 (en) 2011-09-12 2014-08-19 Altera Corporation QR decomposition in an integrated circuit device
US9053045B1 (en) 2011-09-16 2015-06-09 Altera Corporation Computing floating-point polynomials in an integrated circuit device
US8949298B1 (en) 2011-09-16 2015-02-03 Altera Corporation Computing floating-point polynomials in an integrated circuit device
US8762443B1 (en) 2011-11-15 2014-06-24 Altera Corporation Matrix operations in an integrated circuit device
US8543634B1 (en) 2012-03-30 2013-09-24 Altera Corporation Specialized processing block for programmable integrated circuit device
US9098332B1 (en) 2012-06-01 2015-08-04 Altera Corporation Specialized processing block with fixed- and floating-point structures
US8996600B1 (en) 2012-08-03 2015-03-31 Altera Corporation Specialized processing block for implementing floating-point multiplier with subnormal operation support
US9207909B1 (en) 2012-11-26 2015-12-08 Altera Corporation Polynomial calculations optimized for programmable integrated circuit device structures
US9189200B1 (en) 2013-03-14 2015-11-17 Altera Corporation Multiple-precision processing block in a programmable integrated circuit device
US9348795B1 (en) 2013-07-03 2016-05-24 Altera Corporation Programmable device using fixed and configurable logic to implement floating-point rounding
US9379687B1 (en) 2014-01-14 2016-06-28 Altera Corporation Pipelined systolic finite impulse response filter
US9684488B2 (en) 2015-03-26 2017-06-20 Altera Corporation Combined adder and pre-adder for high-radix multiplier circuit
US10942706B2 (en) 2017-05-05 2021-03-09 Intel Corporation Implementation of floating-point trigonometric functions in an integrated circuit device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4401974A (en) * 1979-02-12 1983-08-30 Motorola, Inc. Digital sample and hold circuit
DE3025358A1 (de) * 1980-07-04 1982-01-21 Deutsche Itt Industries Gmbh, 7800 Freiburg Regelsystem zum einstellen einer physikalischen groesse
US4499549A (en) * 1982-06-25 1985-02-12 Automation Systems, Inc. Digital computer having analog signal circuitry
US4602241A (en) * 1985-06-28 1986-07-22 Rca Corporation Input current saving apparatus for flash A/D converter

Also Published As

Publication number Publication date
EP0380456B1 (en) 1996-06-05
DE69027227T2 (de) 1997-02-06
DE69027227D1 (de) 1996-07-11
EP0380456A2 (en) 1990-08-01
IT1235679B (it) 1992-09-21
EP0380456A3 (en) 1992-10-14
IT8983604A0 (it) 1989-01-25

Similar Documents

Publication Publication Date Title
JPH02289098A (ja) プログラム出来る電界論理及びアナログ集積デバイス
KR100187299B1 (ko) 프로그램이 가능한 논리장치를 위한 입력 열 구동기
US4034356A (en) Reconfigurable logic array
EP0253530B1 (en) Dynamically reconfigurable array logic
EP0490511B1 (en) Nonvolatile serially programmable devices
JP3247196B2 (ja) セル状のプログラマブル論理集積回路をプログラミングするための方法及び装置
US5357152A (en) Logic system of logic networks with programmable selected functions and programmable operational controls
US5329179A (en) Arrangement for parallel programming of in-system programmable IC logical devices
US5023606A (en) Programmable logic device with ganged output pins
US5081375A (en) Method for operating a multiple page programmable logic device
KR100235812B1 (ko) 시프트 레지스터 및 프로그래머블 논리회로 및 프로그래머블 논리회로시스템
US5760602A (en) Time multiplexing a plurality of configuration settings of a programmable switch element in a FPGA
US5838167A (en) Method and structure for loading data into several IC devices
US4963768A (en) Flexible, programmable cell array interconnected by a programmable switch matrix
US6198304B1 (en) Programmable logic device
KR0130760B1 (ko) 반도체 집적회로
EP0476159B1 (en) Programmable neural logic device
US4772811A (en) Programmable logic device
US5805931A (en) Programmable bandwidth I/O port and a communication interface using the same port having a plurality of serial access memories capable of being configured for a variety of protocols
EP0379071A2 (en) Multiple page programmable logic architecture
US5349670A (en) Integrated circuit programmable sequencing element apparatus
KR890017881A (ko) 프로그램어블 로직장치
JP2590110B2 (ja) 書込み可能な論理アレーと同論理アレーをプログラムする方法
US4914614A (en) Multivalued ALU
US4952934A (en) Field programmable logic and analogic integrated circuit