JPH02288218A - Alignment of semiconductor wafer - Google Patents
Alignment of semiconductor waferInfo
- Publication number
- JPH02288218A JPH02288218A JP1107341A JP10734189A JPH02288218A JP H02288218 A JPH02288218 A JP H02288218A JP 1107341 A JP1107341 A JP 1107341A JP 10734189 A JP10734189 A JP 10734189A JP H02288218 A JPH02288218 A JP H02288218A
- Authority
- JP
- Japan
- Prior art keywords
- reticle
- wafer
- alignment mark
- semiconductor wafer
- wafer alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 85
- 238000010586 diagram Methods 0.000 description 14
- 239000013307 optical fiber Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
半導体装置を製造する際の投影縮小露光を行うのに好適
な半導体ウェハ・アライメント方法に関し、
ウェハ・アライメント・マークのパターンに簡単な改変
を加え、半導体ウェハとレチクルとの高精度の重ね合わ
せを可能にすることを目的とし、長方形のレチクル・ウ
ィンドウをもつレチクル及びそのレチクル・ウィンドウ
の長手方向に対応させドツトを階段状にずらせて配置し
たパターンをもつウェハ・アライメント・マークが形成
された半導体ウェハを対向させ、該レチクル・ウィンド
ウを介して該ウェハ・アライメント・マークに光を照射
しつつ前記半導体ウェハ或いは該先の何れか一方を該レ
チクル・ウィンドウ及びウェハ・アライメント・マーク
の長手方向に直交する方向に移動して該半導体ウェハと
レチクルとのアライメントを行うよう構成する。[Detailed Description of the Invention] [Summary] Regarding a semiconductor wafer alignment method suitable for performing projection reduction exposure when manufacturing semiconductor devices, a simple modification is made to the pattern of the wafer alignment mark, and the semiconductor wafer and The purpose is to enable high-precision overlay with a reticle, and we use a reticle with a rectangular reticle window and a wafer with a pattern in which dots are staggered in correspondence with the longitudinal direction of the reticle window. The semiconductor wafers on which alignment marks are formed are placed facing each other, and the semiconductor wafer or one of the semiconductor wafers is placed between the reticle window and the wafer while irradiating the wafer alignment marks with light through the reticle window. The semiconductor wafer and the reticle are aligned by moving in a direction perpendicular to the longitudinal direction of the alignment mark.
本発明は、半導体装置を製造する際の投影縮小露光を行
うのに好適な半導体ウェハ・アライメント方法に関する
。The present invention relates to a semiconductor wafer alignment method suitable for performing projection reduction exposure when manufacturing semiconductor devices.
半導体装置に於けるパターンの微細化に伴い、フォト・
リソグラフィの分野に於ける重ね合わせの精度を向上さ
せたい旨の要求が強まっている。With the miniaturization of patterns in semiconductor devices, photo
There is an increasing demand for improving overlay accuracy in the field of lithography.
前記要求に応える為、半導体ウェハ表面に形成されたマ
ーク(パターン)にレチクルを介して光を照射し、その
マークに於けるエツジからの反射光である散乱光をディ
テクタで検出し、その検出信号を処理して半導体ウェハ
とレチクルとの自動重ね合わせを行う技術が実現されて
いる。In order to meet the above requirements, a mark (pattern) formed on the surface of a semiconductor wafer is irradiated with light through a reticle, and a detector detects the scattered light that is reflected from the edges of the mark, and the detection signal is Technology has been realized for automatically overlaying semiconductor wafers and reticles by processing them.
その場合、前記マーク、即ち、ウェハ・アライメント・
マークは直線状のパターンであり、そのパターンと直交
する方向にスリット状のレチクル・ウィンドウを通過し
た光でスキャンニングを行って、該パターンのエツジで
発生する散乱光を検出するものである。In that case, the mark, i.e. wafer alignment
The mark is a linear pattern, and scanning is performed with light passing through a slit-shaped reticle window in a direction perpendicular to the pattern, and scattered light generated at the edges of the pattern is detected.
前記従来の技術では、−回のスキャンニングで、ウェハ
・アライメント・マークのエツジ全体、即ち、−本のエ
ツジから現れる散乱光の全てを同時にディテクタで検出
している為、その信号波形としては、−旦、立ち上がっ
てしまうと、変化が少ない、即ち、鋭いピークがない鈍
ったものになってしまう。従って、高精度の重ね合わせ
を行うことは困難であり、安定した生産性が得られない
。In the conventional technique, the entire edge of the wafer alignment mark, that is, all the scattered light appearing from the edge of the book, is simultaneously detected by the detector in - times of scanning, so the signal waveform is as follows. - Once it rises, there is little change, that is, it becomes dull with no sharp peaks. Therefore, it is difficult to perform highly accurate overlaying, and stable productivity cannot be obtained.
本発明は、ウェハ・アライメント・マークのパターンに
簡単な改変を加えることで、高精度の重ね合わせを可能
にしようとする。The present invention attempts to enable highly accurate overlay by making simple modifications to the pattern of wafer alignment marks.
本発明に依る半導体ウェハ・アライメント方法に於いて
は、長方形のレチクル・ウィンドウ(例えばレチクル・
ウィンドウ4A)をもつレチクル(例えばレチクル4)
及びそのレチクル・ウィンドウの長手方向に対応させド
ツト (例えば角型ドラ)2X+、2Xz ・・・・
など)を階段状にずらせて配置したパターンをもつウェ
ハ・アライメント・マーク(例えばウェハ・アライメン
ト・マーク2)が形成された半導体ウェハ(例えば半導
体ウェハ1)を対向させ、該レチクル・ウィンドウを介
して該ウェハ・アライメント・マークに光を照射しつつ
前記半導体ウェハ或いは該光の何れか一方を該レチクル
・ウィンドウ及びウェハ・アライメント・マークの長手
方向に直交する方向に移動して該半導体ウェハとレチク
ルとのアライメントを行うよう構成する。In the semiconductor wafer alignment method according to the present invention, a rectangular reticle window (e.g.
reticle with window 4A) (e.g. reticle 4)
and dots corresponding to the longitudinal direction of the reticle window (for example, square screwdrivers) 2X+, 2Xz...
A semiconductor wafer (e.g., semiconductor wafer 1) on which a wafer alignment mark (e.g., wafer alignment mark 2) having a pattern in which wafer alignment marks (such as While irradiating the wafer alignment mark with light, either the semiconductor wafer or the light is moved in a direction perpendicular to the longitudinal direction of the reticle window and the wafer alignment mark to align the semiconductor wafer and the reticle. configuration to perform alignment.
前記手段を採ることに依り、ウェハ・アライメント・マ
ークのエツジで発生する散乱光を検出することで得られ
るディテクタの出力は鋭いピークを持つので、半導体ウ
ェハとレチクルとの重ね合わせを高い精度で行うことが
容易となり、微細パターンの形成に有効である。By adopting the above method, the output of the detector obtained by detecting the scattered light generated at the edge of the wafer alignment mark has a sharp peak, so that the semiconductor wafer and the reticle can be aligned with high precision. This facilitates the formation of fine patterns and is effective for forming fine patterns.
第1図は本発明を実施する場合を解説する為の半導体ウ
ェハ、レチクル、その他の配置関係を表す要部説明図で
ある。FIG. 1 is an explanatory diagram of main parts showing the arrangement of a semiconductor wafer, a reticle, and other components for explaining the case of implementing the present invention.
図に於いて、■は半導体ウェハ、2は半導体ウェハ1の
表面に設けられたウェハ・アライメント・マーク、3は
ディテクタ、4はレチクル、4Aはレチクル・ウィンド
ウ、5は光ファイバをそれぞれ示している。In the figure, ■ indicates a semiconductor wafer, 2 indicates a wafer alignment mark provided on the surface of the semiconductor wafer 1, 3 indicates a detector, 4 indicates a reticle, 4A indicates a reticle window, and 5 indicates an optical fiber. .
第2図はウェハ・アライメント・マークの要部平面図を
表している。FIG. 2 shows a plan view of essential parts of the wafer alignment mark.
図に於いて、2XはX方向対応のウェハ・アライメント
・マーク、2YはX方向対応のウェハ・アライメント・
マークをそれぞれ示している。In the figure, 2X is the wafer alignment mark corresponding to the X direction, and 2Y is the wafer alignment mark corresponding to the X direction.
Each mark is shown.
図から明らかなように、ウェハ・アライメント・マーク
2X或いは2Yは角型ドツトを階段状にずらせた状態に
配列したものからなっている。As is clear from the figure, the wafer alignment mark 2X or 2Y consists of rectangular dots arranged in a stepped manner.
第3図はレチクル・ウィンドウの要部平面図を表してい
る。FIG. 3 shows a plan view of essential parts of the reticle window.
図に於いて、4AXはX方向対応のレチクル・ウィンド
ウ、4AYはX方向対応のレチクル・ウィンドウをそれ
ぞれ示している。In the figure, 4AX indicates a reticle window corresponding to the X direction, and 4AY indicates a reticle window corresponding to the X direction.
本実施例に於いて、光ファイバ5からの光は、レチクル
4に於けるレチクル・ウィンドウ4Aを介し、半導体ウ
ェハ1上のウェハ・アライメント・マーク2を照射する
ようになっていて、半導体ウェハlはX−Yステージ(
図示せず)に載置され、X方向及びY方向に任意に移動
することができる。尚、半導体ウェハ1を固定しておき
、レチクル4、従って、光を移動させるようにしても良
いことは勿論である。In this embodiment, the light from the optical fiber 5 is arranged to illuminate the wafer alignment mark 2 on the semiconductor wafer 1 through the reticle window 4A in the reticle 4, so that the light from the optical fiber 5 illuminates the wafer alignment mark 2 on the semiconductor wafer 1. is the X-Y stage (
(not shown) and can be moved arbitrarily in the X and Y directions. Of course, the semiconductor wafer 1 may be fixed and the reticle 4 and therefore the light may be moved.
半導体ウェハ1をX方向に移動させて重ね合わせを行う
際は、ウェハ・アライメント・マークとしては2Xを用
い、それにレチクル・ウィンドウとして4AXを対応さ
せる。即ち、レチクル・ウィンドウ4AXを介して光フ
ァイバ5からの光をウェハ・アライメント・マーク2X
に照射しつつ半導体ウェハ1をX方向に移動させるので
ある。When the semiconductor wafers 1 are moved in the X direction and overlaid, 2X is used as the wafer alignment mark, and 4AX is made to correspond to it as the reticle window. That is, the light from the optical fiber 5 is directed through the reticle window 4AX to the wafer alignment mark 2X.
The semiconductor wafer 1 is moved in the X direction while being irradiated with light.
第4図は前記した移動、即ち、スキャンニングを行う場
合を解説する為の要部平面図を表し、第1図乃至第3図
に於いて用いた記号と同記号は同部分を示すか或いは同
じ意味を持つものとする。FIG. 4 shows a plan view of the main parts for explaining the case of performing the above-mentioned movement, that is, scanning, and the same symbols as those used in FIGS. 1 to 3 indicate the same parts or shall have the same meaning.
図に於いて、2X+、2Xz、 ・・・、2X、lは
ウェハ・アライメント・マーク2Xを構成する角型ドツ
ト、4AXはレチクル・ウィンドウをそれぞれ示してい
る。In the figure, 2X+, 2Xz, . . . , 2X, 1 represent square dots constituting the wafer alignment mark 2X, and 4AX represents the reticle window.
ここで、ウェハ・アライメント・マーク2Xとレチクル
・ウィンドウ4AXとを対応させて重ね合わせを実施す
る場合を説明する。Here, a case will be described in which the wafer alignment mark 2X and the reticle window 4AX are made to correspond and are overlaid.
今、X−Yステージ上の半導体ウェハ1、従って、ウェ
ハ・アライメント・マーク2Xが矢印方向、即ち、X方
向に移動するものとする。Now, it is assumed that the semiconductor wafer 1 on the XY stage, and hence the wafer alignment mark 2X, moves in the direction of the arrow, that is, in the X direction.
この場合、ウェハ・アライメント・マーク2Xを構成す
る全角型ドツトのうち、最初にレチクル・ウィンドウ4
AXに到達するのは角型ドツト2XIのエツジである。In this case, of the full-width dots that make up the wafer alignment mark 2X, the reticle window 4
It is the edge of the square dot 2XI that reaches AX.
従って、その時点では、個分の角型ドラI・に於けるエ
ツジからの散乱光がディテクタ3で検出される。次いで
、角型ドツト2Xχのエツジが到達して散乱光を発生し
、従って、ディテクタ3は二個骨の角型ドツトに於ける
エツジからの散乱光を検出することになる。このように
して、ウェハ・アライメント・マーク2xを移動させる
と、次々に散乱光の検出量は増加してゆき、図示の状態
で、全ての角型ドツトに於けるエツジからの散乱光が検
出されることになってピークに達する。そして、この後
は全く逆の経過を辿って散乱光の検出量は漸減して零に
なる。Therefore, at that point, the detector 3 detects the scattered light from the edges of the individual rectangular drivers I. Next, the edge of the square dot 2Xχ arrives and generates scattered light, so the detector 3 detects the scattered light from the edge of the square dot of the two bones. In this way, as the wafer alignment mark 2x is moved, the amount of detected scattered light increases one after another, and in the state shown in the figure, scattered light from the edges of all square dots is detected. It will reach its peak. After this, the process is completely reversed, and the detected amount of scattered light gradually decreases to zero.
第5図はディテクタの出力を説明する為の線図であり、
横軸にはウェハ・アライメント・マーク2Xとレチクル
・ウィンド94AXとの相対位置関係を、また、縦軸に
はディテクタ3の出力レベルをそれぞれ採っである。Figure 5 is a diagram for explaining the output of the detector.
The horizontal axis represents the relative positional relationship between the wafer alignment mark 2X and the reticle window 94AX, and the vertical axis represents the output level of the detector 3.
図から判るように、ディテクタの出力は、かなり鋭いピ
ークをもつので、半導体ウェハlとレチクル4との重ね
合わせを高い精度で実施することが可能である。As can be seen from the figure, since the output of the detector has a fairly sharp peak, it is possible to superimpose the semiconductor wafer 1 and the reticle 4 with high accuracy.
第6図は重ね合わせのバラツキについて説明する為の線
図であり、横軸には測定点を、縦軸にはずれ量をそれぞ
れ採ってあり、(A)は本発明に依った場合、即ち、第
2図に見られる角型ドツトを階段状に配列したパターン
のウェハ・アライメント・マークを用いた場合に得られ
るデータ、また、(B)は従来技術に依った場合、即ち
、直線のバー状をなすウェハ・アライメント・マークを
用いた場合に得られたデータである。FIG. 6 is a diagram for explaining the variation in overlay, in which the horizontal axis shows the measurement points and the vertical axis shows the deviation amount, and (A) shows the case according to the present invention, that is, The data obtained when using a wafer alignment mark with a stepwise pattern of square dots as shown in Figure 2, and (B) shows the data obtained when using the prior art, that is, the straight bar-shaped wafer alignment mark. This is data obtained when using a wafer alignment mark that forms a wafer alignment mark.
図から明らかなように、本発明に依った場合の方が温か
にずれ量が少ない。As is clear from the figure, the amount of deviation is smaller in the case of the present invention.
第7図は第6図に見られるデータを得た際に於けるディ
テクタの出力を説明する為の線図を表し、第5図に於い
て用いた記号と同記号は同部分を表すか或いは同じ意味
を持つものとする。Figure 7 shows a diagram for explaining the output of the detector when the data shown in Figure 6 is obtained, and the same symbols as those used in Figure 5 represent the same parts or shall have the same meaning.
図に於いて、特性線OT、は第6図(A)に見られるデ
ータを得た際に於けるディテクタの出力、即ち、本発明
に依った場合のもの、また、特性線OT、は第6図(B
)に見られるデータを得た際に於けるディテクタの出力
、即ち、従来技術に依った場合のものをそれぞれ示して
いる。In the figure, the characteristic line OT is the output of the detector when the data shown in FIG. Figure 6 (B
), respectively, show the output of the detector when obtaining the data shown in FIG.
特性線OT、は第5図に見られる特性線そのものであり
、また、特性線OT、は〔従来の技術〕の項で説明した
手段で得られたものであって、−旦、立ち上がった後は
緩徐な変化しか見られないので、そのピーク、従って、
半導体ウェハ1とレチクル4とが完全に重ね合わされた
点を確定するには、時間と熟練を要し、バラツキは大き
くなってしまう。The characteristic line OT is the characteristic line itself seen in FIG. Since only slow changes are observed, its peak, therefore,
Determining the point where the semiconductor wafer 1 and the reticle 4 are completely overlapped requires time and skill, and the variation becomes large.
前記実施例は、ウェハ・アライメント・マークをスキャ
ンニングするのに半導体ウェハ1を載置したX−Yステ
ージを移動させているが、半導体ウェハ1を固定してお
き、光を移動させることも可能であるのは前記した通り
である。In the above embodiment, the X-Y stage on which the semiconductor wafer 1 is placed is moved to scan the wafer alignment mark, but it is also possible to keep the semiconductor wafer 1 fixed and move the light. As mentioned above.
第8図は本発明に於ける他の実施例を解説する為の半導
体ウェハ、レチクル、その他の配置関係を表す要部説明
図であり、第1図に於いて用いた記号と同記号は同部分
を示すか或いは同じ意味を持つものとする。FIG. 8 is an explanatory diagram of main parts showing the arrangement relationship of a semiconductor wafer, a reticle, and others for explaining another embodiment of the present invention, and the same symbols as those used in FIG. 1 are the same. indicate a part or have the same meaning.
図に於いて、3Aは第一のディテクタ、3Bは第二のデ
ィテクタ、6は矢印に見られるように回動自在であるミ
ラーをそれぞれ示している。In the figure, 3A indicates a first detector, 3B a second detector, and 6 a rotatable mirror as shown by the arrows.
第9図はスキャンニングを行う場合を解説する為の要部
平面図を表し、第4図に於いて用いた記号と同記号は同
部分を示すか或いは同じ意味を持つものとする。FIG. 9 shows a plan view of the main parts for explaining the case of scanning, and the same symbols as those used in FIG. 4 indicate the same parts or have the same meanings.
図に於いて、LBは所定の大きさに絞った光ビームを示
している。In the figure, LB indicates a light beam focused to a predetermined size.
第10図はディテクタの出力を説明する為の線図であり
、横軸にはレチクル・アライメント・マークから得られ
る信号とウェハ・アライメント・マークから得られる信
号との相対位置関係を、また、縦軸にはディテクタの出
力レベルをそれぞれ採っである。Figure 10 is a diagram for explaining the output of the detector.The horizontal axis shows the relative positional relationship between the signal obtained from the reticle alignment mark and the signal obtained from the wafer alignment mark. The output level of the detector is measured on each axis.
図に於いて、OT、、及びOT R2はディテクタ3A
で検出されたレチクル・アライメント・マークからの信
号出力、OT wはディテクタ3Bで検出されたウェハ
・アライメント・マークからの信号出力をそれぞれ示し
ている。In the figure, OT, and OT R2 are detector 3A.
OTw indicates the signal output from the reticle alignment mark detected by the detector 3B, and OTw indicates the signal output from the wafer alignment mark detected by the detector 3B.
本実施例では、第8図に見られるように、ミラー6を回
動させることで、第9図に見られるように、光ビームL
Bの移動に依るスキャンニングが行われる。また、光ビ
ームLBがレチクル・アライメント・マーク4Bを照射
することに依って発生する散乱光はディテクタ3Aで検
出され、そして、ウェハ・アライメント・マーク2を照
射することに依って発生する散乱光はディテクタ3Bで
検出される。最終的には、ディテクタ3A及び3Bで検
出された信号は合成され、ディテクタ3への出力を基準
にしてディテクタ3Bの信号の位置合わせを行うもので
ある。即ち、第10図に見られるように、ディテクタ3
Aで検出されたレチクル・アライメント・マーク4Bか
らの信号に基づく出力OT * +及びOT R2の間
の中央にディテクタ3Bで検出されたウェハ・アライメ
ント・マーク2からの信号に基づく出力OTt、、が現
れるようにウェハ1をアライメントするものである。尚
、本実施例の場合、レチクル・アライメント・マーク4
Bも本発明に於けるウェハ・アライメント・マーク2X
と同じパターンにすると、アライメントの精度は更に向
上する。In this embodiment, as shown in FIG. 8, by rotating the mirror 6, the light beam L is
Scanning is performed by moving B. Further, the scattered light generated when the light beam LB irradiates the reticle alignment mark 4B is detected by the detector 3A, and the scattered light generated when the wafer alignment mark 2 is irradiated is detected by the detector 3A. Detected by detector 3B. Finally, the signals detected by the detectors 3A and 3B are combined, and the signal from the detector 3B is aligned with the output to the detector 3 as a reference. That is, as seen in FIG.
At the center between the output OT*+ based on the signal from the reticle alignment mark 4B detected at A and OT R2, there is an output OTt based on the signal from the wafer alignment mark 2 detected by the detector 3B. The wafer 1 is aligned so that it appears. In this example, reticle alignment mark 4
B is also the wafer alignment mark 2X in the present invention.
If the same pattern is used, the alignment accuracy will be further improved.
本発明に依る半導体ウェハ・アライメント方法に於いて
は、レチクル・ウィンドウをもつレチクル及びそのレチ
クル・ウィンドウの長平方向に対応させドツトを階段状
にずらせて配置したパターンをもつウェハ・アライメン
ト・マークが形成された半導体ウェハを対向させ、該ウ
ェハ・アライメント・マークに光を照射しつつ前記半導
体ウェハ或いは該光の何れか一方を該レチクル・ウィン
ドウ及びウェハ・アライメント・マークの長平方向に直
交する方向に移動して該半導体ウェハとレチクルとのア
ライメントを行っている。In the semiconductor wafer alignment method according to the present invention, a wafer alignment mark is formed that has a reticle having a reticle window and a pattern in which dots are staggered in correspondence with the longitudinal direction of the reticle window. moving either the semiconductor wafer or the light in a direction perpendicular to the longitudinal direction of the reticle window and the wafer alignment mark while irradiating the wafer alignment mark with light; The semiconductor wafer and reticle are aligned using the following steps.
前記構成を採ることに依り、ウェハ・アライメント・マ
ークのエツジで発生する散乱光を検出することで得られ
るディテクタの出力は鋭いピークを持つので、半導体ウ
ェハとレチクルとの重ね合わせを高い精度を行うことが
容易となり、微細パターンの形成に有効である。By adopting the above configuration, the output of the detector obtained by detecting the scattered light generated at the edge of the wafer alignment mark has a sharp peak, so that the semiconductor wafer and the reticle can be aligned with high precision. This facilitates the formation of fine patterns and is effective for forming fine patterns.
第1図は本発明を実施する場合を解説する為の半導体ウ
ェハ、レチクル、その他の配置関係を示す要部説明図、
第2図はウェハ・アライメント・マークの要部平面図、
第3図はレチクル・ウィンドウの要部平面図、第4図は
移動、即ち、スキャンニングを行う場合を解説する為の
要部平面図、第5図はディテクタの出力を説明する為の
線図、第6図は重ね合わせのバラツキについて説明する
為の線図、第7図は第6図に見られるデータを得た際に
於けるディテクタの出力を説明する為の線図、第8図は
本発明に於ける他の一実施例を解説する為の半導体ウェ
ハ、レチクル、その他の配置関係を示す要部説明図、第
9図はスキャンニングを行う場合を解説する為の要部平
面図、第10図はディテクタの出力を説明する為の線図
をそれぞれ示している。
図に於いて、1は半導体ウェハ、2は半導体ウェハ1の
表面に設けられたウェハ・アライメント・マーク、2X
はX方向対応のウェハ・アライメント・マーク、2Yは
Y方向対応のウェハ・アライメント・マーク、3はディ
テクタ、4はレチクル、4Aはレチクル・ウィンドウ、
4AXはX方向対応のレチクル・ウィンドウ、4AYは
Y方向対応のレチクル・ウィンドウ、5は光ファイバを
それぞれ示している。
特許出願人 富士通株式会社(外1名)代理人弁理
士 相 谷 昭 司
代理人弁理士 渡 邊 弘 −
ウェハ・アライメント・マークの要部平面図第2図
レチクル・ウィンドウの要部平面図
鋼3図
第1図
第5図
第8図
第7図
スキャンニングを行う場合を解説する為の要部平面図第
9図
デ゛イテクタの出力を説明する為の線図第10図FIG. 1 is an explanatory diagram of main parts showing the arrangement of semiconductor wafers, reticles, and other components for explaining the case of implementing the present invention;
Figure 2 is a plan view of the main part of the wafer alignment mark.
Fig. 3 is a plan view of the main part of the reticle window, Fig. 4 is a plan view of the main part to explain the case of movement, that is, scanning, and Fig. 5 is a diagram to explain the output of the detector. , Figure 6 is a diagram to explain the variation in overlay, Figure 7 is a diagram to explain the output of the detector when the data shown in Figure 6 is obtained, and Figure 8 is a diagram to explain the output of the detector when the data shown in Figure 6 is obtained. A main part explanatory diagram showing the arrangement relationship of a semiconductor wafer, a reticle, and others for explaining another embodiment of the present invention, FIG. 9 is a main part plan view for explaining the case of scanning, FIG. 10 shows diagrams for explaining the outputs of the detectors. In the figure, 1 is a semiconductor wafer, 2 is a wafer alignment mark provided on the surface of semiconductor wafer 1, and 2X
is a wafer alignment mark corresponding to the X direction, 2Y is a wafer alignment mark corresponding to the Y direction, 3 is a detector, 4 is a reticle, 4A is a reticle window,
4AX indicates a reticle window corresponding to the X direction, 4AY indicates a reticle window corresponding to the Y direction, and 5 indicates an optical fiber. Patent applicant: Fujitsu Limited (one other person) Representative Patent Attorney: Shoji Aitani Representative Patent Attorney: Hiroshi Watanabe - Plan view of essential parts of wafer alignment mark Figure 2 Plan view of essential parts of reticle window Steel 3 Figure 1Figure 5Figure 8Figure 7Figure 7A plan view of the main parts to explain the case of scanningFigure 9A diagram to explain the output of the detectorFigure 10
Claims (1)
レチクル・ウィンドウの長手方向に対応させドットを階
段状にずらせて配置したパターンをもつウェハ・アライ
メント・マークが形成された半導体ウェハを対向させ、 該レチクル・ウィンドウを介して該ウェハ・アライメン
ト・マークに光を照射しつつ前記半導体ウェハ或いは該
光の何れか一方を該レチクル・ウィンドウ及びウェハ・
アライメント・マークの長手方向に直交する方向に移動
して該半導体ウェハとレチクルとのアライメントを行う
こと を特徴とする半導体ウェハ・アライメント方法。[Claims] A reticle having a rectangular reticle window and a semiconductor wafer having a wafer alignment mark formed thereon having a pattern in which dots are staggered in correspondence with the longitudinal direction of the reticle window are placed facing each other. and directing either the semiconductor wafer or the light to the reticle window and the wafer alignment mark while irradiating the wafer alignment mark with light through the reticle window.
A semiconductor wafer alignment method comprising aligning the semiconductor wafer and a reticle by moving in a direction perpendicular to the longitudinal direction of an alignment mark.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1107341A JP2797195B2 (en) | 1989-04-28 | 1989-04-28 | Semiconductor wafer alignment method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1107341A JP2797195B2 (en) | 1989-04-28 | 1989-04-28 | Semiconductor wafer alignment method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02288218A true JPH02288218A (en) | 1990-11-28 |
JP2797195B2 JP2797195B2 (en) | 1998-09-17 |
Family
ID=14456598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1107341A Expired - Lifetime JP2797195B2 (en) | 1989-04-28 | 1989-04-28 | Semiconductor wafer alignment method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2797195B2 (en) |
-
1989
- 1989-04-28 JP JP1107341A patent/JP2797195B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2797195B2 (en) | 1998-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6462818B1 (en) | Overlay alignment mark design | |
US4423959A (en) | Positioning apparatus | |
JP2530587B2 (en) | Positioning device | |
US4566795A (en) | Alignment apparatus | |
JPS6227536B2 (en) | ||
GB2139753A (en) | Sensing relative position of alignment marks | |
US4702606A (en) | Position detecting system | |
US5929529A (en) | Reticle semiconductor wafer, and semiconductor chip | |
JPS61206584A (en) | Processing device by energy beam | |
JPH02288218A (en) | Alignment of semiconductor wafer | |
JP2806242B2 (en) | Alignment mark for electron beam exposure and method for detecting alignment mark for electron beam exposure | |
JPS60256002A (en) | Position detecting apparatus | |
JPH0927449A (en) | Position detection method applicable to proximity exposure | |
JPH11183138A (en) | Method and device for measuring pattern dimension | |
JP2854050B2 (en) | Method for manufacturing semiconductor device | |
JPH08162394A (en) | Aligning method | |
JP2679940B2 (en) | Positioning device | |
JP3048904B2 (en) | Position detection method applied to proximity exposure, wafer and exposure mask | |
KR100447456B1 (en) | Semiconductor substrate and exposure mask in position detection apparatus using edge diffusion light | |
JPS63271618A (en) | Aligning mark and aligning method | |
JPH0782390B2 (en) | Stage positioning method | |
JPH02222520A (en) | Alignment device for light exposing apparatus | |
CN114830039A (en) | Alignment method and related alignment and lithographic apparatus | |
JPS63100719A (en) | Position detecting system | |
JPS60262423A (en) | Position detector |