JPH02287666A - インタロック付命令受付制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、複合系計算機システムの共有メモリを排他
使用するために各県から出力されるインタロック付命令
に対する受付けを制御するインタロック付命令受付制御
回路に関する。

（従来の技術） 一般に複合系計算機システム（ＭＣ９）には、各県（の
計算機）によって共有使用される共有メモリが設けられ
ている。この共有メモリを各計算機か排他的に使用する
には、共有メモリへのアクセスをコントロールする共有
メモリコントローラ（ＳＭＣ）に対してインタロック付
命令を発行し、同命令が受付られることが必要となる。

従来、インタロツタ付命令に対する共有メモリコントロ
ーラでの受付制御は、受付中フラグ（μＴＡＳフラグ）
を用いて次のように行われていた。まず、成る計算機か
らインタロック付命令が発行された場合に、上記受付中
フラグがインタロック付命令の受付中でないことを示す
オフ状態にあれば、同フラグがインタロック付命令の受
付中であることを示すオン状態に切替えられ、インタロ
ック付命令の発行元計算機に受付信号が返される。これ
に対して、上記受付中フラグがオフ状態にあれば、イン
タロック付命令の受付中であることから、リジェクト信
号がインタロック付命令の発行元計算機に返される。即
ち従来は、共有メモリコントローラにおいてインタロッ
ク付命令受付中でない場合に発行されたインタロック付
命令だけが、他の系からのインタロック付命令の発行状
況に無関係に受付けられるようになっていた。

（発明が解決しようとする課題） 上記したように従来は、インタロツタ付命令受付中でな
い場合に発行されたインタロック付命令だけが受付けら
れ、各県のインタロック付命令発行状況は全く考慮され
ていないため、命令発行の゛タイミングによっては、同
命令の受付回数が成る特定の系に偏るという問題があっ
た。

したがってこの発明の解決すべき課題は、共有メモリを
排他使用するために各県から発行されるインタロック付
命令が、特定の系に偏らずに均等に受付けられるように
することである。

［発明の構成］ （課題を解決するための手段） この発明は、共有メモリを共有使用する複数の計算機の
それぞれに、対応する計算機からインタロック付命令が
発行された場合に第１の論理状態から第２の論理状態に
遷移する状態保持手段を設けると共に、インタロック付
命令に対する受付けの優先度を各計算機毎に割当てる優
先度割当て手段と、この優先度割当て手段によって第２
の論理状態にある状態保持手段に対応する計算機に割当
てられている優先度のうちの最も高い優先度を検出する
優先度検出手段と、この優先度検出手段によって検出さ
れた優先度の割当て計算機に対して同計算機からのイン
タロック付命令を受付けたことを通知するための信号を
出力する受付信号出力手段と、優先度検出手段によって
検出された優先度の割当て計算機、即ち受付計算機の優
先度が最下位となるように優先度割当て手段を制御する
優先度割当て側副手段とを備えたことを特徴とするもの
であ、る。また、この発明においては、上記受付計算機
に対応する状態保持手段が、同計算機のインタロック付
命令の実行終了に応じて第１の論理状態に復帰するよう
に構成される。

（作用） 上記の構成によれば、計算機毎に状態保持手段を設けて
いるので、成る計算機からインタロック付命令が発行さ
れた場合には、他の計算機からのインタロック付命令の
受付中であっても、対応する状態保持手段が第１の論理
状態から第２の論理状態に遷移して、インタロック付命
令の受付けの予約が行われたことが示される。；−たが
って計算機は、インタロック付命令発行時には受付られ
なくても、再度インタロック付命令を発行する必要はな
い。

各計算機には、優先度割当て手段によってインタロツタ
付命令の受付けに関する優先度が割当てられている。優
先度検出手段が、第２の論理状態にある状態保持手段に
対応する計算機（即ちインタロック付命令を発行した計
算機）に割当てられている優先度のうちの最も高い優先
度の検出を行うと、その優先度が割当てられている計算
機からのインタロック付命令が受付けられ、更にこの計
算機（受付計算機）の優先度が最下位となるように優先
度割当て手段が制御される。この結果、インタロック付
命令を発行した計算機は、命令発行時点における優先度
が低いために命令が受付けられなかったとしても、他の
計算機が受付けられる毎にその優先度が高くなるため、
少なくとも受付計算機が一巡するまでの間には受付けら
れる。

（実施例） 第１図はこの発明の一実施例に係るインタロック付命令
受付制御回路のブロック構成を示す。

第１図の回路は例えば４台の計算機＃０〜＃３を備えた
（即ち４系から成る）複合系計算機システムの共有メモ
リコントローラに設けられており、１１−０〜１１−３
は計算機＃０〜＃３からインタロック付命令の受付けを
予約するためのフラグ（以下、予約フラグと称する）で
ある。予約フラグｌ　１−０〜１１−３はそれぞれフリ
ップフロップによって構成されており、計算機＃０〜＃
３がらインタロック付命令が発行された場合にアクティ
ブとなる信号２１−０〜２１−３に応じてセットされ、
後述するアンドゲート２０−θ〜２０−３の出力信号に
応じてリセットされる。

１２は計算機＃０〜＃３に対応する予約フラグ１１−０
〜１１−３の出力の並びをその時点において計算機＃０
〜＃３に割当てられているインタロック付命令受付けの
プライオリティ　（優先度）の順に並べ替えるためのプ
ライオリティ順配列回路１２である。プライオリティ順
配列回路１２は、予約フラグ１１−０〜１１−３のうち
最も高いプライオリティ　（プライオリティ番号３）の
計算機に対応する予約フラグの出力を選択するセレクタ
（Ｓ　Ｅ　Ｌ）　１２−０．２番目に高いプライオリテ
ィ　（プライオリティ番号２）の計算機に対応する予約
フラグの出力を選択するセレクタ１２−１．３番目に高
いプライオリティ（プライオリティ番号１）の計算機に
対応する予約フラグの出力を選択するセレクタ１２−２
、および最も低いプライオリティ　（プライオリティ番
号０）の計算機に対応する予約フラグの出力を選択する
セレクタ１２−３から成る。

１３はセレクタ１２−０−１２−３の出力信号をオア（
ＯＲ）してインタロック付命令の受付中であるか否かを
示す信号２２を出力するオアゲート、１４はセレクタ１
２−０〜１２−３からの出力信号を入力し、セット状態
にある予約フラグのうちその時点で最も亮いプライオリ
ティ番号（２ビツト）を出力するプライオリティエンコ
ーダである。１５は計算機＃０〜＃３に割当てるプライ
オリティを管理するための計算機番号テーブルである。

計算機番号テーブル１５は、各プライオリティ　（３〜
０）に対応するエントリを有しており、同エントリには
対応するプライオリティが割当てられる計算機の計算機
番号が設定される。第１図においては、最も高いプライ
オリティ３は計算機＃０に割当てられ、そして次のプラ
イオリティ２が計算機＃１に、プライオリティ１が計算
機＃２に、最も低いプライオリティ０が計算機＃３に、
それぞれ割当てられている状態が示されている。計算機
番号テーブル１５のプライオリティ３のエントリに設定
されている計算機番号はセレクタ１２−０の、プライオ
リティ２のエントリに設定されている計算機番号はセレ
クタ１２−１の、プライオリティ１のエントリに設定さ
れている計算機番号はセレクタ１２−２の、プライオリ
ティ０のエントリに設定されている計算機番号はセレク
タ１２−３の、それぞれ選択制御情報として用いられる
。

１６は計算機番号テーブル１５の各エントリに設定され
ている計算機番号の１つをプライオリティエンコーダ１
４から出力されるプライオリティ番号に応じて選択する
セレクタ（ＳＥＬ）、１７はセレクタＩＢによって選択
された計算機番号のプライオリティが最下位となるよう
に計算機番号テーブル１５を操作するプライオリティ割
当て制御回路である。１８はセレクタ１６によって選択
された計算機番号をオアゲート１３の出力信号２２がア
クティブの場合にデコードし、計算機＃０〜＃３がらの
インタロック付命令が受付けられたかりジェツトされた
かを示す信号２３−０〜２３−３を出力するデコーダ（
ＤＥＣ）、１９は計算機＃０〜＃３のインタロック付命
令の実行終了によりアクティブとなる信号２４−０〜２
４−３をオアするオアゲート、２０−θ〜２０−３はデ
コーダ１８の出力信号２３−０〜２３−３とオアゲート
１９の出力信号とのアンド（ＡＮＤ）をとるアンドゲー
トである。

次に第１図の構成の動作を説明する。

まず計算機＃ｉ　（０≦ｉ≦３）から共有メモリを排他
使用するためのインタロック付命令が発行され、その旨
が共有メモリコントローラ内のインタロック付命令検出
回路（図示せず）で検出されると、信号２１−０〜２１
−３のうちの信号２１−１がアクティブとなる。信号２
ｉ−ｉがアクティブとなると、予約フラグ１１−０〜１
１−３のうちの計算機＃ｉに対応する予約フラグ１１−
ｉがセット状態となり、計算機＃ｉからのインタロック
付命令の受付けが予約されたことが示される。

予約フラグ１１−０〜１１−３の状態を表わす信号は、
いずれもプライオリティ順配列回路１２内のセレクタ１
２−Ｏ〜１２−３に供給される。セレクタ１２−Ｏ〜１
２−３は、計算機番号テーブル１５のプライオリティ３
〜Ｏに対応するエントリの内容、即ちプライオリティ３
〜０が割当てられている計算機の番号（第１図の状態で
は計算機＃０〜＃３の計算機番号）に応じて、その番号
の計算機に対応する予約フラグの信号を選択する。した
がって、計算機番号テーブル１５の内容が第１図のよう
になっている場合には、セレクタ１２−０からは計算機
＃Ｏを示す計算機番号＃０に応じて予約フラグ１１−０
の信号が、セレクタ１２−１からは計算機＃１を示す計
算機番号＃１に応じて予約フラグ１１−１の信号が、セ
レクタ１２−２からは計算機＃２を示す計算機番号＃２
に応じて予約フラグ１１−２の信号が、セレクタ１２−
３からは計算機＃３を示す計算機番号＃３に応じて予約
フラグ１１−３の信号が、それぞれ出力される。セレク
タ１２−０〜１２−３によって選択された（即ちプライ
オリティ順配列回路１２から出力される）予約フラグｉ
　ｉ−ｏ〜１１−３の信号の並びは、予約フラグ１１−
０〜１１−３に対応する計算機＃０〜＃３に対して計算
機番号テーブル１５によって割当てられているプライオ
リティの並びに一致する。即ち、プライオリティ順配列
回路１２は、予約フラグ１１−０〜１１−３の信号を、
対応する計算機＃０〜＃３に割当てられているプライオ
リティの高い順に並べて出力する。

プライオリティ順配列回路１２の４ビット出力信号はオ
アゲート１３およびプライオリティエンコーダ１４に供
給される。オアゲート１３は、プライオリティ順配列回
路１２（のセレクタ１２−０〜１２−３からの）２の４
ビット出力信号の１つでも１＃であれば（即ち予約フラ
グ１１−０〜１１−３の少なくとも１つがセント状態に
あれば）、インタロック付命令受付中であることを示す
アクティブな信号２２を出力する。一方、プライオリテ
ィエンコーダ１４は、プライオリティ順配列回路１２（
のセレクタ１２−０〜１２−３からの）からの４ビット
出力信号をエンコードし、論理値が“１”の信号に対応
するプライオリティのうち最も高いプライオリティを示
すプライオリティ番号を、インタロック付命令の受付可
計算機のプライオリティとして出力する。このプライオ
リティエンコーダ１４の入力と出力との対応関係、即ち
プライオリティ順配列回路１２（のセレクタ１２−０〜
１２−３からの）からの４ビット出力信号とプライオリ
ティとの関係を第２図に示す。

プライオリティエンコーダ１４の出力（プライオリティ
番号）はセレクタ１６の選択制御端子Ｓに供給される。

セレクタ１６は、端子Ｓに供給されるプライオリティエ
ンコーダ１４からのプライオリティ番号に応じて、同番
号に対応する計算機番号テーブル１５内エントリの内容
、即ちプライオリティエンコーダ１４の示すプライオリ
ティが計算機番号テーブル１５によって割当てられてい
る計算機の計算機番号を、インタロック付命令受付中計
算機番号として選択する。

セレクタ１６によって選択された計算機番号、即ちセッ
ト状態にある予約フラグに対応する計算機のうち、計算
機番号テーブル１５によって割当テられているプライオ
リティが最も高い計算機の計算機番号はデコーダ１８に
供給される。このデコ−ダ１８には、オアゲート１３の
出力信号２２も供給される。デコーダ１８は、信号２２
がアクティブの場合（即ち第１図の回路がインタロック
付命令受付中である場合）、セレクタｔａによって選択
された計算機番号をデコードし、計算機＃０〜＃３に対
応するインタロック付命令の受付／リジェクト通知用の
信号２３−０〜２３−３のうち、セレクタＩＢによって
選択された計算機番号の示す計算機に対応する信号だけ
をアクティブ（“１”）に設定する。

セレクタ１６によって選択された計算機番号はプライオ
リティ割当て制御回路１７にも供給される。

プライオリティ割当て制御回路１７は、セレクタ１Ｂに
よって選択された計算機番号の示す計算機に割当てられ
るプライオリティが最下位（０）となるように、計算機
番号テーブル１５に対して次のような操作を行う。まず
プライオリティ割当て制御回路１７は、セレクタ１６に
よって選択された計算機番号が設定されている計算機番
号テーブル１５内エントリを検索する。そしてプライオ
リティ割当て制御回路１７は、このエントリより下位の
プライオリティに対応するエントリの内容（計算機番号
）をそれぞれ１エントリだけ上位側ヘシフトし、最下位
のプライオリティに対応するエントリにセレクタ１Ｂに
よって選択された計算機番号をロード（設定）する。こ
の結果、インタロック付命令を発行した計算機は、命令
発行時点における優先度が低いために命令が受付けられ
なかったとしても、他の計算機が受付けられる毎にその
優先度が高くなり、少なくとも受付計算機が一巡するま
での間には受付けられる。

以上のプライオリティ割当て制御回路１７によるプライ
オリティ割当て制御の具体例を、第１図に示す計算機番
号テーブル１５の状態において、＜ａ＞最上位のプライ
オリティ３が割当てられている計算機＃０のインタロッ
ク付命令が受付けられた場合、（ｂ）プライオリティ２
が割当てられている計算機＃１のインタロック付命令が
受付けられた場合、（Ｃ）プライオリティ１が割当てら
れている計算機＃２のインタロック付命令が受付けられ
た場合、（ｄ）最下位のプライオリティ０が割当てられ
ている計算機＃３のインタロック付命令が受付けられた
場合について、第３図（ａ）〜（ｄ）に示す。なお、最
下位のプライオリティが割当てられている計算機のイン
タロック付命令が受付けられた場合には、第３図（ｄ）
に示すように、上記したシフトおよびロード操作は不要
である。

さて、・デコーダ１Ｂからインタロック付命令受付通知
用のアクティブな信号２３−１（０≦１≦３）が出力さ
れると、対応する計算機＃ｉはインタロック付命令が受
付られたものとして同命令を実行する。そして、計算機
＃ｉによるインタロック付命令の実行が終了すると、計
算機＃ｉに対応する信号２４−１がアクティブとなる。

信号２４−１がアクティブとなると、アンドゲート２０
−０〜２０−３のうち対応するアンドゲート２０−ｉの
出力信号がアクティブとなる。アンドゲート２０−１が
アクティブとなると予約フラグ１１−０〜１１−３のう
ちの対応する予約フラグ１１−１がリセットする。した
がって、計算機＃０のインタロック付命令が終了した場
合であれば予約フラグ１１−０が、計算機＃１のインタ
ロック付命令が終了した場合であれば予約フラグ１１−
１が、計算機＃２のインタロック付命令が終了した場合
であれば予約フラグ１１−２が、計算機＃３のインタロ
ック付命令が終了した場合であれば予約フラグ１１−３
が、それぞれリセットされることになる。−旦リセット
した予約フラグ１１−１は、計算機＃ｉから再びインタ
ロック付命令が発行された場合に再度セットする。

以上は複合系計算機システムにおける６系の排他をとる
ためのインタロック付命令の受付制御に実施した場合に
ついて説明したが、本発明はマルチプロセッサ間のイン
タロック付命令の受付制御にも応用できる。

［発明の効果］ 以上詳述したようにこの発明によれば、複合系計算機シ
ステムにおける６系からのインタロック付命令の受付制
御のために、各系毎に受付のプライオリティを割当て、
インタロック付命令が受付けられた系のプライオリティ
を常に最下位に設定するようにしたので、多糸のインタ
ロック付命令の受付けを特定の系に偏ることなく自動的
に均等に行うことができる。またインタロック付命令受
付けの均等化により、受付は待ち時間が生じた場合、そ
の待ち時間がインタロック付命令を発行した系に均等に
分散されるため、特定の系の性能低下を小さく抑えるこ
とができる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るインタロック付命令
受付制御回路のブロック構成図、第２図は第１図のプラ
イオリティエンコーダ１４の入力に対する出力の関係を
示す図、第３図は第１図のプライオリティ割当て制御回
路１７によるプライオリティ割当て制御の具体例を示す
図である。 １１−０〜１１−３・・・予約フラグ（状態保持手段）
、１２・・プライオリティ順配列回路、１２−０〜１２
−３．１８・・・セレクタ（ＳＥＬ）、１４・・・プラ
イオリティエンコーダ（優先度検出手段）、１５・・・
計算機番号テーブル（優先度割当て手段）、１７・・・
プライオリティ割当て制御回路（優先度割当て制御手段
）、１８・・・デコーダ（ＤＥＣ。 受付信号出力手段）

Claims (3)

【特許請求の範囲】
1. （１）共有メモリを共有使用する複数の計算機のそれぞ
   れに対応して設けられ、対応する計算機から上記共有メ
   モリを排他使用するためのインタロック付命令が発行さ
   れた場合に第１の論理状態から第２の論理状態に遷移す
   る状態保持手段と、上記インタロック付命令に対する受
   付けの優先度を上記各計算機毎に割当てる優先度割当て
   手段と、 この優先度割当て手段によって上記第２の論理状態にあ
   る上記状態保持手段に対応する計算機に割当てられてい
   る優先度のうちの最も高い優先度を検出する優先度検出
   手段と、 この優先度検出手段によって検出された優先度の割当て
   計算機に対して同計算機からの上記インタロック付命令
   を受付けたことを通知するための信号を出力する受付信
   号出力手段と、 上記優先度検出手段によって検出された優先度の割当て
   計算機の優先度が最下位となるように上記優先度割当て
   手段を制御する優先度割当て制御手段と、 を具備することを特徴とするインタロック付命令受付制
   御回路。
2. （２）上記優先度検出手段によって検出された優先度の
   割当て計算機に対応する上記状態保持手段は、同計算機
   の上記インタロック付命令の実行終了に応じて上記第１
   の論理状態に復帰することを特徴とする第１請求項記載
   のインタロック付命令受付制御回路。
3. （３）上記優先度割当て制御手段は、上記優先度検出手
   段によって検出された優先度の割当て計算機を除く計算
   機の相対的な優先度が変わらないように上記優先度割当
   て手段を制御することを特徴とする第２請求項記載のイ
   ンタロック付命令受付制御回路。