JPH02285750A - Communication controller - Google Patents
Communication controllerInfo
- Publication number
- JPH02285750A JPH02285750A JP1106527A JP10652789A JPH02285750A JP H02285750 A JPH02285750 A JP H02285750A JP 1106527 A JP1106527 A JP 1106527A JP 10652789 A JP10652789 A JP 10652789A JP H02285750 A JPH02285750 A JP H02285750A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- terminal
- synchronizing signal
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 19
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 230000001934 delay Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000005856 abnormality Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明はデータ送信タイミングを改良した通信制御装置
に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a communication control device with improved data transmission timing.
(従来の技術)
例えば、自動販売機の機器内に使用される通信制御装置
は、自動販売機の扉側に設けた主制御部と自動販売機本
体に設けられた端末とから構成されている。主制御部に
はセレクションスイッチや販売スイッチが接続されると
ともに硬貨を処理するコインメック等が接続されている
。又、端末には売切れスイッチや商品を搬出するための
ソレノイドコイル等が接続されている。そして、セレク
ションスイッチの操作内容等のデータは主制御部から通
信回線を通して端末の制御部へ送信される。第4図はか
かる通信制御装置の概略構成図であって、主制御部1か
ら端末2へはデータを送信する際に同期信号が送出され
る。ここで、デー、夕及び同期信号の送出タイミングは
第5図に示すように同期信号をローレベルとして所定期
間を経過後にデータを送出するように設定されている。(Prior art) For example, a communication control device used in a vending machine device consists of a main control unit installed on the door side of the vending machine and a terminal installed in the vending machine body. . A selection switch and a vending switch are connected to the main control unit, as well as a coin mech for processing coins, etc. In addition, a sold-out switch, a solenoid coil for transporting products, etc. are connected to the terminal. Then, data such as the operation details of the selection switch is transmitted from the main control section to the control section of the terminal through the communication line. FIG. 4 is a schematic configuration diagram of such a communication control device, in which a synchronization signal is sent from the main control section 1 to the terminal 2 when transmitting data. Here, the transmission timing of the data, evening, and synchronization signals is set so that the synchronization signal is set at a low level and the data is transmitted after a predetermined period has elapsed, as shown in FIG.
具体的な動作を第6図に示す送信流れ図を参照して説明
すると、主制御部1はステップslにおいてローレベル
の同期信号を送出するとともにステップs2においてタ
イマ3からの信号をカウントする。The specific operation will be explained with reference to the transmission flowchart shown in FIG. 6. The main control section 1 sends out a low-level synchronization signal in step s1, and counts the signal from the timer 3 in step s2.
そして、カウントの結果、所定期間tだけ経過すると主
制御部1はステップS4においてデータを送出する。Then, as a result of counting, when a predetermined period t has elapsed, the main control section 1 sends out data in step S4.
以上のようにデータは同期信号の送出の後、所定期間【
だけ経過してから送出されるが、実際には所定期間を経
過後に送出されない場合がある。As mentioned above, data is transmitted for a predetermined period [
However, in reality, it may not be sent after the predetermined period has elapsed.
法衣は同期信号の送出時からデータの送出までの許容期
間範囲とそれに対する実際の期間を示している。The vestibule indicates the allowable period range from the time the synchronization signal is sent to the time the data is sent, and the actual period.
この表から分かるように規格Aの場合、許容期間範囲の
最大値は規格値313μSeeを大きく越えて530μ
Seeとなり、又規格Bの場合に許容期間範囲の最小値
は規格値1667μSeeよりもかなり短い1140μ
Seeとなっている。このようにデータが許容時間範囲
内に送出されなければ、端末においてデータを正確に受
信することが困難となる。As can be seen from this table, in the case of standard A, the maximum value of the allowable period range is 530μ, far exceeding the standard value of 313μSee.
See, and in the case of standard B, the minimum value of the allowable period range is 1140 μ, which is much shorter than the standard value of 1667 μ See.
See. If the data is not sent within the allowable time range, it will be difficult for the terminal to receive the data accurately.
(発明が解決しようとする課題)
以上のように同期信号の送出時から許容期間範囲内にデ
ータが送出されない場合があり、端末においてデータを
正確に受信することが困難となっている。(Problems to be Solved by the Invention) As described above, there are cases where data is not sent within the permissible period from the time when the synchronization signal is sent, making it difficult for the terminal to accurately receive data.
そこで本発明は、同期信号の送出時から許容期間範囲内
にデータを送出できる信頼性の高い通信制御装置を提供
することを目的とする。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a highly reliable communication control device that can send data within a permissible period from the time when a synchronization signal is sent.
[発明の構成]
(課題を解決するための手段)
本発明は、データを送出するとともにこのデータ送出後
に同期信号の終了信号を送出しかつクロック信号を発生
する送信制御部と、データの立ち下がりを検出して同期
信号を発生して端末へ送出しかつ同期信号終了信号を受
けて同期信号の発生を終了する同期信号発生回路と、ク
ロック信号に基づいてデータを所定期間遅延して端末へ
送出するデータ送信回路とを備えて上記目的を達成しよ
うとする通信制御装置である。[Structure of the Invention] (Means for Solving the Problems) The present invention provides a transmission control unit that transmits data, transmits an end signal of a synchronization signal after transmitting the data, and generates a clock signal, and a synchronization signal generation circuit that detects the synchronization signal, generates a synchronization signal, sends it to the terminal, and ends the generation of the synchronization signal upon receiving the synchronization signal end signal, and delays the data by a predetermined period based on the clock signal and sends it to the terminal. A communication control device is provided with a data transmission circuit to achieve the above object.
(作 用)
このような手段を備えたことにより、データが送信制御
部から送出されると、同期信号発生回路はデータの立ち
下がりを検出して同期信号を発生して端末へ送出しかつ
送信制御部からの同期信号の終了信号を受けて同期信号
の発生を終了する。(Function) By providing such a means, when data is sent from the transmission control section, the synchronization signal generation circuit detects the falling edge of the data, generates a synchronization signal, and sends it to the terminal and transmits it. Upon receiving a synchronization signal end signal from the control section, generation of the synchronization signal is terminated.
又、データ送信回路はデータを送信制御部からのクロッ
ク信号に基づいて所定期間遅延して端末へ送出する。Further, the data transmission circuit delays the data by a predetermined period based on the clock signal from the transmission control section and transmits the data to the terminal.
(実施例)
以下、本発明の一実施例について図面を参照して説明す
る。(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.
第1図は通信制御装置の構成図である。10はマイクロ
コンピュータであって、このマイクロコンピュータ10
はデータTXDをp、端子から送出するとともにこのデ
ータTXDの送出後に同期信号SYNの終了信号eを送
出しかつ400nsのクロック信号をCLK端子から送
出する機能を有するものである。FIG. 1 is a configuration diagram of a communication control device. 10 is a microcomputer, and this microcomputer 10
has the function of transmitting data TXD from the terminal P, and after transmitting this data TXD, transmitting the end signal e of the synchronizing signal SYN and transmitting a 400 ns clock signal from the CLK terminal.
11は同期信号発生回路であって、この回路11はデー
タTXDの立ち下がりを検出して同期信号SYNを発生
して端末12へ送出しかつ同期信号SYNの終了信号e
を受けて625μs〜1667μs期間ローレベルとす
る同期信号SYNの発生を終了する機能を有するもので
ある。Reference numeral 11 denotes a synchronization signal generation circuit, which detects the falling edge of data TXD, generates a synchronization signal SYN, sends it to the terminal 12, and generates an end signal e of the synchronization signal SYN.
It has a function of receiving the synchronization signal SYN and terminating the generation of the synchronization signal SYN, which is kept at a low level for a period of 625 μs to 1667 μs.
具体的な構成はフリップフロップ13が設けられ、この
フリップフロップ13に同期信号の終了信号eがセット
信号として入力されるとともにデータTXDが入力信号
として入力している。このフリップフロップ13の出力
端子はゲー、ト回路14の一端を通してインバータ15
に接続されている。Specifically, a flip-flop 13 is provided, to which an end signal e of a synchronization signal is input as a set signal, and data TXD is input as an input signal. The output terminal of this flip-flop 13 is connected to the inverter 15 through one end of the gate circuit 14.
It is connected to the.
なお、ゲート回路14の他端はマイクロコンピュータ1
0のp、端子と接続されている。Note that the other end of the gate circuit 14 is connected to the microcomputer 1.
It is connected to the p terminal of 0.
一方、16はデータ送信回路であって、この回路16は
クロック信号に基づいてデータTXDを所定期間を例え
ば104μs〜313μsだけ遅延して端末12へ送出
する機能を有するものである。具体的な構成はクロック
信号を32分周するカウンタ17と、このカウンタ17
の出力を18クロツクだけシフトして出力するシフトレ
ジスタ18とから構成されている。なお、マイクロコン
ピュータ10はデータTXDを送出する際に端末12と
の間で制御信号等の授受が行われるが、このときに端末
12に異常が発生していればp、端子の出力信号aをL
ooses〜800m5の期間ローレベルとする強制リ
セットを行う機能を有している。On the other hand, 16 is a data transmitting circuit, and this circuit 16 has a function of transmitting data TXD to the terminal 12 with a delay of a predetermined period, for example, 104 μs to 313 μs, based on a clock signal. The specific configuration includes a counter 17 that divides the clock signal by 32, and a counter 17 that divides the clock signal by 32.
The shift register 18 shifts the output of the clock by 18 clocks and outputs the shifted signal. Note that when the microcomputer 10 sends data TXD, control signals and the like are exchanged with the terminal 12. If an abnormality occurs in the terminal 12 at this time, the microcomputer 10 sends p and the output signal a of the terminal. L
It has a function of forcibly resetting the signal to a low level for a period of ooses to 800m5.
次に上記の如く構成された装置の作用について第2図に
示すタイミング図を参照して説明する。Next, the operation of the apparatus constructed as described above will be explained with reference to the timing chart shown in FIG.
データTXDを送出する際、マイクロコンピュータ10
はp2端子の出力eをハイレベルとするとともにp、端
子の出力aをハイレベルとする。これにより、フリップ
フロップ13がセットされるとともにゲート回路14に
p、端子の出力aがゲート信号として入力する。この状
態にマイクロコンピュータ10は時刻11においてI)
+端子からデータTXDを送出する。なお、このデータ
TXDの先頭はスタートビットであり、そのレベルはロ
ーレベルとなっている。しかるに、このデータTXDは
フリップフロップ13に送られるとともにシフトレジス
タ18に送られる。When sending data TXD, the microcomputer 10
sets the output e of the p2 terminal to a high level, and also sets the output a of the p terminal to a high level. As a result, the flip-flop 13 is set and the output a of the terminal p is input to the gate circuit 14 as a gate signal. In this state, the microcomputer 10 is at time 11 I)
Data TXD is sent from the + terminal. Note that the beginning of this data TXD is a start bit, and its level is low. However, this data TXD is sent to the flip-flop 13 and also to the shift register 18.
フリップフロップ13はデータTXDのスタートビット
の立ち下がりを検出すると、出力信号すをローレベルと
する。これにより、ゲート回路14の出力レベルがハイ
レベルとなってインバータ15からはローレベルの同期
信号SYNが送出される。端末12はこの同期信号SY
Nを受けると、この受けたときから許容期間範囲内にデ
ータTXDが送られてくると判断する。When the flip-flop 13 detects the fall of the start bit of the data TXD, it sets the output signal S to a low level. As a result, the output level of the gate circuit 14 becomes high level, and the inverter 15 outputs a low level synchronization signal SYN. The terminal 12 receives this synchronization signal SY.
When N is received, it is determined that data TXD will be sent within the allowable period from the time of reception.
一方、カウンタ17はクロック信号を32分周してシフ
トレジスタ18に送出する。このシフトレジスタ18は
データTXDをカウンタ17の出力に従って18シフト
して遅延して送出する。具体的には400nsのクロッ
ク信号を32分周すると12.8μsとなり、さらに1
8シフトすることによってデータTXDの遅延期間tは
230.4μsとなる。従って、ローレベルの同期信号
SYNが送出されてから期間を経過後にデータTXD’
が端末12に送出される。かくして、端末12はデータ
TXD’を受信する。そうして、マイクロコンピュータ
10はデータTXDを送出してから所定時間経過後の時
刻t2においてp2端子の出力信号eをハイレベルとし
、この信号を同期信号SYNの終了信号としてフリップ
フロップ13へ送出スる。On the other hand, the counter 17 divides the clock signal by 32 and sends it to the shift register 18. The shift register 18 shifts the data TXD by 18 according to the output of the counter 17, delays it, and sends it out. Specifically, dividing a 400ns clock signal by 32 results in 12.8μs, which is further divided by 1
By shifting by 8, the delay period t of data TXD becomes 230.4 μs. Therefore, after a period has elapsed since the low-level synchronization signal SYN was sent, the data TXD'
is sent to the terminal 12. Terminal 12 thus receives data TXD'. Then, the microcomputer 10 sets the output signal e of the p2 terminal to a high level at time t2 after a predetermined period of time has passed after sending out the data TXD, and sends this signal to the flip-flop 13 as the end signal of the synchronizing signal SYN. Ru.
これによ、す、フリップフロップ13の出力すはハイレ
ベルとなって同期信号SYNはハイレベルとなる。かく
して、625μs〜1667μsの期間範囲の同期信号
SYNが作成される。As a result, the output of the flip-flop 13 becomes high level, and the synchronizing signal SYN becomes high level. In this way, a synchronization signal SYN with a period range of 625 μs to 1667 μs is created.
ところで、マイクロコンピュータ10はデータTXDを
送出する際に端末12との間で制御信号等の授受を行な
うが、このときに端末12に異常が発生していれば、例
えば時刻t3においてp、端子の出力信号aをローレベ
ルとする。これにより、同期信qsYNはハイレベルと
なって、この時刻t3にデータTXDの送信は強制的に
リセットされる。By the way, the microcomputer 10 sends and receives control signals and the like to and from the terminal 12 when transmitting data TXD, but if an abnormality occurs in the terminal 12 at this time, for example, at time t3, the terminal p, The output signal a is set to low level. As a result, the synchronization signal qsYN becomes high level, and the transmission of data TXD is forcibly reset at this time t3.
このように上記一実施例においては、データTXDが送
出されると、データTXDのスタートビットを検出して
同期信号SYNを端末12へ送出してこの同期信号を終
了信号eにより終了し、かつデータTXDをクロック信
号に基づいて所定期間tだけ遅延して端末12へ送出す
るようにしたので、同期信号SYNがローレベルとなっ
た時から許容期間範囲内にデータTXDを確実に送出で
きる。又、同期信号SYNの期間及び同期信号SYNが
送出されてからデータTXDが送出される間での期間は
マイクロコンピュータ10によって直接制御されている
ので、外部ノイズの影響を受けずかつコストダウンが図
れる。In the above-mentioned embodiment, when the data TXD is sent, the start bit of the data TXD is detected, the synchronization signal SYN is sent to the terminal 12, this synchronization signal is terminated by the end signal e, and the data Since TXD is delayed by a predetermined period t based on the clock signal and sent to the terminal 12, data TXD can be reliably sent within the allowable period from when the synchronization signal SYN becomes low level. Furthermore, since the period of the synchronizing signal SYN and the period from when the synchronizing signal SYN is sent to when the data TXD is sent are directly controlled by the microcomputer 10, it is not affected by external noise and costs can be reduced. .
次に上記一実施例を自動販売機に適用した場合について
第3図を参照して説明する。同図は自動販売機を扉側と
本体側とに分けて示してあり、扉側には主制御部20が
設けられている。この主制御部20は第1図に示すマイ
クロコンピュータ10、同期信号発生回路11及びデー
タ送信回路16を備えている。この主制御部20には金
額表示器21やコインメック22、さらにセレクション
スイッチ、販売ランプ、売切れランプなどが接続されて
いる。一方、本体側には端末制御部23が設けられ、こ
の端末制御部23と主制御部20とが通信回線24を介
して接続されている。端末制御部23には紙幣を処理す
るビルバリ25が接続されるとともに売切れスイッチや
ソレノイドがなどが接続されている。Next, a case where the above embodiment is applied to a vending machine will be described with reference to FIG. 3. The figure shows the vending machine divided into a door side and a main body side, and the main control section 20 is provided on the door side. This main control section 20 includes a microcomputer 10, a synchronization signal generation circuit 11, and a data transmission circuit 16 shown in FIG. The main control unit 20 is connected to an amount display 21, a coin mech 22, a selection switch, a sales lamp, a sold-out lamp, and the like. On the other hand, a terminal control section 23 is provided on the main body side, and this terminal control section 23 and the main control section 20 are connected via a communication line 24. A bill validator 25 for processing banknotes is connected to the terminal control unit 23, as well as a sell-out switch, a solenoid, and the like.
このような構成であれば、主制御部20はローレベルの
同期信号SYNを端末制御部23へ送出して所定期間経
過後にデータTXDを同端末制御部23へ送出する。し
かるに、端末制御部23はデータTXDの内容に従って
ソレノイドなどを動作させて商品を搬出する。With this configuration, the main control section 20 sends a low-level synchronization signal SYN to the terminal control section 23, and after a predetermined period has elapsed, sends data TXD to the terminal control section 23. However, the terminal control unit 23 operates a solenoid or the like according to the contents of the data TXD to carry out the product.
以上のように上記第1図に示す装置を自動販売機に適用
すれば、自動販売機の通信方式に適合しかつ確実にデー
タTXDを送信できる。As described above, if the device shown in FIG. 1 is applied to a vending machine, data TXD can be reliably transmitted while being compatible with the communication system of the vending machine.
なお、本発明は上記一実施例に限定されるものでなくそ
の主旨を逸脱しない範囲で変形してもよい。Note that the present invention is not limited to the above-mentioned embodiment, and may be modified without departing from the spirit thereof.
[発明の効果]
以上詳記したように本発明によれば、同期信号の送出時
から許容期間範囲内にデータを送出できる信頼性の高い
通信制御装置を提供できる。[Effects of the Invention] As described in detail above, according to the present invention, it is possible to provide a highly reliable communication control device that can transmit data within a permissible period from the time of transmitting a synchronization signal.
第1図乃至第3図は本発明に係わる通信制御装置を説明
するための図であって、第1図は構成図、第2図は動作
タイミング図、第3図は自動販売機に適用した場合を説
明するための図、第4図乃至第6図は従来技術を説明す
るための図である。
10・・・マイクロコンピュータ、11・・・同期信号
発生回路、12・・・端末、13・・・フリップフロッ
プ、14・・・ゲート回路、15・・・インバータ、1
6・・・データ送信回路、17・・・カウンタ1.18
・・・シフトレジスタ。
出願人代理人 弁理士 鈴江武彦
第4図
第 1 図
第 2 図
第5図1 to 3 are diagrams for explaining the communication control device according to the present invention, in which FIG. 1 is a configuration diagram, FIG. 2 is an operation timing diagram, and FIG. 3 is a communication control device applied to a vending machine. FIGS. 4 to 6 are diagrams for explaining the conventional technology. DESCRIPTION OF SYMBOLS 10... Microcomputer, 11... Synchronous signal generation circuit, 12... Terminal, 13... Flip-flop, 14... Gate circuit, 15... Inverter, 1
6...Data transmission circuit, 17...Counter 1.18
...Shift register. Applicant's Representative Patent Attorney Takehiko Suzue Figure 4 Figure 1 Figure 2 Figure 5
Claims (1)
の終了信号を送出しかつクロック信号を発生する送信制
御部と、前記データの立ち下がりを検出して同期信号を
発生して端末へ送出しかつ前記同期信号終了信号を受け
て前記同期信号の発生を終了する同期信号発生回路と、
前記クロック信号に基づいて前記データを所定期間遅延
して前記端末へ送出するデータ送信回路とを具備したこ
とを特徴とする通信制御装置。a transmission control section that transmits data and, after transmitting the data, transmits an end signal of a synchronization signal and generates a clock signal; a synchronization signal generation circuit that receives a signal end signal and ends the generation of the synchronization signal;
A communication control device comprising: a data transmission circuit that delays the data for a predetermined period based on the clock signal and sends the data to the terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1106527A JPH0626367B2 (en) | 1989-04-26 | 1989-04-26 | Communication control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1106527A JPH0626367B2 (en) | 1989-04-26 | 1989-04-26 | Communication control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02285750A true JPH02285750A (en) | 1990-11-26 |
JPH0626367B2 JPH0626367B2 (en) | 1994-04-06 |
Family
ID=14435868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1106527A Expired - Lifetime JPH0626367B2 (en) | 1989-04-26 | 1989-04-26 | Communication control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0626367B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58119253U (en) * | 1981-08-28 | 1983-08-13 | 株式会社東芝 | 2-wire half-duplex communication modem |
JPS6286945A (en) * | 1985-10-11 | 1987-04-21 | Sumitomo Electric Ind Ltd | Data communication system |
-
1989
- 1989-04-26 JP JP1106527A patent/JPH0626367B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58119253U (en) * | 1981-08-28 | 1983-08-13 | 株式会社東芝 | 2-wire half-duplex communication modem |
JPS6286945A (en) * | 1985-10-11 | 1987-04-21 | Sumitomo Electric Ind Ltd | Data communication system |
Also Published As
Publication number | Publication date |
---|---|
JPH0626367B2 (en) | 1994-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4887262A (en) | Single-channel bus system for multi-master use with bit cell synchronization, and master station comprising a bit cell synchronization element suitable for this purpose | |
NL8005976A (en) | TWO-WIRE BUS SYSTEM WITH A CLOCK-LINE WIRE AND A DATA LINE WIRE FOR CONNECTING A NUMBER OF STATIONS. | |
CN111880603B (en) | Multi-chassis feedback result control trigger synchronization method, device, equipment and medium | |
US6763413B2 (en) | Method for the serial transfer of data between two electronic bus stations and bus station for use in said method | |
JPH082055B2 (en) | Data processing device | |
US4811277A (en) | Communication interface | |
US6223298B1 (en) | Interface for communication with an IC card, and apparatus fitted with such an interface | |
JPH02253464A (en) | Programmable data transfer timing | |
JP3919990B2 (en) | Timing synchronization system, apparatus used in the system, and timing synchronization method | |
EP1946475B1 (en) | Data interface and method of seeking synchronization | |
EP3327579B1 (en) | Serial data communications using a uart module and method therefor | |
JPH02285750A (en) | Communication controller | |
JPS6217779B2 (en) | ||
JP2002164873A (en) | Digital audio device | |
KR950009409B1 (en) | Serial input/output interface device and rnethod there of | |
JP2560141B2 (en) | Data compensation method in asynchronous data transfer | |
EP1128272B1 (en) | Method for the serial transfer of data between two electronic bus stations and bus station for use in said method | |
JPS6278657A (en) | Transmitting method for bit and byte synchronizing data through serial interface | |
US5617562A (en) | Receiving circuit reset upon reception of burst data and transmission/reception system utilizing the same | |
KR100222041B1 (en) | Signal processing apparatus | |
KR100267344B1 (en) | Apparatus and method for collision protecting of transmitting data in hdlc bus structured switching system | |
JP3063291B2 (en) | Line monitoring circuit | |
JP2570183B2 (en) | Serial communication circuit | |
JPH11177543A (en) | Serial communication equipment and its method | |
JPH0715419A (en) | Controller for device |