JPH02284338A - Flat display - Google Patents
Flat displayInfo
- Publication number
- JPH02284338A JPH02284338A JP10626089A JP10626089A JPH02284338A JP H02284338 A JPH02284338 A JP H02284338A JP 10626089 A JP10626089 A JP 10626089A JP 10626089 A JP10626089 A JP 10626089A JP H02284338 A JPH02284338 A JP H02284338A
- Authority
- JP
- Japan
- Prior art keywords
- address electrode
- electrode substrate
- panel
- front panel
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 125000006850 spacer group Chemical group 0.000 claims abstract description 26
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 4
- 238000010894 electron beam technology Methods 0.000 abstract description 10
- 238000000034 method Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 6
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 2
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、電子ビームによってデイスプレィパネルの蛍
光体を励起して画像を表示する装置、特に大画面TVに
好適なフラットディスプレイに関するものである。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a device that displays an image by exciting phosphors in a display panel with an electron beam, and particularly to a flat display suitable for large-screen TVs. .
(従来の技術)
ハイビジョン用大画面の壁掛けTVを目指して、各種方
式のフラットディスプレイが研究されている。ところで
、従来よりデイスプレィとして一般に使用されているC
RTは、高速の電子ビームが蛍光体を照射して励起する
から、画質の点から考えると最も優れている。しかし、
40インチ以上のハイビジョンTV用のCRTに於いて
は、重量が170kg、奥行が850mmを越えるため
、一般家庭用としては受は容れ難い。(Prior Art) Various types of flat displays are being researched with the aim of creating high-definition large-screen wall-mounted TVs. By the way, C
RT is the most superior method in terms of image quality because a high-speed electron beam irradiates and excites the phosphor. but,
CRTs for high-definition TVs of 40 inches or more have a weight of 170 kg and a depth of over 850 mm, making them unacceptable for general home use.
そこで、カソードから高速電子ビームを放出し、これを
XYマトリクス電極の制御によって、蛍光面の所定アド
レスを叩く様にした電子ビーム方式のフラットディスプ
レイが提案されている(米国特許第4719388号及
び特開昭6l−242489)。Therefore, an electron beam type flat display has been proposed in which a high-speed electron beam is emitted from a cathode and is controlled by an XY matrix electrode to strike a predetermined address on a phosphor screen (U.S. Pat. No. 4,719,388 and Japanese Patent Laid-Open No. (Sho 6l-242489).
第7図は上記米国特許に係るフラットディスプレイの構
成を示している。これは内面に蛍光面を具えた前面パネ
ル(10)と内面にバック電極(72)を具えた背面パ
ネル(70)とによって形成した扁平な空間に、ライン
状フィラメントカソード(80)とアドレス電極基板(
12)を配備すると共に、フィラメントカソード(80
)とアドレス電極基板(12)との間に、これ等と平行
にグリッド状の加速電極(9)を配備したものである。FIG. 7 shows the configuration of a flat display according to the above-mentioned US patent. This is a flat space formed by a front panel (10) with a fluorescent screen on the inside and a back panel (70) with a back electrode (72) on the inside, and a linear filament cathode (80) and an address electrode substrate. (
12) and a filament cathode (80
) and the address electrode substrate (12), a grid-shaped accelerating electrode (9) is arranged in parallel thereto.
アドレス電極基板(12)には、第1アドレス電極(4
0)と第2アドレス電極(60)とが交叉する点に夫々
アパチャー(53)が開設されている。該装置に於いて
は、選択された2本のアドレス電極(40) (6G)
に同時にプラス電圧が印加されると、これらの電極の交
叉点に位置するアパチャー(53)から電子ビームが引
き出され、高電圧に印加された前面パネル(10)の蛍
光面を照射し発光させるのである。The address electrode substrate (12) has first address electrodes (4
Apertures (53) are provided at the points where the electrodes 0) and the second address electrodes (60) intersect, respectively. In the device, two selected address electrodes (40) (6G)
When a positive voltage is simultaneously applied to the electrodes, an electron beam is extracted from the aperture (53) located at the intersection of these electrodes, and irradiates the fluorescent screen of the front panel (10) to which a high voltage is applied, causing it to emit light. be.
この方式は基本的にはCRTと同じ原理であるから、フ
ラットディスプレイの他方式、例えばプラズマデイスプ
レィパネル(POP)方式、液晶デイスプレィ(LCD
)方式、蛍光表示管(VFD)方式等と比べて、より高
い画質が得られる。This method is basically the same principle as CRT, so it can be used with other flat display methods, such as plasma display panel (POP) method and liquid crystal display (LCD).
) method, fluorescent display tube (VFD) method, etc., higher image quality can be obtained.
(解決しようとする課題)
高速電子ビーム方式の場合、デイスプレィ内部は10−
”Torrの真空状態に維持されるがら、前面及び背面
パネルには、大気圧によって大なる圧縮力が加わる。デ
イスプレィが小形であれば、パネルのガラス厚さを増す
ことで、必要な耐圧が得られ、爆縮を防止することが出
来たが、第7図に示す構造のハイビジョン用の大型デイ
スプレィでは、ガラス板厚を増すと、重量は非常に大き
くなる問題がある。(Problem to be solved) In the case of high-speed electron beam method, the inside of the display is 10-
”While maintained in a vacuum of Torr, the front and back panels are subjected to large compressive forces due to atmospheric pressure. If the display is small, the necessary pressure resistance can be achieved by increasing the glass thickness of the panel. However, in a large high-definition display having the structure shown in FIG. 7, there is a problem in that increasing the thickness of the glass plate increases the weight significantly.
又、第7図のアドレス電極基板(12)に於いては、第
8図Aに示す様に、第1アドレス電極(40)と第2ア
ドレス電極(60)とが基体(50)を挾んで交叉する
領域の中央部に1個のアパチャー(53)が開設される
から、アパチャーや各電極の製造時における誤差の累積
により、第8図Bの如く、アパチャー(53)が両電極
(40) (60)の交叉領域からずれることがある。Further, in the address electrode substrate (12) of FIG. 7, as shown in FIG. 8A, the first address electrode (40) and the second address electrode (60) sandwich the base (50). Since one aperture (53) is opened in the center of the intersecting region, due to the accumulation of errors during manufacturing of the aperture and each electrode, the aperture (53) is connected to both electrodes (40) as shown in FIG. 8B. (60) may deviate from the intersection area.
従って、位置ずれが極端な場合は、第8図Cのごとくア
パチャー(53)が両電極(40) (60)の交叉領
域から完全に外れ、これによって全く発光しない画素が
生じて画質の低下を招来する。Therefore, if the positional deviation is extreme, the aperture (53) will completely deviate from the intersection area of the electrodes (40) and (60) as shown in Figure 8C, resulting in pixels that do not emit light at all, resulting in a decrease in image quality. Invite.
一方、出願人は第5図に示す様に、背面パネル(7)に
複数のスペーサ条(71)を突設してアドレス電極基板
(12)を支持すると共に、アドレス電極基板(12)
と前面パネル(1)との間の空間に、多数のアパチャー
(32)を有するスペーサパネル(3)を配置して、耐
圧強度を上げたフラットディスプレイを考案した。On the other hand, as shown in FIG.
A spacer panel (3) having a large number of apertures (32) is arranged in the space between the front panel (1) and the front panel (1), thereby devising a flat display with increased pressure resistance.
しかし、第5図のフラットディスプレイに於いては、ス
ペーサパネル(3)のアパチャー(32)とアドレス電
極基板(12)のアパチャー(52)とを正確に一致さ
せる必要があり、両アパチャーに位置ずれが生じると、
電子の通過領域が狭まって、画面に発光ムラを生じる問
題があった。第6図はこの問題の最悪の状態を示してお
り、図中にハツチングで示す両アパチャーの重なり部分
、即ち電子の直進透過領域は極めて小さくなる。However, in the flat display shown in Fig. 5, it is necessary to precisely match the aperture (32) of the spacer panel (3) and the aperture (52) of the address electrode substrate (12), and there is a need to accurately match the aperture (52) of the address electrode substrate (12). occurs,
There was a problem in that the area through which electrons passed became narrower, causing uneven light emission on the screen. FIG. 6 shows the worst case of this problem, in which the overlapping area of both apertures, indicated by hatching in the figure, ie, the region through which electrons pass straight through becomes extremely small.
本発明の目的は、爆縮を防止出来、然も発光ムラを抑制
したフラットディスプレイを提供することである。An object of the present invention is to provide a flat display that can prevent implosion and suppress uneven light emission.
(課題を解決する為の手段)
本発明に係るフラットディスプレイに於いては、前面パ
ネル(1)と背面パネル(7)との間の扁平な空間に、
フィラメントカソード(8)及びアドレス電極基板(1
2)を配置している。(Means for Solving the Problems) In the flat display according to the present invention, in the flat space between the front panel (1) and the back panel (7),
Filament cathode (8) and address electrode substrate (1
2) is placed.
アドレス電極基板(12)には、基体(5)を挾んで両
アドレス電極(4)(6)が交叉する各領域に、1以上
のアパチャー(51)が開設されている。One or more apertures (51) are provided in the address electrode substrate (12) in each area where both the address electrodes (4) and (6) intersect with the base body (5) in between.
又、アドレス電極基板(12)と前面パネル(1)との
間にスペーサパネル(3)を配置している。該スペーサ
パネル(3)には、アドレス電極基板(12)側から前
面パネル(1)側に向かって断面形状が縮小する複数の
アパチャー(31)が全面に開設されてぃる。Further, a spacer panel (3) is arranged between the address electrode substrate (12) and the front panel (1). A plurality of apertures (31) whose cross-sectional shape decreases from the address electrode substrate (12) side to the front panel (1) side are opened on the entire surface of the spacer panel (3).
(作 用)
フィラメントカソード(8)は常時電子を放出している
が、アドレス電極基板(12)のアドレス電極(4)(
6)にアドレス信号電圧が印加されると、アドレス位置
に最も近いフィラメントカソード(8)から電子ビーム
が引き寄せられ、該電子ビームは、アドレス電極基板(
12)のアドレス位置のアパチャー (51)及びスペ
ーサパネル(3)のアパチャー(31)を経て、前面パ
ネル(1)の対応位置の蛍光体(2)を照射する。(Function) Although the filament cathode (8) always emits electrons, the address electrode (4) of the address electrode substrate (12)
When an address signal voltage is applied to (6), an electron beam is attracted from the filament cathode (8) closest to the address position, and the electron beam is directed to the address electrode substrate (
The phosphor (2) at the corresponding position on the front panel (1) is irradiated through the aperture (51) at the address position of 12) and the aperture (31) of the spacer panel (3).
(発明の効果)
本発明に係るフラットディスプレイに於いては、アドレ
ス電極基板(12)の両アドレス電極(4) (6)が
交叉する各領域に、1以上のアパチャー(51)が開設
されているから、例えば両電極の交叉領域に複数個のア
パチャー(51)を設ける際、アパチャー(51)の位
置にずれが生じても、前記交叉領域には必ず1以上のア
パチャー(51)が開口することになるから、電子の通
過領域は確保される。(Effects of the Invention) In the flat display according to the present invention, one or more apertures (51) are provided in each area where both address electrodes (4) and (6) of the address electrode substrate (12) intersect. Therefore, for example, when providing a plurality of apertures (51) in the intersection region of both electrodes, even if the positions of the apertures (51) are shifted, one or more apertures (51) will always open in the intersection region. Therefore, a region through which electrons can pass is secured.
又、スペーサパネル(3)のアパチャー(31)は、ア
ドレス電極基板(12)側が十分に広く開口しているか
ら、アドレス電極基板(12)を通過した電子ビームが
スペーサパネル(3)によって妨げられることはない。In addition, since the aperture (31) of the spacer panel (3) has a sufficiently wide opening on the address electrode substrate (12) side, the electron beam passing through the address electrode substrate (12) is blocked by the spacer panel (3). Never.
然も、スペーサパネル(3)のアパチャー(31)は、
前面パネル(1)側に縮小しているから、アドレス電極
基板(12)側の開口を大きくしても、十分な強度を維
持し、前面パネル(1)に作用する大気圧を十分な耐力
で支える。However, the aperture (31) of the spacer panel (3) is
Since it is reduced to the front panel (1) side, even if the opening on the address electrode substrate (12) side is enlarged, sufficient strength can be maintained and the atmospheric pressure acting on the front panel (1) can be withstood with sufficient strength. support.
従って本発明のフラットディスプレイによれば、爆縮が
防止され、同時に発光ムラが抑制される。Therefore, according to the flat display of the present invention, implosion is prevented and uneven light emission is suppressed at the same time.
(実施例)
図面及び以下の説明は本発明の1つの実施例を示すもの
であって、これを特許請求の範囲を減縮するために理解
すべきでない。Embodiments The drawings and the following description depict one embodiment of the invention, and should not be interpreted as limiting the scope of the claims.
第1図及び第2図に示す如く、フラットディスプレイは
、前面パネル(1)、スペーサパネル(3)、アドレス
電極基板(12)及び背面パネル(7)を積み重ねて構
成され、背面パネル(7)の周囲は前面パネル(1)の
内面と一体に結合し、扁平な密閉空間を形成する。As shown in FIGS. 1 and 2, a flat display is constructed by stacking a front panel (1), a spacer panel (3), an address electrode substrate (12), and a back panel (7). The periphery of the front panel (1) is integrated with the inner surface of the front panel (1) to form a flat sealed space.
前面パネル(1)は横長さ880mm、縦長さ497m
m。Front panel (1) has a horizontal length of 880 mm and a vertical length of 497 m.
m.
厚さ3〜4mmの大型パネルであって、内面には公知の
とおり、赤、青、緑の3原色の蛍光体(2)が所定の画
素ピッチで形成されている。It is a large panel with a thickness of 3 to 4 mm, and as is well known, phosphors (2) of the three primary colors of red, blue, and green are formed on the inner surface at a predetermined pixel pitch.
背面パネル(7)は3〜4mmのガラス板によって形成
され、内面には一定ピッチで高さ略0.3mmのスペー
サ条(71)が突設されている。該スペーサ状(30)
は、アドレス電極基板(12)側が徐々に幅狭に形成さ
れ、スペーサ条の両側面は背面パネル(7)の板面に対
して、対称的に傾斜している。The back panel (7) is formed of a glass plate of 3 to 4 mm, and spacer strips (71) with a height of about 0.3 mm are protruded at a constant pitch on the inner surface. The spacer shape (30)
The width is gradually narrowed on the address electrode substrate (12) side, and both side surfaces of the spacer strip are symmetrically inclined with respect to the plate surface of the rear panel (7).
背面パネル(7)の内側には、スペーサ条(71)によ
って挟まれた各空間に、ライン状フィラメントカソード
(14)が緊張状態で張設されている。該カソードは直
径30〜50μmのタングステンワイヤーに酸化バリウ
ム等の電子のエミッター材を塗布したものである。On the inside of the back panel (7), line-shaped filament cathodes (14) are stretched under tension in each space between spacer strips (71). The cathode is a tungsten wire with a diameter of 30 to 50 μm coated with an electron emitter material such as barium oxide.
・背面パネル(7)の内面及びスペーサ条(71)の全
長側面を金属膜によって覆い、バック電極(72)を形
成する。- Cover the inner surface of the back panel (7) and the entire length side surface of the spacer strip (71) with a metal film to form a back electrode (72).
フィラメントカソード(8)は公知のとおり零ボルトを
中心電圧として振幅±2■の範囲で100KHzの交流
が加わり、自由電子を放出している。As is well known, the filament cathode (8) emits free electrons by applying an alternating current of 100 KHz with an amplitude of ±2 cm with the center voltage being 0 volts.
一方、バック電極(72)は直流零ボルト或いはやや高
い電位に保たれて、カソードの周面から電子の放出を容
易にする。On the other hand, the back electrode (72) is maintained at zero volts DC or a slightly higher potential to facilitate the emission of electrons from the circumferential surface of the cathode.
アドレス電極基板(12)は、ガラス或いはセラミック
によって形成された厚さ1mmの板状基体(5)の一方
の表面に、XYマトリックスの一方に向かう第1アドレ
ス電極(4)を形成し、基体(5)の他方の表面には前
記アドレス電極と直交して伸びる第2アドレス電極(6
)を形成する。The address electrode substrate (12) has a first address electrode (4) facing one side of the XY matrix formed on one surface of a plate-like substrate (5) made of glass or ceramic and having a thickness of 1 mm. 5) is provided with a second address electrode (6) extending orthogonally to the address electrode.
) to form.
アドレス電極基板< 12 > reは多数のアパチャ
ー(51)が全面に開設される。これらのアパチャー(
51)は、両電極(4)(6)の交差領域に少なくとも
1個が含まれる様に、細かいピッチで配列される。A large number of apertures (51) are provided on the entire surface of the address electrode substrate <12>re. These apertures (
51) are arranged at a fine pitch so that at least one electrode is included in the intersection area of both electrodes (4) and (6).
第1図の実施例では12個のアパチャー(51)が開設
されている。In the embodiment of FIG. 1, twelve apertures (51) are provided.
第3図の如く、アパチャー(51)の直径をDa、隣合
うアパチャー間の最短距離をIa、第2アドレス電極(
6)の幅をWxg、電極(6) (6)間の隙間幅をI
xg、第2アドレス電極(6)のピッチをPxgとし
、第1アドレス電極(4)の幅をwyg、電極(4)(
4)間の隙間幅をI Yg、第1アドレス電極(4)の
ピッチをpygとすると、
Wxg= kX (D a+ I a)I xg= L
X (D a+ I a)P xg= (k+ l)
X (D a+ I a)Wyg=mX (Da+I
a)
I yg= nX (D a+、 I a)P yg=
(m+ n) X (D a+ I a)但し、kS
l、 m、 nは整数
となる様に、各部首法が決定される。As shown in Fig. 3, the diameter of the aperture (51) is Da, the shortest distance between adjacent apertures is Ia, and the second address electrode (
6) width is Wxg, and the gap width between electrodes (6) (6) is I.
xg, the pitch of the second address electrode (6) is Pxg, the width of the first address electrode (4) is wyg, the electrode (4) (
4) If the gap width between them is IYg and the pitch of the first address electrode (4) is pyg, then Wxg= kX (D a+ I a) I xg= L
X (D a+ I a)P xg= (k+ l)
X (Da+I a)Wyg=mX (Da+I
a) I yg= nX (D a+, I a) P yg=
(m+ n) X (D a+ I a) However, kS
Each radical method is determined so that l, m, and n are integers.
尚、第3図は、k=3、l=1、m=4、n=1の場合
である。Note that FIG. 3 shows the case where k=3, l=1, m=4, and n=1.
本実施例ではアパチャー(51)は円形の断面形状を有
しているが、多角形であっても可いのは勿論である。In this embodiment, the aperture (51) has a circular cross-sectional shape, but it goes without saying that it may have a polygonal shape.
第1図及び第2図の如くアドレス電極基板(12)は、
アパチャー(51)を塞ぐことがない様にスペーサ条(
71)の先端にて支持され、必要により接着されて撓み
振動が防止される。As shown in FIGS. 1 and 2, the address electrode substrate (12) is
Spacer strips (
71), and is bonded if necessary to prevent bending vibration.
スペーサパネル(3)は、ガラス板に多数のアパチャー
(31)を前面パネル(1)の蛍光体(2)の画素ピッ
チで開設しており、各アパチャー(31)は、アドレス
電極基板(12)側から前面パネル(1)側に向かって
縮径するテーパ状の断面を有している。アパチャー(3
1)のアドレス電極基板(12)側の開口は、互いに重
ならない様に可及的に大きく形成され、本実施例では、
アドレス電極基板(12)のアパチャー(51)よりも
十分に広い開口面積を有している。The spacer panel (3) has a large number of apertures (31) formed in the glass plate at the pixel pitch of the phosphor (2) of the front panel (1), and each aperture (31) is connected to the address electrode substrate (12). It has a tapered cross section that decreases in diameter from the side toward the front panel (1) side. Aperture (3
The openings on the address electrode substrate (12) side of 1) are formed as large as possible so as not to overlap with each other, and in this example,
It has a sufficiently wider opening area than the aperture (51) of the address electrode substrate (12).
一方、アパチャー(31)の前面パネル(1)側の開口
面積は、前面パネル(1)の内面に設けた蛍光体(2)
の1画素の大きさに応じて規定される。On the other hand, the opening area of the aperture (31) on the front panel (1) side is determined by the phosphor (2) provided on the inner surface of the front panel (1).
is defined according to the size of one pixel.
従って、スペーサパネル(3)のアパチャー(31)と
アドレス電極基板(12)のアパチャー(51)との間
に位置ずれが生じても、十分な電子の通過領域が確保さ
れる。例えば第4図の如く、両アパチャー(51) (
31)の位置ずれが最大となった最悪の状態に於いても
、図中にハツチングで示す電子の直進通過領域は、前記
第6図の場合よりも大きくなる。Therefore, even if a positional shift occurs between the aperture (31) of the spacer panel (3) and the aperture (51) of the address electrode substrate (12), a sufficient electron passage area is ensured. For example, as shown in Figure 4, both apertures (51) (
Even in the worst case where the positional deviation of 31) is at its maximum, the straight electron passage area shown by hatching in the figure is larger than in the case of FIG. 6.
上記フラットディスプレイに於いて、アドレス電極基板
(12)のアドレス電極(4)(6)にアドレス信号電
圧が印加されると、アドレス位置に最も近いフィラメン
トカソード(8)から電子が引き寄せられ、該電子は、
第2図に鎖線で示す様に、先ずアドレス電極基板(12
)のアドレス位置の複数のアパチャー(51)に別れて
、これらのアパチャー(51)を通過し、更にスペーサ
パネル(3)のアパチャー(31)によって導かれ、前
面パネル(1)の対応位置の蛍光体(2)を効率良く照
射する。In the above flat display, when an address signal voltage is applied to the address electrodes (4) and (6) of the address electrode substrate (12), electrons are attracted from the filament cathode (8) closest to the address position, and the electrons are teeth,
As shown by the chain line in Fig. 2, first the address electrode substrate (12
) is divided into a plurality of apertures (51) at the address positions of To efficiently irradiate the body (2).
従って、第5図のフラットディスプレイにおいて問題と
なった発光ムラが生じることはなく、鮮明な画像が得ら
れる。Therefore, the uneven light emission that was a problem in the flat display of FIG. 5 does not occur, and a clear image can be obtained.
又、背面パネル(7)が複数のスペーサ条(71)によ
って補強されると共に、アドレス電極基板(12)と前
面パネル(1)とがスペーサパネル(3)によって直接
に支持されているから、ガラス厚を増すことなく十分に
高い耐圧強度が得られる。Furthermore, since the back panel (7) is reinforced by the plurality of spacer strips (71) and the address electrode substrate (12) and the front panel (1) are directly supported by the spacer panel (3), the glass Sufficiently high pressure resistance can be obtained without increasing the thickness.
図面及び上記実施例の説明は、本発明を説明するための
ものであって、特許請求の範囲に記載の発明を限定し、
或は範囲を減縮する様に解すべきではない。The drawings and the description of the above embodiments are for illustrating the present invention, and do not limit the invention described in the claims.
Nor should it be construed as limiting the scope.
又、本発明の各部構成は上記実施例に限らす、特許請求
の範囲に記載の技術的範囲内で種々の変形が可能である
ことは勿論である。Further, the configuration of each part of the present invention is not limited to the above-mentioned embodiments, and it goes without saying that various modifications can be made within the technical scope of the claims.
第1図は本発明に係るフラットディスプレイの要部を示
す一部破断斜視図、第2図は縦断面図、第3図はアドレ
ス電極基板のアパチャーの配列を示す平面図、第4図は
アドレス電極基板のアパチャーとスペーサパネルのアパ
チャーとがずれた状態を示す平面図、第5図は出願人が
以前に考案したフラットディスプレイの一部破断斜視図
、第6図は該フラットディスプレイにおける第4図対応
の平面図、第7図は従来のフラットディスプレイの一部
破断分解斜視図、第8図A、BSCは該フラットディス
プレイにおける第1及び第2アドレス電極とアパチャー
の位置関係を説明する図である。
(1)・・・前面パネル
(31)・・・アパチャー
(51)・・・アパチャー
(7)・・・背面パネル
(3)・・・スペーサパネル
(12)・・・アドレス電極基板
(4) (6)・・・アドレス電極
(71)・・・スペーサ条FIG. 1 is a partially cutaway perspective view showing the main parts of a flat display according to the present invention, FIG. 2 is a vertical cross-sectional view, FIG. 3 is a plan view showing the arrangement of apertures on the address electrode substrate, and FIG. 4 is an address FIG. 5 is a partially cutaway perspective view of a flat display previously devised by the applicant, and FIG. 6 is a fourth diagram of the flat display. A corresponding plan view, FIG. 7 is a partially cutaway exploded perspective view of a conventional flat display, and FIG. 8A and BSC are diagrams explaining the positional relationship between the first and second address electrodes and apertures in the flat display. . (1)...Front panel (31)...Aperture (51)...Aperture (7)...Back panel (3)...Spacer panel (12)...Address electrode substrate (4) (6) Address electrode (71) Spacer strip
Claims (1)
背面パネル(7)との間の扁平な空間に、背面パネル(
7)側にライン状のフィラメントカソード(8)、前面
パネル(10)側に複数のアパチャー(51)が開設さ
れたアドレス電極基板(12)を配置し、該アドレス電
極基板(12)は、平板状基体(5)と、該基体(5)
の一方の表面に形成された複数条の第1アドレス電極(
4)と、該基体(5)の他方の表面に前記第1アドレス
電極(4)と交叉する方向に形成された複数条の第2ア
ドレス電極(6)とを具えているフラットディスプレイ
に於いて、アドレス電極基板(12)には、基体(5)
を挾んで両アドレス電極(4)(6)が交叉する各領域
に1以上のアパチャー(51)が開設され、アドレス電
極基板(12)と前面パネル(1)との間にスペーサパ
ネル(3)を配置し、該スペーサパネル(3)には、ア
ドレス電極基板(12)側から前面パネル(1)側に向
かって開口断面が縮小する多数のアパチャー(31)が
全面に開設されていることを特徴とするフラットディス
プレイ。1 In the flat space between the front panel (10) and the back panel (7), which have a phosphor (2) on the inner surface, the back panel (
An address electrode substrate (12) having a linear filament cathode (8) on the side 7) and a plurality of apertures (51) on the front panel (10) side is arranged, and the address electrode substrate (12) is a flat plate. a shaped substrate (5);
A plurality of first address electrodes (
4), and a plurality of second address electrodes (6) formed on the other surface of the base (5) in a direction crossing the first address electrodes (4). , the address electrode substrate (12) has a base (5)
One or more apertures (51) are provided in each region where both address electrodes (4) and (6) intersect, and a spacer panel (3) is provided between the address electrode substrate (12) and the front panel (1). It is noted that the spacer panel (3) is provided with a large number of apertures (31) whose opening cross section decreases from the address electrode substrate (12) side to the front panel (1) side. Features a flat display.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10626089A JPH02284338A (en) | 1989-04-26 | 1989-04-26 | Flat display |
CA002003292A CA2003292A1 (en) | 1988-11-18 | 1989-11-17 | Flat display |
EP19890121313 EP0369468A3 (en) | 1988-11-18 | 1989-11-17 | Flat display |
KR1019890016753A KR900008608A (en) | 1988-11-18 | 1989-11-18 | Flat display |
US07/737,896 US5126628A (en) | 1988-11-18 | 1991-07-26 | Flat panel color display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10626089A JPH02284338A (en) | 1989-04-26 | 1989-04-26 | Flat display |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02284338A true JPH02284338A (en) | 1990-11-21 |
Family
ID=14429130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10626089A Pending JPH02284338A (en) | 1988-11-18 | 1989-04-26 | Flat display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02284338A (en) |
-
1989
- 1989-04-26 JP JP10626089A patent/JPH02284338A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7473154B2 (en) | Method for manufacturing carbon nanotube field emission display | |
JP4180184B2 (en) | Flat panel display and manufacturing method thereof | |
US5126628A (en) | Flat panel color display | |
US7078863B2 (en) | Cold-cathode electron source and field-emission display | |
JPH02284338A (en) | Flat display | |
US7301270B2 (en) | Field emission display device having plurality of emitters with a common gate electrode | |
US20050140268A1 (en) | Electron emission device | |
KR100658738B1 (en) | Large-sized flat panel display device having flat emission source and method of operation of the device | |
JP4741223B2 (en) | Electron emitter | |
JP2752137B2 (en) | Flat display | |
JP4414418B2 (en) | Electron emission device and electron emission display device using the same | |
KR20020018266A (en) | A field emission display | |
JPH04132147A (en) | Image display device | |
JPS62150640A (en) | Flat matrix type cathode-ray tube | |
KR100357830B1 (en) | Field Emission Display | |
KR100989420B1 (en) | Field Emission Display Device | |
KR100627255B1 (en) | Field emission structure and manufacturing method thereof | |
JP3082290B2 (en) | Flat panel display | |
KR20050086233A (en) | Field emission display device | |
JP3104478B2 (en) | Image display device and method of manufacturing the same | |
JP3054483B2 (en) | Flat display | |
JPH0377251A (en) | Flat display | |
JPH04319234A (en) | Flat plate type display device | |
JPH0574380A (en) | Image display device | |
JPS58106741A (en) | Plate type picture image display device |