JPH02274124A

JPH02274124A - 集積回路の出力回路

Info

Publication number: JPH02274124A
Application number: JP1097214A
Authority: JP
Inventors: Hideo Omae; 英雄大前; Kiyoshi Nishimura; 清西村
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1989-04-17
Filing date: 1989-04-17
Publication date: 1990-11-08
Anticipated expiration: 2010-02-15
Also published as: JPH0714144B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野コこの発明は、集積回路（以下ＩＣ）の出力回路に関し、
詳しくは、その回路の論理レベルより高い論理レベルの
回路を駆動できるような出力回路において、静電破壊や
サージ電圧破壊が強い出力回路に関する。

［従来の技術］従来、ＩＣの出力回路としては、第２図に示されるよう
に、インバータ１とドライバ２とで構成され、静７ｕ破
壊から回路を保護するために出力端−ｆ−３（ＯＵＴ）
と電源＋ＶＤＤラインとの間に保護ダイオードＤが挿入
されている回路を挙げることができる。

ここで、■は、ＰチャネルＭＯ５ｉ’ＥＴＱ＋。

ＮチャネルＭＯ３ＦＥＴＱ２で構成されている１段のイ
ンバータであって、グランド（ＧＮＤ）とｕ　諒＋　Ｖ
　ＤＯの電圧との間に１つの閾値を持っている。この閾
値を境にして入力（ＩＮ）に加えられた電圧に応じてそ
の出力側にＨＩＧＨレベル（以ド“Ｈ”）又はＬＯＷレ
ベル（以下“Ｌ”）の出力を発生し、それをドライバ２
のＮチャネルＭＯ８ＦＥＴＱ３のゲートに入力してこれ
を駆動し、そのドレインに接続された出力端子３に所定
のレベルの出力を発生させる。

その全体的な動作としては、インバータ１の出力が“Ｈ
”となったときに、ドライバ２のＮチャネルＭＯ８ＦＥ
ＴＱ３が“”ＯＮ”して、出力端子３が“Ｌ”となり、
これに応じて次段の回路が駆動される。また、インバー
タ１の出力が“Ｌ”となったときに、ＮチャネルＭＯ３
ＦＥＴＱ３が“ＯＦＦ”して、次段の回路との関係で、
通常、力端子３が°“Ｈ”となり、これに応じて次段回
路が駆動される。

ココテ、出力端ｒ　３　ニＩＵ４ａ　＋　Ｖ　ｏｏノ’
、６１１　、Ｆ、　ｌ’）　ＩＶｆ　　（たたし、ｉｖ
ｒは、ダイオードの願力向降ド電圧）より高い電圧が加
えられたときには、前記の保護ダイオードＤが“ＯＮ”
して外部からの電流が電Ｅｆ　＋　Ｖ　ＤＤクランプ介
してグランドへと流れ、回路が保護される。

この種の出力回路は、周辺回路或は他の論理回路等の駆
動に用いられるが、各種の論理動作をするＩＣの中には
、例えば　ｕ　Ｈｕの電圧が５Ｖ仕様のものや、３Ｖ仕
様、或は１２Ｖ仕様と島い論理電圧を必要とするものが
あって、その論理電圧レベルに相違がある。

［解決しようとする課題］しかし、この種の出力回路では、保護ダイオード１）が
クランプ動作をするため　ｕＨ”のレベルが電源＋ＶＤ
Ｄの電圧レベルよりＩＶｆ以上高い電圧で論理動作をす
る次段回路等を駆動することができない。そこで、この
ような出力回路でＩＶｆ以−Ｌの高い論理レベルの回路
を駆動するような動作をさせるには、通常、保護ダイオ
ードＤを排除してオーブンドレインの出力回路が用いら
れる。

しかし、オープンドレイン回路は静電破壊に弱い問題が
ある。また、ソースフォロア回路等を出力回路とする場
合には、駆動電圧が電源＋ＶＤＤの電圧より低い電圧と
なり、使用条件にル１限がある。

前記のような保護ダイオードＤを挿入する回路で高い論
理レベルの次段回路を駆動するには、多数のダイオード
を直列に接続してクランプ電圧を稼ぐことができる。し
かし、出力端子に高゛い静電電圧が加わったときの放電
経路が保護ダイオードＤから電源電圧＋ＶＤＤラインへ
と流れるためにここに高耐圧でかつ電流容量の大きなダ
イオードを使用することが必要になる。その結果、これ
に対して特別な製造工程が要求される欠点がある。

この発明は、このような従来技術の問題点を解決するも
のであって、多数の保護ダイオードを用いなくても回路
保護ができ、静電圧破壊に対する耐圧性が高く、回路破
壊され難いＩＣの出力回路を提供することを目的とする
。

口課題を解決するための手段コこのような［１的を達成するだめのこの発明のＩＣの出
力回路の構成は、グランドと出力端子との間に接続され
、これらの間を導通させることが［ＩＴ能なトランジス
タを自するドライバと、出力端子と電源ラインとの電位
差が所定値以りになったときに動作するスイッチ回路と
を備えていて、スイッチ回路が動作することによりトラ
ンジスタが駆動されてグランドと出力端ｒとの間が導通
ずるものである。

［作用コこのように、ＩＣの出力回路が接続される出力端子と電
源＋ＶＤＤとの電位差が所定値以−１−になったときに
動作するスイッチ回路を設けて、このスイッチ回路の動
作に応して出力回路のドライバのトランジスタを゛’Ｏ
Ｎ″状ｊｇにすることにより出力端ｒに加えられる電圧
に対して前記トランジスタ自体による放電経路を形成す
ることができる。

したがって、出力端子に高い電圧が加わったときでも出
力回路を含め、ＩＣ内部の各回路に高い静電電圧が加わ
らないようにこのトランジスタの動作により出力電圧を
クランプすることができ、このことでこれら回路を保護
することできる。

その結果、ダイオードから電源電圧＋ＶＤＤラインへと
流れる経路に高耐圧でかつ電流容量の大きなダイオード
を使用しなくても済み、次段に論理レベルが相違するよ
うな回路が接続されたとしても静電破壊に強く、かつ、
十分にそれをドライブすることができる出力回路を実現
することができる。

［実施例コ以ド、この発明の一実施例について図面を参照して詳細
に説明する。

第１図は、この発明を適用した一実施例のＩＣの出力回
路のブロック図である。なお、第２図と同専の構成“易
素は同一の符号で示す。

第１図では、第２図に示す保護ダイオードＤに攬えてＰ
チャネルＭＯ８ＦＥＴＱ４と抵抗Ｒ１の直列回路が出力
端子に接続されている。また、インバータ１の出力とＮ
チャネルＭＯ８ＦＥＴＱ３のゲート入力との間に抵抗Ｒ
Ｏが挿入されている。

ここで、ＰチャネルＭＯ８ＦＥＴＱ４は、スイッチ動作
をするトランジスタであって、そのゲートが電源＋ＶＤ
Ｄラインに接続され、そのドレインがＮチャネルＭＯ８
ＦＥＴＱ３のゲートに接続され、そのソースが抵抗Ｒ１
を介して出力端子３に接続されている。そのスイッチ動
作としては、出力端子３に所定以上の高い電圧が加わっ
たときに、これが“ＯＮ”状態となってＮチャネルＭＯ
８ＦＥＴＱ３を“ＯＮ”させて出力端子３の電圧をクラ
ンプし、この回路を含めて他の回路を保護するものであ
る。

なお、この場合の所定以−Ｌの電圧値であるクランプ電
圧は、抵抗Ｒ，とＰチャネルＭＯ３ＦＥＴＱ４の閾値、
そして抵抗ＲＯの値により選択される。そこで、ここで
は、“Ｈ”の論理レベルが１２■程度の次段回路をドラ
イブする場合を仮定し、このクランプ電圧が１５Ｖ程度
に設定されているものとする。

次に、このようなりランプ電圧が設定された場合を例と
してその動作を説明する。

インバータ１は、従来の第２図に示すものと同様にグラ
ンドと電源＋ＶＤＤの電圧との間に１つの閾値を持って
いて、論理動作では、この閾値を境にして抵抗Ｒ，を介
してＮチャネルＭＯ８ＦＥＴＱ４のゲートに“Ｈ”又は
“Ｌ”の出力を加える。

また、出力端子３に加えられる電圧として“Ｈ”が１２
Ｖ程度の電圧（１５■以下の所定値電圧）のときには、
ＰチャネルＭＯ８ＦＥＴＱ３は“ＯＦＦ”状態となって
いて、インバータ１の出力に応じてドライバ２のＮチャ
ネルＭＯ８ＦＥＴＱ３が“０Ｎ１０ＦＦ”動作をし、そ
の動作に応じて次段回路（外部回路）が出力端子３を介
して駆動される。

さて、出力端子３に前記の所定電圧である１５より高い
電圧が加えられたときには、ＰチャネルＭＯ３ＦＥＴＱ
４が“ＯＮ”状態となって、ＮチャネルＭＯＳＦＥＴＱ
３が“ＯＮ”状態となる。

このときに、出力端子３とＮチャネルＭＯ８ＦＥＴＱ３
、グランドとの放電経路が形成され、出力端子３に加え
られる電圧による電流がＮチャネルＭＯ８ＦＥＴＱ３か
らグランドへと流れ、回路が保護される。

一方、インバータ１のＮチャネルＭＯ８ＦＥＴＱ２は、
抵抗ＲＯがＮチャネルＭＯ８ＦＥＴＱ３とゲートとの間
に挿入されていることからますＮチャネルＭＯ５ＦＥＴ
Ｑ３が“ＯＮ”状態となり、これが“ＯＮ”することで
ＮチャネルＭＯ８ＦＥＴＱ２は、”ＯＦＦ”状態のまま
となる。また、そのようにこの抵抗値ＲＯを選択する。

このようにすることにより出力端子３の電圧上昇を早期
に食い止めることができ、出力端子３に加わる電圧は、
例えば、前記の設定した所定電圧である１５Ｖ程度にク
ランプされる。

ここで、ＮチャネルＭＯ８ＦＥＴＱ２より先にＮチャネ
ルＭＯ８ＦＥＴＱ３が“ＯＮ”状態となるには、抵抗Ｒ
２とＰチャネルＭＯ８ＦＥＴＱ４が“ＯＮ”状態になっ
たときのインピーダンスの和Ａが抵抗ＲＱとＮチャネル
ＭＯ８ＦＥＴＱ２が“ＯＮ”１大態：こなったときのイ
ンピーダンスの和Ｂより小さければよい。言い換えれば
、ＡくＢの関係にあればよい。また、ここでは、Ｎチャ
ネルＭＯ３ＦＥＴＱ３が“ＯＮ″状態となり、放電経路
が形成されることがらＰチャネルＭＯ８ＦＥＴＱ４はＮ
チャネルＭＯ８ＦＥＴＱ：ｚより多少大きめ程度のトラ
ンジスタで済む。そして、ここでのこのクランプ電圧は
、これら抵抗Ｒ，，ＲＯの値を選択することによりある
程度自由に設定、或は調整＋ｉＪ能である。

以」二説明してきたが、実施例では、ＰチャネルＭＯ８
ＦＥＴＱ４に抵抗Ｒ１を直列に挿入しているが、この抵
抗Ｒ１に換え、或はこれに直列にダイオードやツェナー
ダイオードを挿入してもよい。

このようにダイオードやツェナーダイオードを挿入して
も、従来と相違し、放電経路がＮチャネルＭＯ３ＦＥＴ
Ｑ３となっているので、これらは従来より破壊され難い
。

実施例では、ドライバやインバータは１段構成となって
いるが、これは複数段従属接続されていてもよく、ドラ
イバのトランジスタは、複数個パラレルに接続されてい
てもよい。

また、実施例では、論理回路を中心として説明している
が、この発明は、このような論理回路に限定されるもの
ではなく、次段回路との接続において動作レベルの相違
する出力回路や、次段回路が他のレベル変換回路、出力
回路がワイヤドＯＲ回路等となっていても、これらに対
して適用できる。さらに、これらの場合に次段回路は、
同一・ＩＣ内に集積されたものであってもよいこともも
ぢろんである。

［発明の効果コ以１−の説明から理解できるように、この発明では、Ｉ
Ｃの出力回路が接続される出力端ｒとＪ■源＋ＶＤＤと
の電位差が所定値以上になったときに動作するスイッチ
回路を設けて、このスイッチ回路の動作に応じて出力回
路のドライバのトランジスタを“ＯＮ”状態にすること
により出力端子に加えられる電ＩＦに対して前記トラン
ジスタ自体による放電経路を形成することができる。し
たかって、１１力端子に高い電圧が加わったときでも出
力回路を含め、ＩＣ内部の各回路に高い静電電圧が加わ
らないようにこのトランジスタの動作により出力電圧を
クランプすることができ、このことでこれら回路を保護
することできる。

その結果、ダイオードから電源電圧＋ＶＤＤラインへと
流れる経路に高耐圧でかつ電流容頃の大きなダイオード
を使用しなくても済み、次段に論理レベルが相違するよ
うな回路が接続されたとしても静電破壊に強く、かつ、
十分にそれをドライブすることができる出力回路を実現
することができる。

【図面の簡単な説明】

第１図は、この発明を適用した−・実施例のＩＣの出力
回路のブロック図、第２図は、従来の出力回路のブロッ
ク図である。 ■・・・インバータ、２・・・ドライバ、３・・・出力
端子、ｌ）・・・ダイオード、Ｑｌ　、Ｑ４・・・Ｐチ
ャネルＭＯ５Ｆ’ＥＴ。Ｑ２．Ｑ３・・・ＮチャネルＭＯ３ＦＥＴ。Ｒｏ　＋　Ｒｉ・・・抵抗。第１図

Claims

【特許請求の範囲】

（１）グランドと出力端子との間に接続され、これらの
間を導通させることが可能なトランジスタを有するドラ
イバと、前記出力端子と電源ラインとの電位差が所定値
以上になったときに動作するスイッチ回路とを備え、前
記スイッチ回路が動作することにより前記トランジスタ
が駆動されて前記グランドと前記出力端子との間が導通
することを特徴とする集積回路の出力回路。