JPH02249272A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH02249272A
JPH02249272A JP1069723A JP6972389A JPH02249272A JP H02249272 A JPH02249272 A JP H02249272A JP 1069723 A JP1069723 A JP 1069723A JP 6972389 A JP6972389 A JP 6972389A JP H02249272 A JPH02249272 A JP H02249272A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
semiconductor
tin oxide
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1069723A
Other languages
Japanese (ja)
Inventor
Yutaka Miyata
豊 宮田
Mamoru Furuta
守 古田
Hiroshi Tsutsu
博司 筒
Tetsuya Kawamura
哲也 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1069723A priority Critical patent/JPH02249272A/en
Publication of JPH02249272A publication Critical patent/JPH02249272A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To achieve junction between a semiconductor and an electrode provided with good reproducibility and stability by constituting a semiconductor including a semiconductor material which contain silicon as a constituent and an electrode material consisting of a mixture of a metal oxide and a tin oxide and by allowing the amount contained within the electrode material to exceed a specific value. CONSTITUTION:The title item is a semiconductor device which includes a semiconductor material containing silicon as a constituent and an electrode material consisting of a mixture of a metal oxide and a tin oxide as constituting units, where the amount of contained thin oxide of the above electrode material exceeds 10%. For example, a gate electrode 31 is formed on a light-transmissive substrate 30. Then, after forming a gate insulating layer 32, a-Si 33, and a passivation layer 34, the passivation layer 34 is eliminated excluding one part on the gate electrode 31. Then, after the n<+> a-Si 35 is formed and the n<+> a-Si 35 and a-Si 33 are etching-eliminated, a transparent electrode 36 consisting of a tin oxide and indium oxide exceeding 10% as the source/drain electrode is formed, n<+> a-Si 35 on the gate electrode 31 is etched and eliminated for completing a LCD device.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、液晶表示装置またはイメージセンサに用いら
れる薄膜トランジスタやダイオード素子、或は光電変換
素子に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to thin film transistors, diode elements, or photoelectric conversion elements used in liquid crystal display devices or image sensors.

従来の技術 近年、液晶表示装置やイメージセンサへの応用をめざし
て基板上に薄膜トランジスタ(以下TPTと略称する)
やダイオード等を形成する半導体装置の開発が活発であ
る。この様な半導体装置の構成の一例を液晶表示装置の
場合について第4図を用いて説明する。1は多結晶シリ
コン或は非晶質シリコンを、その−構成要素とする透光
性基板(図示せず)上に形成したTFT、2はTFT 
1のドレインに電気的に接続した透明電極と、カラーフ
ィルタを形成する透光性基板上の透明な対向電極との間
に液晶を注入した液晶表示体であり、この液晶表示体2
は映像表示領域3の各画素と対応する位置にに配置され
ており、液晶による静電容量以外に、補助容量としてア
クティブマトリクス基板に形成される容量が付加される
こともある。
Conventional technology In recent years, thin film transistors (hereinafter abbreviated as TPT) have been developed on substrates with the aim of applying them to liquid crystal display devices and image sensors.
There is active development of semiconductor devices that form semiconductors, diodes, etc. An example of the structure of such a semiconductor device will be described with reference to FIG. 4 in the case of a liquid crystal display device. 1 is a TFT formed on a transparent substrate (not shown) whose constituent elements are polycrystalline silicon or amorphous silicon; 2 is a TFT;
This is a liquid crystal display in which liquid crystal is injected between a transparent electrode electrically connected to the drain of 1 and a transparent counter electrode on a transparent substrate forming a color filter.
are arranged at positions corresponding to each pixel in the video display area 3, and in addition to the capacitance caused by the liquid crystal, a capacitance formed on the active matrix substrate may be added as an auxiliary capacitance.

4はTFTIのゲ°−ト電極に接続したゲート配線、5
はTFTlのソース電極に接続したソース配線である。
4 is the gate wiring connected to the gate electrode of TFTI, 5
is a source wiring connected to the source electrode of TFTl.

上記のような液晶表示装置の一構成要素であるTPTの
構成を第6図を用いて以下に説明する。
The structure of TPT, which is one component of the liquid crystal display device as described above, will be explained below with reference to FIG.

第5図aは一個の逆スタガ構造を有するTPTの平面図
であり、第5図すはTPTのA−8間の断面図である。
FIG. 5a is a plan view of a TPT having an inverted staggered structure, and FIG. 5a is a sectional view taken along line A-8 of the TPT.

6は透光性基板であるガラス基板であり、7はゲート電
極である。8.9、及び10はそれぞれゲート絶縁体層
、半導体層、及びバッジベイシロン層である。11及び
12は、それぞれドレイン電極及びソース電極である。
6 is a glass substrate which is a transparent substrate, and 7 is a gate electrode. 8.9 and 10 are a gate insulator layer, a semiconductor layer, and a badge Basilon layer, respectively. 11 and 12 are a drain electrode and a source electrode, respectively.

13は半導体層9とソース・ドレイン電極12.11と
オーミック接触をとるためのn・半導体層である。
Reference numeral 13 denotes an n-semiconductor layer for making ohmic contact with the semiconductor layer 9 and the source/drain electrodes 12 and 11.

14はとレイン電極及びソース電極11と共通接続され
た透明電極であり、液晶層に電圧を印加する絵素電極と
なっている。
Reference numeral 14 denotes a transparent electrode commonly connected to the drain electrode and the source electrode 11, and serves as a picture element electrode for applying voltage to the liquid crystal layer.

発明が解決しようとする課題 上記のような液晶表示装置の薄膜トランジスタの製造の
ためのフォトリングラフィ工程の回数は最低8回必要と
なる。液晶表示装置用薄膜トランジスタの製造には、微
細加工が求められるため半導体プロセス用のもめと同レ
ベルの性能を有する露光機や付帯設備が用いられる。従
って、フォトリングラフィ工程の回数が多ければ多いほ
ど、表示装置のコストが高くなる。また、フォトリング
ラフィ工程の回数が多いほど、歩留まりも低下する。
Problems to be Solved by the Invention In order to manufacture the thin film transistor of the liquid crystal display device as described above, a photolithography process is required at least eight times. Manufacturing thin film transistors for liquid crystal display devices requires microfabrication, so exposure machines and ancillary equipment that have the same level of performance as those used in semiconductor processes are used. Therefore, the more times the photolithography process is performed, the higher the cost of the display device will be. Furthermore, the greater the number of photolithography steps, the lower the yield.

上記の様なコスト上昇及び歩留まりの低下を解決するた
めの一つの手段として、ソース・ドレイン電極と絵素電
極を同一材料にて同時に形成することが提案されている
(特願昭83−97008号参照)。
As one means to solve the above-mentioned cost increases and yield decreases, it has been proposed to simultaneously form source/drain electrodes and picture element electrodes using the same material (Japanese Patent Application No. 83-97008). reference).

しかしながら、素子の再現性及び熱的な安定性に課題を
有していた。
However, there were problems with the reproducibility and thermal stability of the device.

課題を解決するための手段 珪素を成分として含んでなる半導体材料と金属酸化物と
酸化錫の混合物からなる電極材料とをその構成単位とし
て含む半導体装置を構成し、上記電極材料の酸化錫含有
量を10%以上とする。
Means for Solving the Problems A semiconductor device is constructed which includes, as its constituent units, a semiconductor material containing silicon as a component and an electrode material composed of a mixture of a metal oxide and tin oxide, and the tin oxide content of the electrode material is 10% or more.

作用 上記のような構成とし、半導体のフェルミ準位によって
金属酸化物の混合比を変化させることにより、再現性及
び安定性のある半導体と電極との接合を得ることができ
、半導体装置の低コスト化及び高歩留まり化に大きく寄
与する。
Effect By using the above configuration and changing the mixing ratio of metal oxides depending on the Fermi level of the semiconductor, it is possible to obtain a reproducible and stable bond between the semiconductor and the electrode, which reduces the cost of the semiconductor device. This greatly contributes to increased production and higher yields.

実施例 以下図面にしたがって本発明の詳細な説明する。Example The present invention will be described in detail below with reference to the drawings.

実施例1 第1図は、本発明にかかる半導体装置の実施例の一つで
ある液晶表示装置を工程を追って図示したものである。
Embodiment 1 FIG. 1 is a step-by-step diagram showing a liquid crystal display device which is one embodiment of a semiconductor device according to the present invention.

透光性基板30に、Cr+  Ta+  TL  Mo
+N L  N i Crやこれらの金属の硅化物の薄
膜をスパッタリング法により形成し、所望のパターニン
グを施してゲート電極31とする(第1図a)。
Cr+ Ta+ TL Mo on the transparent substrate 30
A thin film of +N L N i Cr or silicide of these metals is formed by sputtering, and a desired pattern is applied to form the gate electrode 31 (FIG. 1a).

プラズマCVD等により、ゲート絶縁層32、非晶質シ
リコン層(a−8i)33及びバッジベイシロン層34
を形成後、ゲート電極31上の一部を除いてバッジベイ
シロン層34を除去する(第1図b)。次に、プラズマ
CVD法によりPをドープ非晶質シリコン(n+a−8
1)35を形成し、一部を除いてn+a−8i35とa
−8i33をエツチング除去する(第1図C)。ソース
・ドレイン電極とし工酸化錫と金属酸化物との混合物か
らなる透明電極36を形成し、ゲート電極31上のPを
ドープした非晶質シリコン層35をエツチングし除去す
ると(第1図d)、液晶表示装置が完成する。ここで、
透明電極36は金属酸化物の混合物であるが、n+a−
8i35のフェルミレベルEfによってその組成を変化
させている。
A gate insulating layer 32, an amorphous silicon layer (a-8i) 33, and a badge Basilon layer 34 are formed by plasma CVD or the like.
After forming, the badge Basilon layer 34 is removed except for a portion on the gate electrode 31 (FIG. 1b). Next, P-doped amorphous silicon (n+a-8
1) Form 35, except for a part n+a-8i35 and a
-8i33 is etched away (Figure 1C). Transparent electrodes 36 made of a mixture of tin oxide and metal oxide are formed as source and drain electrodes, and the P-doped amorphous silicon layer 35 on the gate electrode 31 is etched and removed (FIG. 1d). , a liquid crystal display device is completed. here,
The transparent electrode 36 is a mixture of metal oxides, n+a-
Its composition is changed depending on the Fermi level Ef of 8i35.

具体的な数値を述べるならば、Pのドーピング量が少な
く活性化エネルギーの値が約0.8eVの時には、10
%の酸化錫と酸化インジウムの混合物とすると透明電極
の仕事関数は4.8eVとなり良好なオーミック接触を
実現できる(第2図a)一方、Pのドーピング量が非常
に多く、活性化エネルギーの値が0.3eV前後の時に
は、故意に不純物を入れていない酸化錫を用いる。この
様にすると透明電極の仕事関数は4.2eVとなり、こ
の場合も良好なオーミック接触を実現できる(第2図b
)。Pのドーピング量が任意の値でも活性化エネルギー
の値が0.3eV前後から0. 8eV前後の中間の値
となるから酸化錫に混合する金属酸化物の量を制御し、
透明電極の仕事関数を変化させれば良好なオーミック接
触を得ることができる。本実施例では、Pをドープした
非晶質シリコンと透明電極とについて記したが、単結晶
や多結晶シリコンと透明電極との場合でもべつにかまわ
ず、同様の効果が得られる。また、透明電極を二層に形
成しても良い。例えば、半導体層との接合部は10%以
上の酸化錫を含む金属酸化物とし、その上に別の組成の
金属酸化物を積層しても良い。
To give a concrete numerical value, when the amount of P doping is small and the activation energy value is about 0.8 eV, 10
% of tin oxide and indium oxide, the work function of the transparent electrode is 4.8 eV and good ohmic contact can be achieved (Fig. 2a). On the other hand, the amount of P doped is very large, and the activation energy value is When is around 0.3 eV, tin oxide with no intentionally added impurities is used. In this way, the work function of the transparent electrode becomes 4.2 eV, and good ohmic contact can be achieved in this case as well (Fig. 2b).
). Even if the P doping amount is arbitrary, the activation energy value will vary from around 0.3 eV to 0.3 eV. Since it is an intermediate value of around 8eV, the amount of metal oxide mixed with tin oxide is controlled,
Good ohmic contact can be obtained by changing the work function of the transparent electrode. In this embodiment, amorphous silicon doped with P and a transparent electrode are described, but the same effect can be obtained even if single crystal or polycrystalline silicon and a transparent electrode are used. Alternatively, the transparent electrode may be formed in two layers. For example, the junction with the semiconductor layer may be made of a metal oxide containing 10% or more of tin oxide, and a metal oxide of a different composition may be laminated thereon.

実施例2 第3図は本発明にかかる半導体装置の別の実施例である
イメージセンナに付いて図示したものである。
Embodiment 2 FIG. 3 shows an image sensor which is another embodiment of the semiconductor device according to the present invention.

透光性基板41上に、Crl  T a、  T i+
  M 01NL  NiCrやこれらの金属の硅化物
の薄膜をスパッタリング法により形成し、所望のバター
ニングを施して薄膜トランジスタのゲート電極42aお
よび光電変換素子の一方の電極42bとする(第3図a
)。プラズマCVD法により窒化シリコン43、非晶質
シリコン44およびPをドープした非晶質シリコン45
を形成後、透光性基板41上の一部の窒化シリコン43
、非晶質シリコン44及びPをドープした非晶質シリコ
ン45をエツチング除去し、光導入口4Bとする(第3
図b)。金属酸化物の混合物をスパッタリング法により
形成し、バターニングを施して光電変換素子のもう一方
の電極47とする(第3図C)。ここで、金属酸化物の
混合物としては実施例1と同様にPをドープした非晶質
シリコンのフェルミレベルに合わせるように酸化錫と他
の金属酸化物の混合比を決定すれば良い。次に、スパッ
タリング法によりA L  Mos  Crl  T 
11  Tas  N +やこれらの金属の硅化物を形
成し、所望のバターニングを施して薄膜トランジスタの
ソース電極48aおよびドレイン電極48bとした後、
ソース・ドレイン電極が被覆していない部分の、Pをド
ープした非晶質シリコン45と非晶質シリコンの一部を
除去する(第3図d)。この様にしてイメージセンサの
一単位ができるからこれを一次元に並べると、−次元イ
メージセンサとなり、二次元的に形成すれば、二次元イ
メージセンサとすることができる。
On the transparent substrate 41, Crl Ta, T i+
M 01NL A thin film of NiCr or silicide of these metals is formed by sputtering and subjected to desired patterning to form the gate electrode 42a of the thin film transistor and one electrode 42b of the photoelectric conversion element (Fig. 3a).
). Silicon nitride 43, amorphous silicon 44, and amorphous silicon 45 doped with P by plasma CVD method
After forming a part of the silicon nitride 43 on the transparent substrate 41
, the amorphous silicon 44 and the P-doped amorphous silicon 45 are removed by etching to form a light introduction port 4B (third
Figure b). A mixture of metal oxides is formed by sputtering and buttered to form the other electrode 47 of the photoelectric conversion element (FIG. 3C). Here, as for the mixture of metal oxides, the mixture ratio of tin oxide and other metal oxides may be determined to match the Fermi level of P-doped amorphous silicon, as in Example 1. Next, by sputtering method, A L Mos Crl T
After forming 11 Tas N + and silicides of these metals and performing desired patterning to form the source electrode 48a and drain electrode 48b of the thin film transistor,
The P-doped amorphous silicon 45 and a portion of the amorphous silicon in the portions not covered by the source/drain electrodes are removed (FIG. 3d). In this way, one unit of an image sensor is formed, so if they are arranged one-dimensionally, they become a -dimensional image sensor, and if they are formed two-dimensionally, they become a two-dimensional image sensor.

本実施例では光電変換材料と薄膜トランジスタを構成す
るための材料は同じで、同時に形成しているが、別の材
料にて形成しても構わない。例えば、薄膜トランジスタ
にゲート絶縁膜として酸化シリコン膜、酸化アルミ膜1
.酸化タンタル膜、半導体層として多結晶シリコン膜、
再結晶化したシリコン膜、セレン化カドミウム等を用い
ても良い。また、光電変換材料としては、非晶質セレン
を主体とした膜、硫化カドミを主体とした膜、酸化或は
硫化鉛を主体とした膜、テルル化カドミとテルル化亜鉛
の固溶体を主体、とじた膜等を用いてもよい。
In this embodiment, the photoelectric conversion material and the material for forming the thin film transistor are the same and are formed at the same time, but they may be formed using different materials. For example, a silicon oxide film or an aluminum oxide film 1 is used as a gate insulating film in a thin film transistor.
.. Tantalum oxide film, polycrystalline silicon film as semiconductor layer,
A recrystallized silicon film, cadmium selenide, or the like may also be used. In addition, photoelectric conversion materials include films mainly composed of amorphous selenium, films mainly composed of cadmium sulfide, films mainly composed of lead oxide or lead sulfide, and solid solutions of cadmium telluride and zinc telluride. A film or the like may also be used.

また、本実施例では光信号の読み取り回路に薄膜トラン
ジスタを用いているが、他の信号電荷の読み取り手段、
例えばCOD等の電荷転送素子を用いても一部に構わな
い。
In addition, although a thin film transistor is used in the optical signal reading circuit in this embodiment, other signal charge reading means,
For example, a charge transfer element such as a COD may be used in part.

発明の効果 本発明によれば、液晶表示装置やイメージセンサにおい
て半導体と電極とのオーミック接触を再現性良くまた安
定に作製でき、歩留まりの向上とコストの低減を図るこ
とが出来る。従って、その産業上の意義は極めて高い。
Effects of the Invention According to the present invention, ohmic contact between a semiconductor and an electrode in a liquid crystal display device or an image sensor can be stably produced with good reproducibility, and yields can be improved and costs reduced. Therefore, its industrial significance is extremely high.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の半導体装置の製造方法の一実施例を示
す工程図、第2図は本発明を説明するための半導体と透
明電極とのエネルギーバンド図、第3図は本発明の他の
実施例を示す工程図、第4図は半導体装置の一つである
液晶表示装置の回路図、第5図a及びbは各々、液晶表
示装置を構成する薄膜トランジスタの平面図と断面図で
ある。 30・・・・透光性基板、31・・・・ゲート金属、3
2・・・・ゲート絶縁膜、33・・・・非晶質シリコン
層、35・・・・Pをドープした非晶質シリコン層、3
B・・・・透明電極。 代理人の氏名 弁理士 粟野重孝 ほか1名?t”(2
Ji      *明を賑 第 図 第 図 /4
FIG. 1 is a process diagram showing one embodiment of the method for manufacturing a semiconductor device of the present invention, FIG. 2 is an energy band diagram of a semiconductor and a transparent electrode for explaining the present invention, and FIG. 4 is a circuit diagram of a liquid crystal display device, which is one of the semiconductor devices, and FIGS. 5a and 5b are a plan view and a cross-sectional view, respectively, of a thin film transistor constituting the liquid crystal display device. . 30... Transparent substrate, 31... Gate metal, 3
2... Gate insulating film, 33... Amorphous silicon layer, 35... P-doped amorphous silicon layer, 3
B...Transparent electrode. Name of agent: Patent attorney Shigetaka Awano and one other person? t”(2
Ji

Claims (7)

【特許請求の範囲】[Claims] (1)珪素を成分として含んでなる半導体材料と金属酸
化物と酸化錫の混合物からなる電極材料とをその構成単
位として含む半導体装置であって、上記電極材料の酸化
錫含有量が10%以上であることを特徴とする半導体装
置。
(1) A semiconductor device comprising, as its constituent units, a semiconductor material comprising silicon as a component and an electrode material comprising a mixture of a metal oxide and tin oxide, wherein the tin oxide content of the electrode material is 10% or more. A semiconductor device characterized by:
(2)透光性基板上に形成したゲート電極と誘電体層と
半導体層とソース・ドレイン電極とからなる薄膜トラン
ジスタを複数個形成した半導体装置において、上記ソー
ス・ドレイン電極が金属酸化物と酸化錫の混合物であり
、上記電極材料の酸化錫含有量が10%以上であること
を特徴とする半導体装置。
(2) In a semiconductor device in which a plurality of thin film transistors are formed on a light-transmitting substrate, each consisting of a gate electrode, a dielectric layer, a semiconductor layer, and a source/drain electrode, the source/drain electrodes are made of metal oxide and tin oxide. A semiconductor device, wherein the electrode material has a tin oxide content of 10% or more.
(3)金属酸化物として酸化インジウムをふくむことを
特徴とする請求項1または2記載の半導体装置。
(3) The semiconductor device according to claim 1 or 2, characterized in that the metal oxide includes indium oxide.
(4)基板上の第一の電極と半導体層と第二の電極とを
構成要素として有する半導体装置において上記第二の電
極が金属酸化物と酸化錫の混合物からなる電極材料から
なり、上記電極材料の酸化錫含有量が10%以上である
ことを特徴とする半導体装置。
(4) In a semiconductor device having a first electrode on a substrate, a semiconductor layer, and a second electrode as constituent elements, the second electrode is made of an electrode material made of a mixture of metal oxide and tin oxide, and the A semiconductor device characterized in that a material has a tin oxide content of 10% or more.
(5)基板には走査回路素子が形成されていることを特
徴とする請求項4に記載の半導体装置。
(5) The semiconductor device according to claim 4, wherein a scanning circuit element is formed on the substrate.
(6)半導体層はn型半導体層を含む複数の薄膜層から
なり、上記n型半導体層が第二の電極と電気的接触を有
することを特徴とする請求項4または5記載の半導体装
置。
(6) The semiconductor device according to claim 4 or 5, wherein the semiconductor layer is composed of a plurality of thin film layers including an n-type semiconductor layer, and the n-type semiconductor layer has electrical contact with the second electrode.
(7)電極が二層以上の組成の異なる材料で構成されて
いることを特徴とする請求項1記載の半導体装置。
(7) The semiconductor device according to claim 1, wherein the electrode is composed of two or more layers of materials having different compositions.
JP1069723A 1989-03-22 1989-03-22 Semiconductor device Pending JPH02249272A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1069723A JPH02249272A (en) 1989-03-22 1989-03-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1069723A JPH02249272A (en) 1989-03-22 1989-03-22 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH02249272A true JPH02249272A (en) 1990-10-05

Family

ID=13411043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1069723A Pending JPH02249272A (en) 1989-03-22 1989-03-22 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH02249272A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film

Similar Documents

Publication Publication Date Title
US5365079A (en) Thin film transistor and display device including same
US5650637A (en) Active matrix assembly
US4589733A (en) Displays and subassemblies having improved pixel electrodes
US5734449A (en) Liquid crystal display apparatus having an opaque conductive capacitor electrode and manufacturing method thereof
WO2017128565A1 (en) Manufacturing method for low-temperature polysilicon array substrate
US5488005A (en) Process for manufacturing an offset gate structure thin film transistor
KR100621488B1 (en) Thin film transistors and electronic devices comprising such
JPH05243547A (en) Thin film photosensor
TW200824128A (en) Pixel structure and fabricating method thereof
TW200407960A (en) Method of forming a liquid crystal display
TWI284917B (en) Circuit array substrate and method of manufacturing the same
JPS5539404A (en) Solid state pickup device
US4929569A (en) Method of fabricating amorphous silican diode addressed liquid crystal display
US5061040A (en) Liquid crystal displays operated by amorphous silicon alloy diodes
JP2857900B2 (en) Method for manufacturing thin film transistor
JP2572379B2 (en) Method for manufacturing thin film transistor
EP0150728A2 (en) Liquid crystal displays operated by amorphous silicon alloy diodes
JP2776820B2 (en) Method for manufacturing semiconductor device
JPH02249272A (en) Semiconductor device
JPS6258550B2 (en)
KR100267995B1 (en) Lcd and its fabrication method
EP0150798B1 (en) Liquid crystal displays operated by amorphous silicon alloy diodes
JPS6484663A (en) Contact-type equi-magnification image sensor
KR100194677B1 (en) Inverter and its fabrication method
TWI392941B (en) Liquid crystal display and method for fabricating the same