JPH02248017A - Gain boundary insulated semiconductor ceramic capacitor and manufacture thereof - Google Patents

Gain boundary insulated semiconductor ceramic capacitor and manufacture thereof

Info

Publication number
JPH02248017A
JPH02248017A JP1069660A JP6966089A JPH02248017A JP H02248017 A JPH02248017 A JP H02248017A JP 1069660 A JP1069660 A JP 1069660A JP 6966089 A JP6966089 A JP 6966089A JP H02248017 A JPH02248017 A JP H02248017A
Authority
JP
Japan
Prior art keywords
ceramic capacitor
grain boundary
semiconductor ceramic
mol
varistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1069660A
Other languages
Japanese (ja)
Other versions
JP2715529B2 (en
Inventor
Kaori Okamoto
岡本 香織
Yasuo Wakahata
康男 若畑
Iwao Ueno
巌 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP1069660A priority Critical patent/JP2715529B2/en
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to EP90904659A priority patent/EP0429653B1/en
Priority to US07/582,221 priority patent/US5208727A/en
Priority to KR1019900702498A priority patent/KR930010421B1/en
Priority to KR1019900702498A priority patent/KR920700462A/en
Priority to PCT/JP1990/000378 priority patent/WO1990011606A1/en
Priority to DE69023316T priority patent/DE69023316T2/en
Publication of JPH02248017A publication Critical patent/JPH02248017A/en
Application granted granted Critical
Publication of JP2715529B2 publication Critical patent/JP2715529B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To easily obtain a varistor functioning ceramic capacitor by a method wherein an MnO2-SiO2-TiO2 material, which is segregated into a grain boundary part by merely reoxidating it in the air by having a composition formed by adding MnO2 and SiO2 besides the first component to Sr(1-x)CaxTiO containing excessive Ti. CONSTITUTION:A grain boundary insulated semiconductor ceramic capacitor is formed by having the below-mentioned materials added to Sr(1-x)CxTiO3, which is 0.0001<=x<=0.2, containing 0.5 to 2.0mol% of the element consisting at least of one or more kinds selected from Nb2O5, Ta2O5, V2O5, W2O5, Dy2O3, Nd2O3, Y2O3, La2O3 and CeO2, MnO2 and SiO2 of 0.2 to 5.0mol% in total, and Na2SiO3 of 0.05 to 2.0mol%. After a sintering treatment has been performed using the prescribed method, an MnO2-SiO2-TiO2 material, which is segregated into a grain boundary part by merely conducting reoxidation in the air, is brought into an insulated state, and a varistor-functioning ceramic capacitor having a grain boundary insulated structure can be obtained easily.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、通常はコンデンサとして電圧の低いノイズや
高周波のノイズを吸収する働きをし、−方パルスや静電
気などの高い電圧が侵入した時はバリスタ機能を発揮し
、電子機器で発生するノイズ、パルス、静電気などの異
常電圧から半導体及び電子機器を保護し、さらにそれら
の特性が温度に対して安定しているところの粒界絶縁型
半導体セラミックコンデンサ及びその製造方法に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention normally functions as a capacitor to absorb low voltage noise and high frequency noise, and when high voltage such as negative pulses or static electricity enters the varistor. Grain boundary insulated semiconductor ceramic capacitors that perform their functions, protect semiconductors and electronic devices from abnormal voltages such as noise, pulses, and static electricity generated in electronic devices, and whose characteristics are stable over temperature. and its manufacturing method.

従来の技術 電子機器は多機能化、軽薄短小化を実現するためにIC
,LSIなどの半導体素子が広く用いられ、それに伴っ
て機器のノイズ耐力は低下しつつある。そこで、このよ
うな電子機器のノイズ耐力を確保するために、各種IC
,LSIの電源ラインに、バイパスコンデンサとしてフ
ィルムコンデンサ、積層セラミックコンデンサ、半導体
セラミックコンデンサなどが使用されている。しかし、
これらのコンデンサは、電圧の低いノイズや高周波のノ
イズの吸収に対しては優れた性能を示すが、それ自体に
高い電圧を持つパルスや静電気を吸収する機能を持たな
いため、パルスや静電気が侵入すると、機器の誤動作や
半導体の破壊、さらにはコンデンサの破壊を起こすこと
が大きな問題となっている。そこでこのような用途に、
ノイズ吸収性が良好で温度や周波数に対しても安定して
いることに加えて、高いパルス耐力と優れたパルス吸収
性を持つ新しいタイプのコンデンサとして、5rTi0
3系半導体セラミックコンデンサにバリスタ機能を持た
せた粒界絶縁型半導体セラミックコンデンサ(以下、バ
リスタ機能付きセラミックコンデンサという)が開発さ
れ、すでに特開昭57−27001号公報、特開昭57
−35303号公報などにより提供されている。このバ
リスタ機能付きセラミックコンデンサは、通常はコンデ
ンサとして電圧の低いノイズや高周波のノイズを吸収す
るが、パルスや静電気などの高い電圧が侵入した時はバ
リスタとして機能し、電子機器で発生するノイズ、パル
ス、静電気などの異常電圧から半導体及び電子機器を保
護するという特徴を有しており、その使用はますます拡
大されている。
Conventional technologyIn order to make electronic devices multi-functional, lighter, thinner, and smaller, we use ICs.
, LSI, and other semiconductor devices are being widely used, and as a result, the noise tolerance of devices is decreasing. Therefore, in order to ensure the noise tolerance of such electronic devices, various IC
, Film capacitors, multilayer ceramic capacitors, semiconductor ceramic capacitors, and the like are used as bypass capacitors in the power supply lines of LSIs. but,
These capacitors have excellent performance in absorbing low voltage noise and high frequency noise, but they do not have the ability to absorb high voltage pulses and static electricity, so pulses and static electricity can invade. This has become a major problem, causing malfunctions of equipment, destruction of semiconductors, and even destruction of capacitors. Therefore, for this kind of use,
In addition to having good noise absorption properties and being stable over temperature and frequency, 5rTi0 is a new type of capacitor that has high pulse tolerance and excellent pulse absorption properties.
A grain boundary insulated semiconductor ceramic capacitor (hereinafter referred to as a ceramic capacitor with a varistor function), which is a three-series semiconductor ceramic capacitor with a varistor function, has been developed and has already been published in Japanese Patent Application Laid-Open No. 57-27001 and
-35303, etc. This ceramic capacitor with varistor function normally absorbs low voltage noise and high frequency noise as a capacitor, but when high voltage such as pulses or static electricity enters, it functions as a varistor and absorbs noise and pulses generated in electronic equipment. , it has the characteristic of protecting semiconductors and electronic equipment from abnormal voltages such as static electricity, and its use is expanding more and more.

一方、電子部品分野においては、軽薄短小化。On the other hand, in the field of electronic components, the trend is to become lighter, thinner, and smaller.

高性能化がますます進み、このバリスタ機能付きセラミ
ックコンデンサに至っても、小型化、高性能化の要請が
強まっている。しかし、従来のノくリスタ機能付きセラ
ミックコンデンサは単板型であるため、小型化すると電
極面積が小さくなり、その結果として容量が低下したり
、信頼性が低下するという問題を招(ことになる。従っ
て、その解決策として、電極面積がかせげる積層化への
展開が予想される。しかし、バリスタ機能付きセラミッ
クコンデンサは、通常、5rTi03系半導体素子の表
面に酸化物を塗布し、熱拡散により粒界層を絶縁化する
工程を有するため、一般に用いられているBaTiO3
系積層セラミックコンデンサと比べ、内部電極と同時に
焼成して積層型のバリスタ機能付きコンデンサ(以下、
バリスタ機能付き積層セラミックコンデンサという)を
形成することは非常に困難であると考えられていた。
As performance continues to improve, demands for smaller size and higher performance ceramic capacitors with varistor function are increasing. However, since conventional ceramic capacitors with a nozzle function are single-plate type, miniaturization reduces the electrode area, which leads to problems such as reduced capacitance and reduced reliability. Therefore, as a solution to this problem, it is expected that stacking will be developed to increase the electrode area. However, ceramic capacitors with varistor function usually coat the surface of the 5rTi03 semiconductor element with oxide, and form particles by thermal diffusion. BaTiO3, which is commonly used, has a step of insulating the interface layer.
Compared to multilayer ceramic capacitors, multilayer capacitors with varistor function (hereinafter referred to as
It was thought to be extremely difficult to form a multilayer ceramic capacitor with varistor function.

そこで、同時焼成の問題点を解決する手法として、特開
昭54−53248号公報、特開昭54−53250号
公報などを応用し、内部電極に当たる部分に有機バイン
ダー量を多くしたセラミックペーストを印刷し、この部
分が焼結過程で多孔層を形成し、焼結した後にその多孔
層に適当な圧力下で導電性金属を注入させる方法、また
は、メツキ法や溶融法によって内部電極を形成し、バリ
スタ機能付き積層セラミックコンデンサを形成させる方
法が開発、提供されている。しかし、これらはプロセス
的にかなり困難であり、未だに実用化へのレベルに達し
ていない。
Therefore, as a method to solve the problem of co-firing, we applied the methods of JP-A-54-53248 and JP-A-54-53250, and printed a ceramic paste with a large amount of organic binder on the parts corresponding to the internal electrodes. However, this part forms a porous layer during the sintering process, and after sintering, a conductive metal is injected into the porous layer under appropriate pressure, or an internal electrode is formed by a plating method or a melting method. A method for forming a multilayer ceramic capacitor with a varistor function has been developed and provided. However, these processes are quite difficult and have not yet reached the level of practical use.

また、特開昭59−215701号公報に、非酸化雰囲
気中で仮焼した粉末を原料にした生シートの上に粒界層
を絶縁化することが可能な熱拡散物質を混入した導電性
ペーストを印刷し、酸化性雰囲気中で焼結させる方法、
さらに特開昭63−219115号公報に、予め半導体
化させた粉末を主成分とし、それに絶縁層を形成させる
ための酸化剤及びガラス成分を含む拡散剤を混合した生
シートと、内部電極を交互に積層した成型体を、空気中
または酸化雰囲気中で焼成する方法が報告されている。
In addition, Japanese Patent Application Laid-Open No. 59-215701 discloses a conductive paste containing a heat-diffusing substance capable of insulating the grain boundary layer on a green sheet made from powder calcined in a non-oxidizing atmosphere. a method of printing and sintering in an oxidizing atmosphere,
Furthermore, in Japanese Patent Application Laid-open No. 63-219115, internal electrodes are alternately arranged with a raw sheet made of powder that has been made into a semiconductor in advance and mixed with a diffusing agent containing an oxidizing agent and a glass component to form an insulating layer. A method has been reported in which a molded body laminated with a molded body is fired in air or in an oxidizing atmosphere.

しかし、これらの方法では焼成温度が1000〜120
0℃と比較的低く、セラミックの焼結が起こりにくいた
め、結晶粒子は面接触しに<(、でき上がった素子は、
完全な焼結体に至っていないため、容量が低く、かつバ
リスタとしての代表特性である電圧非直線指数αが小さ
く、バリスタ電圧が不安定であり、さらに信頼性が劣る
という欠点を有するものである。さらにまた、後者の特
開昭63−219115号公報では添加剤としてガラス
成分が添加されているため、結晶粒界にガラス相が析出
し、上記の電気特性が悪化しやすく、信頼性が劣るもの
であり、実用化へのレベルに達していないものである。
However, in these methods, the firing temperature is 1000-120°C.
Because the temperature is relatively low at 0°C and sintering of the ceramic is difficult to occur, the crystal grains do not come into surface contact with each other.
Since it is not a completely sintered body, it has a low capacity, a small voltage nonlinearity index α, which is a typical characteristic of a varistor, the varistor voltage is unstable, and it has the disadvantages of poor reliability. . Furthermore, in the latter Japanese Patent Application Laid-Open No. 63-219115, since a glass component is added as an additive, a glass phase is precipitated at the grain boundaries, which tends to deteriorate the electrical characteristics described above, resulting in poor reliability. However, it has not yet reached the level of practical application.

なお、積層型バリスタに関する特許として、既に特公昭
58−23921号公報により、ZnO。
In addition, as a patent regarding a multilayer varistor, ZnO has already been disclosed in Japanese Patent Publication No. 58-23921.

Fe20s、T i 02系を用いた積層型電圧非直線
素子が提案されている。しかし、この素子は容・量をほ
とんど持たないため、比較的高い電圧を持つパルスや静
電気の吸収に対しては優れた性能を示すが、バリスタ電
圧以下の低い電圧を持つノイズや高周波のノイズに対し
ては、はとんど効果を示さないという問題点を有してい
る。
A stacked voltage nonlinear element using Fe20s and Ti02 systems has been proposed. However, since this element has almost no capacity or quantity, it exhibits excellent performance in absorbing relatively high voltage pulses and static electricity, but it is susceptible to low voltage noise below the varistor voltage and high frequency noise. However, it has the problem that it is rarely effective.

発明が解決しようとする課題 今まで、バリスタ機能付き積層セラミックコンデンサに
関して様々な組成、製造方法が開発、提供されてきたが
、上述したようにいずれの場合もプロセス的な面やでき
上がった素子に問題点を有し、実用レベルに達していな
い。従って、バリスタ機能付き積層セラミックコンデン
サに関して、新たな組成及び製造方法の開発が期待され
ているのである。
Problems to be Solved by the Invention Until now, various compositions and manufacturing methods have been developed and provided for multilayer ceramic capacitors with varistor functions, but as mentioned above, in each case there are problems with the process and the finished device. However, it has not reached a practical level. Therefore, the development of new compositions and manufacturing methods for multilayer ceramic capacitors with varistor functions is expected.

本発明は、このような点に鑑みてなされたもので、通常
はコンデンサとして電圧の低いノイズや高周波のノイズ
を吸収する働きをし、一方パルスや静電気などの高い電
圧が侵入した時はバリスタ機能を発揮し、かつそれらの
特性が温度に対して常に安定しており、しかもプロセス
的にはセラミックコンデンサ材料と内部電極材料との同
時焼成を可能にしたS r (1−、c)CaX T 
i 03 (但し、0.001≦X≦0.2)を主成分
とする粒界絶縁型半導体セラミックコンデンサ及びその
製造方法を提供することを目的とするものである。
The present invention was made in view of these points. Normally, it functions as a capacitor to absorb low voltage noise and high frequency noise, but on the other hand, when high voltage such as pulses or static electricity enters, it functions as a varistor. S r (1-, c) Ca
The object of the present invention is to provide a grain boundary insulated semiconductor ceramic capacitor whose main component is i 03 (0.001≦X≦0.2) and a method for manufacturing the same.

課題を解決するための手段 上記のような問題点を解決するために本発明は、S r
 (I−x) CaxとTiのモル比が0.95≦Sr
u−x>Cax /Ti<1.00となるように過剰の
Tiを含有し、O,OO1≦X≦0.2であるS r 
(1−X)c axT i 03に、Nb2O5,Ta
2O5,V2O5,W2O5+ D V2O3+ Nd
2O5,Y2O3,La2O5,CeO2の内の少なく
とも一種類以上を0.05〜2.0mol%と、MnO
2とSiO2を合計量で0.2=5.0mol%と、N
a2SiO3を0.05〜2.0mol%含ませてなる
粒界絶縁型半導体セラミックコンデンサを提供するもの
である。また、本発明は、S r (+−X)CaXと
Tiのモル比が0.95≦S r(+−X)CaX/T
i<1.00となるように過剰g)、Tiを含有し、0
.001≦X≦0.2であるS r (+−x) Ca
xT i O3に、N b 20 s +Ta205.
VzOs、W2O5,DY203T Nd2O3,Y2
O3,Lax03.CeO2の内の少なくとも一種類以
上を0.05〜2.0mo 1%と、MnO2と5iC
hを合計量で0.2〜5.0mol%と、Na2SiO
3を0.05〜2.0mo 1%含ませてなる粒界絶縁
型半導体セラミック内に、複数層の内部電極をこれらが
交互に対向する端縁に至るように設け、かつこの内部電
極の両端縁に外部電極を設けたことを特徴とする積層型
粒界絶縁型半導体セラミックコンデンサを提供するもの
である。
Means for Solving the Problems In order to solve the above problems, the present invention provides S r
(I-x) The molar ratio of Cax and Ti is 0.95≦Sr
Sr containing excess Ti so that u-x>Cax/Ti<1.00 and O,OO1≦X≦0.2
(1-X) c axT i 03, Nb2O5, Ta
2O5, V2O5, W2O5+ D V2O3+ Nd
0.05 to 2.0 mol% of at least one of 2O5, Y2O3, La2O5, and CeO2, and MnO
The total amount of 2 and SiO2 is 0.2 = 5.0 mol%, and N
A grain boundary insulated semiconductor ceramic capacitor containing 0.05 to 2.0 mol% of a2SiO3 is provided. Further, the present invention provides a method in which the molar ratio of S r (+-X)CaX and Ti is 0.95≦S r (+-X)CaX/T
Excess g), containing Ti so that i<1.00, and 0
.. S r (+-x) Ca where 001≦X≦0.2
xT i O3, N b 20 s + Ta205.
VzOs, W2O5, DY203T Nd2O3, Y2
O3, Lax03. At least one type of CeO2 at 0.05 to 2.0mo 1%, MnO2 and 5iC
The total amount of h is 0.2 to 5.0 mol%, and Na2SiO
A plurality of layers of internal electrodes are provided in a grain boundary insulated semiconductor ceramic containing 0.05 to 2.0 mo of 1% of No. The present invention provides a multilayer grain boundary insulated semiconductor ceramic capacitor characterized in that an external electrode is provided at the edge.

さらに、本発明は、S r (1−X)CaXとTiの
モル比が0.95≦S r (+−X)CaX/T i
 < 1. OOとなるように過剰のTiを含有し、0
.001≦X≦0.2であるS−r (1−x) Ca
xT i 03に、Nb2O5゜Ta205.V2O5
,W2O5,DV203.Nd2O3,Y2O3,La
2O3,CeO2の内の少なくとも一種類以上を0.0
5〜2.0mo 1%と、MnO2とSiO2を合計量
で0.2〜5.0mol%と、Na2SiO3を0.0
5〜2.0mol%含ませてなる組成物の混合粉末を出
発原料とし、その混合粉末を粉砕、混合、乾燥した後、
空気中または窒素雰囲気中で仮焼する工程と、仮焼後、
再度粉砕した粉末を有機バインダーと共に溶媒中に分散
させ生シートにし、その後この生シートの上に、内部電
極ペーストを交互に対向する端縁に至るように印刷(但
し、最上層及び最下層の生シートには印刷せず)する工
程と、この内部電極ペーストの印刷された生シートを積
層、加圧、圧着して成型体を得、その後この成型体を空
気中で仮焼する工程と、仮焼後、還元または窒素雰囲気
中で焼成する工程と、焼成後、空気中で再酸化する工程
と、再酸化後、内部電極を露出させた両端に外部電極ペ
ーストを塗布し焼付ける工程とを有することを特徴とす
る積層型粒界絶縁型半導体セラミックコンデンサの製造
方法を提供するものである。そして、上記内部電極がA
u、Pt、Rh、Pd、Niの内の少なくとも一種類以
上の金属またはそれらの合金あるいは混合物によって形
成されることを提供するものである。また、上記外部電
極がPd。
Furthermore, the present invention provides a method in which the molar ratio of S r (1-X)CaX and Ti is 0.95≦S r (+-X)CaX/T i
<1. Contains excess Ti so that 0
.. S-r (1-x) Ca where 001≦X≦0.2
xT i 03, Nb2O5°Ta205. V2O5
, W2O5, DV203. Nd2O3, Y2O3, La
0.0 of at least one of 2O3 and CeO2
5 to 2.0 mo 1%, the total amount of MnO2 and SiO2 is 0.2 to 5.0 mol%, and Na2SiO3 is 0.0
A mixed powder of a composition containing 5 to 2.0 mol% is used as a starting material, and after pulverizing, mixing, and drying the mixed powder,
The process of calcination in air or nitrogen atmosphere, and after calcination,
The re-pulverized powder is dispersed in a solvent together with an organic binder to form a green sheet, and then internal electrode paste is printed on top of this green sheet alternately up to the opposing edges (however, the raw material of the top and bottom layers is The raw sheets printed with this internal electrode paste are laminated, pressed, and crimped to obtain a molded body, and then this molded body is calcined in air. After firing, it has a step of firing in a reducing or nitrogen atmosphere, a step of reoxidizing in air after firing, and a step of applying external electrode paste to both ends with exposed internal electrodes after reoxidation and baking. The present invention provides a method for manufacturing a multilayer grain boundary insulated semiconductor ceramic capacitor characterized by the following. Then, the internal electrode is A
The present invention provides that it is formed of at least one metal selected from u, Pt, Rh, Pd, and Ni, or an alloy or mixture thereof. Further, the external electrode is made of Pd.

A g r N i、Cu + Z nの内の少なくと
も一種類以上の金属またはそれらの合金あるいは混合物
によって形成されることを提供するものである。
The present invention provides that it is formed of at least one metal selected from AgrNi, Cu+Zn, or an alloy or mixture thereof.

作用 一般にS r (1−X)CaX T i 03を半導
体化させるには、強制還元させるか、もしくは半導体化
促進剤を添加し還元雰囲気中で焼成させるかである。し
かし、これだけでは半導体化促進剤の種類によって半導
体化が進まない場合がある。そこで、S r (1−X
) Cax T i O3の化学量論より、Sr (+
−X) Ca)(過剰(以下、Aサイト過剰とする)、
もしくはTi過剰にすると、結晶内の格子欠陥が増加し
、半導体化が促進される。また、CaはSrサイトに入
り粒成長を抑制する効果がある。
Function Generally, in order to convert S r (1-X)CaX T i 03 into a semiconductor, it is either forcedly reduced or a semiconductor conversion accelerator is added and fired in a reducing atmosphere. However, with this alone, semiconductor formation may not proceed depending on the type of semiconductor formation accelerator. Therefore, S r (1-X
) From the stoichiometry of Cax T i O3, Sr (+
-X) Ca) (excess (hereinafter referred to as A site excess),
Alternatively, if Ti is added excessively, lattice defects within the crystal increase, promoting semiconductor formation. Moreover, Ca enters the Sr site and has the effect of suppressing grain growth.

さらに、Nb2O5,Ta205.V2O5+ W2O
5Dy2O3,Nd2O3,Y2O31La2O3,C
e02(以下、第1成分とする)を添加すると原子化制
御により半導体化が促進される。
Furthermore, Nb2O5, Ta205. V2O5+ W2O
5Dy2O3, Nd2O3, Y2O31La2O3, C
When e02 (hereinafter referred to as the first component) is added, semiconductor formation is promoted by atomization control.

次に、MnO2と5i(h(以下第2成分とする)は積
層構造を形成させるのに必要不可欠な物質であり、どち
らか一方が欠けても、その作用が発揮されないものであ
る。そして、Na2Oは結晶粒界中に存在し、耐サージ
特性を向上させる効果がある。上記したように、今まで
SrTi03系のバリスタ機能付き積層セラミックコン
デンサを作製することは困難であると考えられていた。
Next, MnO2 and 5i (h (hereinafter referred to as the second component)) are essential substances to form a laminated structure, and even if either one is missing, the effect will not be exhibited. Na2O exists in the grain boundaries and has the effect of improving surge resistance characteristics.As mentioned above, it has been thought until now to be difficult to produce a SrTi03-based multilayer ceramic capacitor with a varistor function.

その理由は、まず第1に、バリスタ機能付きセラミック
コンデンサ材料と内部電極材料が焼成過程や再酸化過程
において異なった・作用、性質を持つためである。即ち
、前者材料は焼成過程において還元雰囲気焼成を必要と
するが、この時、後者材料は金属で形成されているため
、還元雰囲気中のH2ガスを吸蔵し膨張する。さらに、
空気中での再酸化過程において後者材料は金属酸化物に
酸化されたり、前者材料の再酸化を遮蔽する作用、性質
を持つためである。
The reason for this is, first of all, that the ceramic capacitor material with varistor function and the internal electrode material have different actions and properties during the firing process and reoxidation process. That is, the former material requires firing in a reducing atmosphere during the firing process, but at this time, since the latter material is made of metal, it absorbs H2 gas in the reducing atmosphere and expands. moreover,
This is because the latter material is oxidized into metal oxides during the reoxidation process in air, and has the action and property of shielding the former material from reoxidation.

また、第2の理由として、前者材料をバリスタ機能付き
セラミックコンデンサ素子として形成させるには、還元
雰囲気中で焼成し半導体化させた後、その表面に、高抵
抗の金属酸化物(MnO2゜Cu 02. B 120
3. C0203など)を塗布し、空気中で再酸化し粒
界部分を選択的に拡散させ絶縁化させる、即ち、表面拡
散工程を必要とする。
The second reason is that in order to form the former material into a ceramic capacitor element with a varistor function, it is necessary to sinter it in a reducing atmosphere to convert it into a semiconductor, and then coat the surface with a high-resistance metal oxide (MnO2゜Cu02 .B 120
3. C0203, etc.) and re-oxidizes in air to selectively diffuse and insulate grain boundary areas, that is, a surface diffusion process is required.

しかし、内部電極材料と交互に積層された構造を持つ素
子では、金属酸化物の拡散が技術的に困難であるためで
ある。
However, this is because it is technically difficult to diffuse the metal oxide in an element having a structure in which internal electrode materials are alternately stacked.

そこで、本発明者らは研究の結果、次のことを発明した
Therefore, as a result of research, the present inventors invented the following.

まず、第1に、Ti過剰のS r (+−x) Cax
T I 03に第1成分を添加する以外に、MnO2と
SiO2を添加した材料組成では、還元雰囲気中での焼
成後、素子の表面に上記のような高抵抗の金属酸化物を
塗布しなくても、空気中で再酸化するだけで、容易にバ
リスタ機能付きセラミックコンデンサが形成されること
を見出した。これは、過剰のTiと添加したMnO2と
SiO2が焼結過程で、低温でMnO2SiO2−Ti
O2系の液相を形成し焼結を促進させると同時に、粒界
部分に溶解し偏析することになる。そして、これを空気
中で再酸化すると、粒界部分に偏析したMn0p  S
iO2−Ti02系が絶縁化し容易に粒界絶縁型構造を
持つバリスタ機能付きセラミックコンデンサになること
による。さらにまた、Tiを過剰にした方が内部電極の
酸化や拡散を抑えられることも見出した。従って、本発
明では、これらの理由からTi過剰のS r (+−X
) CaxT i 03を用いることニジた。
First of all, Ti excess S r (+-x) Cax
In addition to adding the first component to T I 03, in the material composition in which MnO2 and SiO2 are added, there is no need to apply a high-resistance metal oxide as described above to the surface of the element after firing in a reducing atmosphere. discovered that a ceramic capacitor with varistor function could be easily formed simply by reoxidizing in air. This is because excess Ti and added MnO2 and SiO2 form MnO2SiO2-Ti at low temperature during the sintering process.
It forms an O2-based liquid phase to promote sintering, and at the same time dissolves and segregates at grain boundaries. Then, when this is reoxidized in air, Mn0pS segregated at the grain boundaries
This is because the iO2-Ti02 system is insulated and easily becomes a ceramic capacitor with a varistor function having a grain boundary insulated structure. Furthermore, it has been found that oxidation and diffusion of the internal electrodes can be suppressed by adding too much Ti. Therefore, in the present invention, for these reasons, Ti excess S r (+-X
) CaxT i 03 was used.

また、第2に、Ti過剰のS r (+−X) Cax
T i○3にMnO2とSiO2を添加した材料組成で
は、還元雰囲気中以外に窒素雰囲気中での焼結でも半導
体化することを見出した。これは、上記第1の理由に示
したように低温で液相を形成するためと、添加したMn
が液相を形成する以外に原子化制御剤として作用し、こ
の時Mn原子の価数が+2゜+4と変化し、電子的に不
安定であるという効果のため、焼結性が向上し窒素雰囲
気中でも容易に半導体化すると考えられる。
Secondly, Ti excess S r (+-X) Cax
It has been found that a material composition in which MnO2 and SiO2 are added to Ti○3 becomes a semiconductor when sintered in a nitrogen atmosphere as well as in a reducing atmosphere. This is because the liquid phase is formed at low temperature as shown in the first reason above, and the added Mn
In addition to forming a liquid phase, it acts as an atomization control agent, and at this time, the valence of the Mn atom changes to +2° +4, making it electronically unstable. This improves sinterability and increases nitrogen It is thought that it can be easily converted into a semiconductor even in an atmosphere.

そして第3に、NaをNa2SiO3の形で添加した方
が温度特性が向上することを見いだした。
Thirdly, it has been found that adding Na in the form of Na2SiO3 improves the temperature characteristics.

元来、Na20は非常に不安定な物質であり、結晶粒界
中で一部イオン化したNa+1が高温電圧負荷下で移動
するため、特性劣化が起きると考えられていた。そこで
、NaをSiO2 との化合物で添加させることにより
、Naの機能を損なうことなく、結晶粒界中で安定した
ものを提供することができる。
Originally, Na20 was a very unstable substance, and it was thought that Na+1, which was partially ionized in the grain boundaries, would move under high-temperature voltage loads, causing characteristic deterioration. Therefore, by adding Na as a compound with SiO2, it is possible to provide something stable in the grain boundaries without impairing the function of Na.

さらに、第4に、脱脂後の成型体を予め空気中で仮焼す
ると、でき上がったバリスタ機能付き積層セラミックコ
ンデンサの内部電極切れ、デラミネーション、ワレ、焼
結密度の低下などの諸問題の発生が極力抑えられ、電気
特性や信頼性が著しく向上することを見出した。
Furthermore, fourthly, if the molded body after degreasing is calcined in air beforehand, various problems such as internal electrode breakage, delamination, cracking, and decrease in sintered density of the completed multilayer ceramic capacitor with varistor function may occur. It has been found that the electrical characteristics and reliability are significantly improved.

以上、このような観点を充分に考慮すると、バリスタ機
能付きセラミックコンデンサ材料と内部電極材料を同時
焼成することにより、容易にバリスタ機能付き積層セラ
ミックコンデンサを作製することが可能となる。
As described above, if such viewpoints are fully considered, it becomes possible to easily produce a multilayer ceramic capacitor with a varistor function by co-firing the ceramic capacitor material with a varistor function and the internal electrode material.

実施例 以下に本発明について、実施例を挙げて具体的に説明す
る。
EXAMPLES The present invention will be specifically described below with reference to Examples.

(実施例1〉 まず、平均粒径が0.5μm以下で純度98%以上のS
 ro、sCao、+T i 03原料粉末にTiO2
を加え、S r (1−x) Cax/ T i比(以
下、A/B比とする)を調整した粉末に、下記第1表〜
第15表に示すように第1成分のNb2O5、第2成分
のM n 02. S i 02(但し、加えるMnO
2,S i 02は等mo1%とする)の添加量を種々
変え、第3成分としてのNa2SiO3の添加量を0.
5mo1%に固定し、混合した。その後、この混合粉末
をボールミルなどにより湿式粉砕、混合し、乾燥した後
、空気中で600〜1200℃で仮焼し、仮焼後、平均
粒径が0.5μm以下になるように再度粉砕し、これを
積層型のバリスタ機能付きセラミックコンデンサ用出発
原料とした。この微粉末の出発原料をブチラール樹脂な
どの有機バインダーと共に溶媒中に分散させスラリー状
とし、これをドクター・ブレード法によって50μm程
度の厚さの生シートにし、所定の大きさに切断した。次
に、第1図に示すように、上記のようにして得られた生
シート1の上にPdからなる内部電極ペースト2を所定
の大きさに応じてスクリーン印刷した。なお、第1図か
ら明らかなように、最上層及び最下層の生シート1には
内部電極ペースト2は印刷しないものとする。また、こ
の時、中間に積層させる生シート1の上に印刷された内
部電極ペースト2は、周知のように交互に対向する端縁
に至るように印刷した。その後、この内部電極ペースト
2の印刷された向きのまま生シート1を複数層積層し、
加圧、圧着した。次に、空気中で400℃で脱脂し、さ
らに、空気中で600〜1250℃で仮焼を行った。そ
の後、還元雰囲気中で1250〜1350℃で焼成した
。この焼成後、空気中で900〜1250℃で再酸化し
た。
(Example 1) First, S with an average particle size of 0.5 μm or less and a purity of 98% or more
ro, sCao, +TiO2 in 03 raw material powder
was added to the powder and the S r (1-x) Cax / T i ratio (hereinafter referred to as A/B ratio) was adjusted, and the following Table 1 ~
As shown in Table 15, the first component is Nb2O5, and the second component is M n 02. S i 02 (However, added MnO
2, S i 02 is set to the same mole of 1%), and the amount of Na2SiO3 as the third component is changed to 0.
It was fixed at 5mol1% and mixed. After that, this mixed powder is wet-pulverized and mixed using a ball mill, etc., dried, and then calcined in air at 600 to 1200°C. After calcining, the powder is crushed again so that the average particle size is 0.5 μm or less. This was used as a starting material for a multilayer ceramic capacitor with varistor function. This fine powder starting material was dispersed in a solvent together with an organic binder such as butyral resin to form a slurry, and this was made into a green sheet with a thickness of about 50 μm using a doctor blade method and cut into a predetermined size. Next, as shown in FIG. 1, an internal electrode paste 2 made of Pd was screen printed on the raw sheet 1 obtained as described above according to a predetermined size. Note that, as is clear from FIG. 1, the internal electrode paste 2 is not printed on the raw sheet 1 of the uppermost layer and the lowermost layer. Moreover, at this time, the internal electrode pastes 2 printed on the raw sheets 1 to be laminated in the middle were printed so as to reach alternately opposing edges, as is well known. After that, a plurality of raw sheets 1 are laminated in the printed direction of this internal electrode paste 2,
Pressurized and crimped. Next, it was degreased in air at 400°C, and further calcined in air at 600 to 1250°C. Thereafter, it was fired at 1250 to 1350°C in a reducing atmosphere. After this firing, it was reoxidized in air at 900-1250°C.

その後、第2図に示すように、内部電極2aを露出させ
た両端にAgよりなる外部電極ペーストを塗布し、空気
中で800℃、15分で焼付けることにより、粒界絶縁
型半導体セラミック内に複数層の内部電極2aをこれら
が交互に端縁に至るように設け、かつこの内部電極2a
の両端縁に外部電極3を設けたバリスタ機能付き積層セ
ラミックコンデンサ4を得た。
Thereafter, as shown in FIG. 2, an external electrode paste made of Ag is applied to both exposed ends of the internal electrode 2a and baked in air at 800°C for 15 minutes to form a grain-boundary insulated semiconductor ceramic. A plurality of layers of internal electrodes 2a are provided in such a way that they alternately reach the edges, and the internal electrodes 2a are
A multilayer ceramic capacitor 4 with a varistor function was obtained, in which external electrodes 3 were provided on both ends of the capacitor.

なお、本実施例でのバリスタ機能付き積層セラミックコ
ンデンサの形状は5.70X5.00x2、OO閣の5
.5タイプで、内部電極の形成された有効層を10層積
層したものである。また、第3図に本発明の製造工程を
示す。
The shape of the multilayer ceramic capacitor with varistor function in this example is 5.70 x 5.00 x 2, 5.
.. There are 5 types, each consisting of 10 laminated effective layers with internal electrodes formed thereon. Further, FIG. 3 shows the manufacturing process of the present invention.

このようにして得られたバリスタ機能付き積層セラミッ
クコンデンサについて、その容量、tanδ、バリスタ
電圧、電圧非直線指数α、直列等価抵抗値ESR,容量
温度変化率、及びバリスタ電圧温度係数などの各種電気
特性を、第1表〜第15表に併せて記載する。但し、こ
の時の焼成などの各条件は、空気中での仮焼は1200
℃、2時間、N2  : H2=99 : 1の還元雰
囲気中での焼成は1300℃、2時間、再酸化は110
0℃、1時間で行ったものである。
Various electrical properties of the thus obtained multilayer ceramic capacitor with varistor function include its capacity, tan δ, varistor voltage, voltage nonlinearity index α, series equivalent resistance value ESR, capacitance temperature change rate, and varistor voltage temperature coefficient. are also listed in Tables 1 to 15. However, each condition such as firing at this time is 1200 ml for calcination in air.
℃, 2 hours, calcination in a reducing atmosphere of N2:H2=99:1, 1300℃, 2 hours, reoxidation: 110
The test was carried out at 0°C for 1 hour.

なお、各種電気特性については以下の測定値を記載した
Note that the following measured values are listed for various electrical properties.

◇ 容量Cは測定電圧1.OV、周波数1.0KHzで
の値。
◇ Capacity C is measured voltage 1. OV, value at frequency 1.0KHz.

◇ バリスタ電圧VO,ImAは測定電流0.1mAで
の値。
◇ Varistor voltage VO and ImA are values at a measurement current of 0.1mA.

◇ 電圧非直線指数αは、測定電流0.1mAと1.0
mAでの値から、 a = 1 / l o g (Vl、0+11A/ 
VO,1lIA )の式より算出した。
◇ Voltage nonlinear index α is measured current 0.1 mA and 1.0
From the value in mA, a = 1 / l o g (Vl, 0 + 11A /
It was calculated from the formula: VO, 1lIA).

◇ 直列等価抵抗値ESRは、測定電圧1.OVでの共
振点での抵抗値。
◇ The series equivalent resistance value ESR is the measured voltage 1. Resistance value at resonance point in OV.

◇ 容量温度変化率(ΔC/C)は、−25℃と85℃
の二点間での値。
◇ Capacitance temperature change rate (ΔC/C) is -25℃ and 85℃
The value between two points.

◇ バリスタ電圧温度係数(ΔV/V )は、25℃と
50℃の二点間での値。
◇ Varistor voltage temperature coefficient (ΔV/V) is the value between 25℃ and 50℃.

(以 下 余 白) 次に、上記第1表〜第15表について解説すると、これ
らの表はS r (+−x) CaxT i 03のA
l6比、及び第2成分のMnO2とSiO2の添加量に
ついて規定したものである。
(Margin below) Next, to explain Tables 1 to 15 above, these tables are S r (+-x) CaxT i 03 A
The l6 ratio and the amounts of MnO2 and SiO2 added as the second components are specified.

ここで、試料番号に*印をつけたのは比較例であり、本
発明の請求範囲外である。即ち、これらの焼結体素子で
は、容量が小さ(、かつバリスタ特性を表す電圧非直線
指数αが小さく、また直列等価抵抗値ESRが太きいた
晩、コンデンサとしての電圧の低いノイズや高周波のノ
イズを吸収する機能と、バリスタとしてのパルス、静電
気などの高い電圧を吸収する機能の両方を同時に持ち合
わしていなく、さらに容量温度変化率とバリスタ電圧温
度係数が大きく、信頼性や電気特性が温度に影響を受は
易いものである。従って、これらの試料は電子機器で発
生するノイズ、パルス、静電気などの異常電圧から半導
体及び電子機器を保護するバリスタ機能付きセラミック
コンデンサとして適さないものである。これに対し、そ
の他の試料番号のものでは、容量が大きく、かつ電圧非
直線指数αが大きく、さらに直列等価抵抗値ESRが小
さいため、コンデンサとしての電圧の低いノイズや高周
波のノイズを吸収する機能と、バリスタとしてのパルス
、静電気などの高い電圧を吸収する機能の両方を同時に
持ち合わしており、さらに容量温度変化率とバリスタ電
圧温度係数が小さく、信頼性や電気特性が温度に影響を
受けに(い特徴を有している。従って、これらの試料は
電子機器で発生するノイズ、パルス、静電気などの異常
電圧から半導体及び電子機器を保護するため、バリスタ
機能付きセラミックコンデンサとして適しているもので
ある。
Here, the sample numbers marked with * are comparative examples and are outside the scope of the claims of the present invention. In other words, these sintered elements have a small capacitance (and a small voltage non-linearity index α representing varistor characteristics, and a large series equivalent resistance value ESR). It does not have both the function of absorbing noise and the function of absorbing high voltages such as pulses and static electricity as a varistor, and furthermore, the capacitance temperature change rate and varistor voltage temperature coefficient are large, and the reliability and electrical characteristics vary with temperature. Therefore, these samples are not suitable as ceramic capacitors with varistor functions that protect semiconductors and electronic devices from abnormal voltages such as noise, pulses, and static electricity generated in electronic devices. On the other hand, the other sample numbers have a large capacitance, a large voltage nonlinearity index α, and a small series equivalent resistance value ESR, so they have the ability to absorb low voltage noise and high frequency noise as a capacitor. It also has the function of absorbing high voltages such as pulses and static electricity as a varistor, and also has a small capacitance temperature change rate and varistor voltage temperature coefficient, so its reliability and electrical characteristics are not affected by temperature. Therefore, these samples are suitable as ceramic capacitors with varistor function to protect semiconductors and electronic devices from abnormal voltages such as noise, pulses, and static electricity generated in electronic devices. be.

ここで、本発明において、S r(+−X)CaXTi
O3のA/B比を規定したのは、A/B比が1.00よ
り大きい場合はAサイト過剰となり、MnO2−S i
 02−T i 02系の液相が形成されにくいことか
ら、粒界絶縁型構造になりにり<、かつ内部電極が酸化
や拡散を起こし、結果として電気特性や信頼性が低下す
るためである。一方、A/B比が0.95未満では焼結
体が多孔質となり、焼結密度が低下するためである。さ
らに、積層型バリスタ機能付きセラミックコンデンサ用
出発原料の平均粒径を0.5μm以下に規定したのは、
0.5μmより大きい場合には、スラリー状にした時に
粉が凝集したり、でき上がった焼結体素子の焼結密度が
小さく、かつ半導体化しに(いために電気特性も不安定
となりやすいためである。
Here, in the present invention, S r(+-X)CaXTi
The reason for specifying the A/B ratio of O3 is that if the A/B ratio is greater than 1.00, there will be an excess of A sites, and MnO2-Si
02-T i 02-based liquid phase is difficult to form, resulting in a grain boundary insulated structure, and internal electrodes are oxidized and diffused, resulting in decreased electrical characteristics and reliability. . On the other hand, if the A/B ratio is less than 0.95, the sintered body becomes porous and the sintered density decreases. Furthermore, the average particle size of the starting material for the multilayer ceramic capacitor with varistor function was specified to be 0.5 μm or less.
If it is larger than 0.5 μm, the powder may aggregate when it is made into a slurry, the sintered density of the completed sintered element will be low, and the electrical properties will tend to become unstable due to the difficulty of converting it into a semiconductor. .

次に、第2成分のMnO2とSiO2の合計の添加量を
規定したのは、これらv!2成分の添加量が0.1mo
1%未満では添加効果が得られないため、MnO2−8
iO2TiCh系の液相が形成されにくいために、粒界
絶縁型構造になりに((、電気特性や焼結密度が低下す
るためである。
Next, the total addition amount of the second component MnO2 and SiO2 was determined by these v! Addition amount of two components is 0.1mo
If it is less than 1%, no effect can be obtained by adding MnO2-8.
This is because the iO2TiCh-based liquid phase is difficult to form, resulting in a grain boundary insulated structure ((), resulting in a decrease in electrical properties and sintered density.

一方、第2成分の添加量が5.0mol%を超えると、
粒界部に偏析する高抵抗の酸化物量が増大し電気特性が
低下するためである。
On the other hand, when the amount of the second component added exceeds 5.0 mol%,
This is because the amount of high-resistance oxides segregated at grain boundaries increases and electrical properties deteriorate.

さらに、脱脂後の成型体を予め空気中で600〜125
0℃で仮焼するのは、本発明のバリスタ機能付き積層セ
ラミックコンデンサの製造方法中で最も重要な工程であ
り、この工程の結果ができ上がったバリスタ機能付き積
層セラミックコンデンサの電気特性や信頼性をほぼ決定
するものである。この工程の目的は、バリスタ機能付き
セラミックコンデンサ材料と内部電極材料の接着力の強
化、さらにでき上がったバリスタ機能付き積層セラミッ
クコンデンサの平均粒径の制御である。
Furthermore, the molded body after degreasing is heated to a temperature of 600 to 125 in advance in the air.
Calcining at 0°C is the most important step in the manufacturing method of the multilayer ceramic capacitor with varistor function of the present invention, and the results of this step determine the electrical characteristics and reliability of the multilayer ceramic capacitor with varistor function. This is almost decided. The purpose of this step is to strengthen the adhesion between the varistor function ceramic capacitor material and the internal electrode material, and to control the average particle size of the finished varistor function multilayer ceramic capacitor.

ここで、空気中での仮焼温度を600〜1250℃の範
囲に規定したのは、仮焼温度が600℃未満ではその効
果が得られないためである。一方、仮焼温度が1250
℃を超えると、 ■ バリスタ機能付きセラミックコンデンサ材料の焼結
が進行してしまう。この状態で還元または窒素雰囲気中
で焼成すると、急激な収縮による応力集中が焼結体内に
発生し、結果として得られたバリスタ機能付き積層セラ
ミックコンデンサでは、デラミネーション、ワレなどの
諸問題が発生することになる。
Here, the reason why the calcination temperature in air is specified in the range of 600 to 1250°C is that the effect cannot be obtained if the calcination temperature is less than 600°C. On the other hand, the calcination temperature is 1250
If the temperature exceeds ℃, sintering of the ceramic capacitor material with varistor function will proceed. When fired in a reducing or nitrogen atmosphere in this state, stress concentration occurs within the sintered body due to rapid contraction, resulting in various problems such as delamination and cracking in the resulting multilayer ceramic capacitor with varistor function. It turns out.

■ Niを内部電極材料で使用した場合では、前者のセ
ラミックコンデンサ材料の焼結化とNi内部電極材料の
、酸化が生じ、次に焼結体とNiが反応し、Niの拡散
が進行し、結果として得られたバリスタ機能付き積層セ
ラミックコンデンサでは、内部電極切れ、デラミネーシ
ョン。
■ When Ni is used as an internal electrode material, sintering of the former ceramic capacitor material and oxidation of the Ni internal electrode material occur, and then the sintered body and Ni react, and Ni diffusion progresses. The resulting multilayer ceramic capacitor with varistor function suffered from internal electrode breakage and delamination.

ワレなどの諸問題が発生する。Various problems such as cracks occur.

■ 1250℃を超える高温で仮焼を行うと、MnO2
SiO2−Ti02系の液相焼結が急激に進行し、粒成
長が促進され焼結体密度や充てん密度の低下が著しく起
こる。
■ If calcination is performed at a high temperature exceeding 1250℃, MnO2
Liquid phase sintering of the SiO2-Ti02 system progresses rapidly, grain growth is promoted, and the sintered body density and packing density are significantly reduced.

■ その後、還元または窒素雰囲気中で焼成した場合、
半導体化が起こりにくくなる。
■ If it is then fired in a reducing or nitrogen atmosphere,
Semiconductorization becomes less likely to occur.

という理由により、電気特性や信頼性が著しく低下する
ためである。
This is because the electrical characteristics and reliability deteriorate significantly.

このようにして得られたバリスタ機能付き積層セラミッ
クコンデンサは、上述の特公昭58−23921号公報
で報告されている積層型バリスタに比べ、大容量であり
、かつ温度特性2周波数特性に優れた特性を有し、前者
ではサージ吸収性に優れたバリスタ材料を単に積層して
いるのに対し、本発明ではノイズ吸収性に優れたコンデ
ンサ機能と、パルス、静電気吸収性に優れたバリスタ機
能の両方機能を有するバリスタ機能付きセラミックコン
デンサ材料を積層したものであり、その機能、使用目的
において全く別のものである。
The thus obtained multilayer ceramic capacitor with varistor function has a larger capacity and excellent temperature and dual frequency characteristics than the multilayer varistor reported in the above-mentioned Japanese Patent Publication No. 58-23921. In the former case, varistor materials with excellent surge absorption properties are simply laminated, whereas in the present invention, the present invention has both a capacitor function with excellent noise absorption properties and a varistor function with excellent pulse and static electricity absorption properties. It is a laminated ceramic capacitor material with a varistor function, and its function and purpose of use are completely different.

(実施例2) 次に、ABO3で表されるペロブスカイト構造のAサイ
トにあたるSrとCaの組成比についてこれを種々変え
、S r (+−x) Ca)(T i 03のA/B
比を0.97、第1成分としてのNb2O5の添加量を
1.0mol%、第3成分としてのNa2SiO3の添
加量を0.5mo1%に固定し、上記実施例1と同様の
方法でバリスタ機能付き積層セラミックコンデンサを作
製した。その結果を下記の第16表に記載する。
(Example 2) Next, the composition ratio of Sr and Ca corresponding to the A site of the perovskite structure represented by ABO3 was varied, and S r (+-x) Ca) (A/B of T i 03
The ratio was fixed at 0.97, the amount of Nb2O5 added as the first component was fixed at 1.0 mol%, and the amount of Na2SiO3 added as the third component was fixed at 0.5 mol%, and the varistor function was obtained in the same manner as in Example 1 above. We fabricated a multilayer ceramic capacitor. The results are listed in Table 16 below.

(以  下  余  白  ) 上記第16表について解説すると、Caを添加しない場
合′、結晶の粒成長を抑制するものがなく、その結晶粒
径はバラツキが多くなり、tanδや温度特性が悪くな
る。また、Caの添加量が多くなり、Xの値が0.2を
超えると酸化が進みやす(なり、容量は小さくなり、バ
リスタ特性が低下してくる。よって、Aサイトにおける
Srの一部を置換するCaの置換率Xは、0.001≦
X≦0.2が望ましい。
(Margins below) To explain Table 16 above, when Ca is not added, there is nothing to suppress the grain growth of the crystals, and the crystal grain sizes vary widely, resulting in poor tan δ and temperature characteristics. In addition, when the amount of Ca added increases and the value of The substitution rate X of Ca to be replaced is 0.001≦
It is desirable that X≦0.2.

(実施例3) 実施例1により、第2成分としてのMnO2とSiO2
の合計の添加量としては、0.2〜5.0mol%が必
要であることが解った。次に、この第2成分としてのM
nO2とSiO2の添加比についてこれを種々変え、S
 r (1−、)CaXT i 03のA/B比を0.
97、X=0.10とし、第1成分としてのNb2O5
の添加量を1.0mol%、第3成分としてのNa2S
iO3の添加量を0.5mo1%に固定し、上記実施例
1と同様の方法でバリスタ機能付き積層セラミックコン
デンサを作製した。その結果を下記の第17表に記載す
る。
(Example 3) According to Example 1, MnO2 and SiO2 as the second component
It was found that the total addition amount of 0.2 to 5.0 mol% is required. Next, M as this second component
By varying the addition ratio of nO2 and SiO2, S
The A/B ratio of r(1-,)CaXT i 03 was set to 0.
97, X=0.10, Nb2O5 as the first component
The addition amount of 1.0 mol%, Na2S as the third component
A multilayer ceramic capacitor with a varistor function was manufactured in the same manner as in Example 1, with the amount of iO3 added being fixed at 0.5 mo1%. The results are listed in Table 17 below.

(以  下  余  白  ) 上記第17表について解説すると、その測定結果より明
らかなようにバリスタ機能付き積層セラミックコンデン
サを作製するには、MnO2とSiO2の両方が必要で
あり、どちらか一方が欠けてもバリスタ機能付き積層セ
ラミックコンデンサを作製することができない。即ち、
両成分が存在して初めてMnO2−3i○2−TiO2
系の液相ができ、粒界部分に溶解、偏析し、再酸化する
と、粒界部分に偏析したMnO2−8i02が絶縁化し
、容易に粒界絶縁型構造を持つ素子となるためである。
(Margin below) To explain Table 17 above, it is clear from the measurement results that both MnO2 and SiO2 are required to fabricate a multilayer ceramic capacitor with varistor function, and if one or the other is missing, However, it is not possible to fabricate a multilayer ceramic capacitor with a varistor function. That is,
MnO2-3i○2-TiO2 only exists when both components exist.
This is because when a liquid phase is formed in the system, which is dissolved and segregated at the grain boundaries and re-oxidized, the MnO2-8i02 segregated at the grain boundaries becomes insulating and easily becomes an element having a grain boundary insulated structure.

なお、容量、電圧非直線指数α、ESRなどの電気特性
を比較すると、若干MnO2過剰の方が好ましい。
Note that when comparing electrical properties such as capacity, voltage nonlinearity index α, and ESR, it is preferable to have a slight excess of MnO2.

(実施例4) 次に、第1成分としてのN b 2O5,Ta2O5,
v2os・W2O5・Dy2O3・Nd2O3・Y2O
3・La2O3,CeO2の原子化制御剤の添加量を規
定するため、これを種々変え、S r(1−X)CaX
T i 03のA/B比を0.97、X=0.10、第
2成分の添加量をMn021.Omo 1%、S i 
021.Omo 1%の合計2.Omo1%に固定し、
第3成分としてのNa2SiO3の添加量を0.5mo
1%に固定して、上記実施例1,2と同様の方法でバリ
スタ機能付き積層セラミックコンデンサを作製した。そ
の結果を下記の第18表〜第26表に記載する。
(Example 4) Next, N b 2O5, Ta2O5, as the first component,
v2os・W2O5・Dy2O3・Nd2O3・Y2O
3. In order to specify the amount of the atomization control agent added for La2O3 and CeO2, this was changed variously, and Sr(1-X)CaX
The A/B ratio of T i 03 was 0.97, X=0.10, and the amount of the second component added was Mn021. Omo 1%, Si
021. Omo 1% total2. Fixed Omo1%,
Addition amount of Na2SiO3 as the third component is 0.5mo
A multilayer ceramic capacitor with a varistor function was manufactured in the same manner as in Examples 1 and 2, with the ratio fixed at 1%. The results are shown in Tables 18 to 26 below.

(以  下  余  白  ) 上記第18表〜第26表について解説すると、第1成分
の添加量を規定したのは、その測定結果より明らかなよ
うに、添加量が0.05mo1%未満ではその添加効果
が得られず、半導体化が起こりに(いためである。一方
、第1成分の添加量が合計で2.Omo1%を超えると
半導体化が抑制され、所望の電気特性が得られず、さら
に焼結密度が低下するためである。
(Margin below) To explain Tables 18 to 26 above, the reason for specifying the amount of the first component added is that, as is clear from the measurement results, if the amount added is less than 0.05 mo1%, the amount of the first component added is On the other hand, if the total amount of the first component added exceeds 2.0mo1%, the semiconductor formation will be suppressed, and the desired electrical properties will not be obtained. This is because the sintered density decreases.

なお、第1成分としてはNb2O5,Ta205を添加
した方が、他(7)Y2O5,W2O5,Dy2O3,
Nd2O3,Y2O31La2O3,CeO2を添加す
る場合よりも若干電気特性的に優れていた。
In addition, it is better to add Nb2O5, Ta205 as the first component, and the other (7) Y2O5, W2O5, Dy2O3,
The electrical properties were slightly better than those in which Nd2O3, Y2O31La2O3, and CeO2 were added.

さらに、第1成分の混合物組成についても、その一部の
組合せについて実施し、電気特性を測定したが、その結
果は第26表に示したように、種類添加した場合とほと
んど特性に差が見られないものであった。しかし、この
場合もNb2O5゜Ta205を添加した方が、他の成
分を添加する場合よりも若干電気特性的に優れていた。
Furthermore, regarding the mixture composition of the first component, some combinations were tested and the electrical properties were measured, but as shown in Table 26, there was almost no difference in the properties compared to when different types were added. It was impossible. However, in this case as well, the addition of Nb2O5°Ta205 was slightly better in terms of electrical properties than the addition of other components.

また、出発原料の平均粒径が0.Ejμmよりも大きい
場合には、第1成分の効果が得られにくい傾向があり、
0.5μm以下に抑える必要があることが確認された。
Also, the average particle size of the starting material is 0. If it is larger than Ejμm, the effect of the first component tends to be difficult to obtain,
It was confirmed that it is necessary to suppress the thickness to 0.5 μm or less.

(実施例5) 次に、第3成分としてのNa2SiO3の添加量を規定
するため、これを種々変え、5r(I−x、CaxTi
O3のA/B比を0.97、X=0.10、第1成分の
添加量をNb2O51,Omo 1%、第2成分の添加
量をMnO+1.Omo1%、SiO21、Qmo 1
%の合計2.Omo1%に固定し、上記実施例1,2と
同様の方法でバリスタ機能付き積層セラミックコンデン
サを作製した。その結果を下記の第27表に記載する。
(Example 5) Next, in order to specify the amount of Na2SiO3 added as the third component, this was changed variously, and 5r(I-x, CaxTi
The A/B ratio of O3 was 0.97, X=0.10, the amount of the first component added was Nb2O51, Omo 1%, and the amount of the second component added was MnO+1. Omo1%, SiO21, Qmo1
Total %2. A multilayer ceramic capacitor with a varistor function was manufactured in the same manner as in Examples 1 and 2, with Omo fixed at 1%. The results are listed in Table 27 below.

(以  下  余  白  ) 上記第27表について解説すると、Na2SiO3を添
加することによって、結晶粒界か均一に絶縁化され、そ
れによって容量やバリスタ電圧の温度特性を改善するこ
とができた。しかし、Na2SiO3はその添加量が2
.Omo1%を超えると酸化が進みやすくなり、容量は
小さくなり、バリスタ特性が低下してくる。一方、添加
量が0.05+ao1%未満では、その添加効果が得ら
れず、容量温度変化率とバリスタ電圧温度係数が改善さ
れない。
(Margin below) To explain Table 27 above, by adding Na2SiO3, the grain boundaries were uniformly insulated, thereby improving the temperature characteristics of capacitance and varistor voltage. However, the addition amount of Na2SiO3 is 2
.. When Omo exceeds 1%, oxidation tends to proceed, the capacity decreases, and the varistor characteristics deteriorate. On the other hand, if the amount added is less than 0.05+ao1%, the effect of the addition cannot be obtained, and the capacitance temperature change rate and varistor voltage temperature coefficient are not improved.

(実施例6) 上記の各実施例では内部電極としてPdを用いた場合に
ついて説明したが、他のAu、Pt。
(Example 6) In each of the above examples, the case where Pd was used as the internal electrode was explained, but other materials such as Au and Pt were used.

Rh、Niについて、S r (+−X) Ca xT
’ l 03のA/B比を0.97.X=0.l O1
第1成分の添加量をNb2050.5mo1%、 T 
a20so、 5mol*。
For Rh, Ni, S r (+-X) Ca xT
' A/B ratio of l 03 is 0.97. X=0. l O1
The amount of the first component added is Nb2050.5mol1%, T
a20so, 5mol*.

第2成分の添加量をM r〕021 、 Omo1%、
SiO21.0+++oHに固定し、第3成分としての
Na2SiO3の添加量を0.5mo1%に固定して、
上記実施例と同様の方法でバリスタ機能付き積層セラミ
ックコンデンサを作製した。その結果を下記の表第28
表に記載する。
The amount of the second component added is Mr〕021, Omo1%,
SiO2 is fixed at 1.0+++oH, and the amount of Na2SiO3 added as the third component is fixed at 0.5mol1%.
A multilayer ceramic capacitor with a varistor function was manufactured in the same manner as in the above example. The results are shown in Table 28 below.
Record in the table.

く  以  下  余  白 上記第28表に記載したように、内部電極としてはAu
、Pt、Rh、Pd、Niの内の少なくとも一種類以上
の金属またはそれらの合金あるいは混合物を用いること
ができ、効果が得られることを確認した。しかし、Ni
を使用する場合はNiの酸化が比較的低温度で起こるた
め、Pdを混合するか、若干Ti過剰のS r (+−
x) Ca xT i 03を用いた方が酸化が抑えら
れる。
As stated in Table 28 above, the internal electrodes are made of Au.
, Pt, Rh, Pd, and Ni, or their alloys or mixtures can be used and it has been confirmed that effects can be obtained. However, Ni
When using S r (+-
x) Oxidation is suppressed by using Ca xT i 03.

以上、本発明の実施例では、一部の組合せについて示し
たが、他の組合せでも同様の効果が得られることを確認
した。
Although some combinations have been shown in the examples of the present invention, it has been confirmed that similar effects can be obtained with other combinations.

そして、本発明の実施例ではTi過剰のS r (1−
X)CaXTi03を作製するに当たり、S r (1
−X)CaXTi03にTiO2を添加したが、Tiを
炭酸化物、水酸化物、有機化合物などの形で用いても同
様の効果が得られることは言うまでもない。
In the embodiment of the present invention, Ti excess S r (1-
X) In producing CaXTi03, S r (1
-X) Although TiO2 was added to CaXTi03, it goes without saying that similar effects can be obtained by using Ti in the form of carbonates, hydroxides, organic compounds, etc.

また、本発明の実施例では、原料粉末にS r (1−
X)CaXT i 03を用いたが、S ro、S r
cO3,CaCO3,Cab、チタン酸塩とTiO2な
どからS r (1−X) Ca XT i 03を作
製したものを原料粉末にしても同様の効果が得られるこ
とはもちろんである。
In addition, in the examples of the present invention, S r (1-
X) CaXT i 03 was used, but S ro, S r
Of course, the same effect can be obtained even if S r (1-X) Ca XT i 03 prepared from cO3, CaCO3, Cab, titanate, TiO2, etc. is used as a raw material powder.

さらに、第2成分としてのM n 02. S i 0
2についても、これらの炭酸化物、水酸化物などの形で
用いても同様の効果が得られることは言うまでもない。
Furthermore, M n 02. as a second component. S i 0
It goes without saying that similar effects can be obtained with respect to 2 even when used in the form of carbonates, hydroxides, etc.

しかし、MnCo3を用いた方が粒径も細か(揃ってお
り、かつ分解し易いため、特性的に安定した素子を作製
することができ、量産性に適していることが確認された
However, it was confirmed that using MnCo3 has finer (uniform) particle diameters and is easier to decompose, making it possible to produce elements with stable characteristics and being suitable for mass production.

次に、上記実施例では、焼成を還元雰囲気中で行う場合
について説明したが、これは窒素雰囲気中・で行うよう
にしてもよいものである。しかし、窒素雰囲気中で焼成
を行った場合には、半導体化が若干しに(い面があるた
め、還元雰囲気中で焼成を行うよりも若干高温度(13
50〜1450℃)側で焼成する方が特性上は好ましい
ものである。
Next, in the above embodiment, the case where the firing is performed in a reducing atmosphere has been described, but this may also be performed in a nitrogen atmosphere. However, when firing in a nitrogen atmosphere, semiconductor formation is slightly slower (13%) than when firing in a reducing atmosphere.
From the viewpoint of characteristics, it is preferable to perform firing at a temperature of 50 to 1450°C.

また、上記実施例では、混合粉末の仮焼を空気中で行う
場合について説明したが、これは、窒素雰囲気中で行っ
ても同様の効果が得られることを確認した。
Furthermore, in the above embodiments, the case where the mixed powder was calcined in air was described, but it was confirmed that similar effects could be obtained even if calcining was performed in a nitrogen atmosphere.

さらに、上記実施例では、再酸化温度を1100’Cと
固定したが、これは所望とする電気特性を得るために、
900〜1250℃の温度範囲で行えばよいものである
。しかし、1200℃以上で再酸化を行う場合は、最高
温度の保持時間を極力抑えなければ粒界のみならず結晶
粒子も絶縁化される恐れがあり、注意を必要とする。ま
た、Niを内部電極として用いた場合に関しても、12
00℃以上で再酸化を行う場合には保持時間を極力抑え
なければNiが酸化される恐れがあり、同じく注意を必
要とする。
Furthermore, in the above example, the reoxidation temperature was fixed at 1100'C;
It may be carried out within a temperature range of 900 to 1250°C. However, when reoxidizing at 1200° C. or higher, care must be taken because not only the grain boundaries but also the crystal grains may become insulated unless the holding time at the maximum temperature is minimized. Also, when Ni is used as the internal electrode, 12
When reoxidizing at temperatures above 00°C, Ni may be oxidized unless the holding time is minimized, so care must also be taken.

そしてまた、上記実施例では外部電極としてAgを用い
たが、他のPd* N I + Cu、Znでも同様の
効果が得られることを確認した。即ち、外部電極として
Pd、Ag、Ni、Cu、Znの内の少なくとも一種類
以上の金属またはそれらの合金あるいは混合物を用いて
もよいものである。しかし、PdやAgを外部電極とし
て使用する場合は素子とオーミック接触しに<<、バリ
スタ電圧に若干極性が現れるが、この場合も基本性能と
じては特に問題がないものである。
Furthermore, although Ag was used as the external electrode in the above embodiment, it was confirmed that similar effects could be obtained using other materials such as Pd*N I + Cu and Zn. That is, at least one metal selected from Pd, Ag, Ni, Cu, and Zn, or an alloy or mixture thereof may be used as the external electrode. However, when Pd or Ag is used as the external electrode, a slight polarity appears in the varistor voltage due to ohmic contact with the element, but in this case as well, there is no particular problem in terms of basic performance.

以上、実施例で示した方法で得られたバリスタ機能付き
積層セラミックコンデンサの平均粒径は2.0〜3.0
μm程度であった。ここで、成型体の空気中での仮焼温
度を1300℃よりも高温で行うと、上述したようにM
n02−8 i 02−T i 02系の液相焼結が急
激に進行し粒成長が促進され、平均粒径が約2倍以上に
なる。そして、このように平均粒径が大きくなった場合
には、焼結密度の低下、電圧非直線指数αの低下、直列
等価抵抗値ESRの上昇、電気特性のバラツキなどの諸
問題が発生し、電気特性や信頼性が著しく低下し、実用
化には向かないものである。
As mentioned above, the average particle size of the multilayer ceramic capacitor with varistor function obtained by the method shown in the example is 2.0 to 3.0.
It was about μm. Here, if the molded body is calcined in air at a temperature higher than 1300°C, M
Liquid phase sintering of the n02-8 i 02-T i 02 system progresses rapidly, grain growth is promoted, and the average grain size becomes about twice or more. When the average grain size increases in this way, various problems occur such as a decrease in sintered density, a decrease in voltage nonlinearity index α, an increase in series equivalent resistance value ESR, and variations in electrical characteristics. Electrical characteristics and reliability deteriorate significantly, making it unsuitable for practical use.

また、上記実施例では積層型のバリスタ機能付きセラミ
ックコンデンサについて説明したが、本発明は上記組成
物を用い、従来と同様の単板型のバリスタ機能付きセラ
ミックコンデンサを作製した場合でも、優れたコンデン
サ特性、バリスタ特性が得られることを確認した。
Further, in the above embodiment, a multilayer ceramic capacitor with a varistor function was explained, but even when a single-plate ceramic capacitor with a varistor function similar to the conventional one is manufactured using the above composition, an excellent capacitor can be obtained. It was confirmed that the characteristics and varistor characteristics could be obtained.

以上、このようにして得られた素子は、大容量で、かつ
電圧非直線指数αが大きく、バリスタ電圧、直列等価抵
抗値ESRが小さく、さらに温度特性9周波数特性、ノ
イズ特性が優れているため、通常はコンデンサとして電
圧の低いノイズや高周波のノイズを吸収する働きをし、
一方パルスや静電気などの高い電圧が侵入した時はバリ
スタ機能を発揮し、ノイズ、パルス、静電気などの異常
電圧に対して優れた応答性を示し、かつそれらの特性が
温度に対して常に安定しているため、従来のフィルムコ
ンデンサ、積層セラミックコンデンサ、半導体セラミッ
クコンデンサに変わるものとして期待されるものである
。さらに、本発明のバリスタ機能付き積層セラミックコ
ンデンサは、従来の単板型のバリスタ機能付きセラミッ
クコンデンサに比べて小型でありながら大容量であり、
かつ高性能であるため、実装部品としての応用も大いに
期待されるものである。
As mentioned above, the device obtained in this way has a large capacity, a large voltage nonlinearity index α, a small varistor voltage, a small series equivalent resistance value ESR, and also has excellent temperature characteristics, frequency characteristics, and noise characteristics. , usually acts as a capacitor to absorb low voltage noise and high frequency noise.
On the other hand, when a high voltage such as a pulse or static electricity enters, it exhibits a varistor function and exhibits excellent response to abnormal voltage such as noise, pulse, or static electricity, and its characteristics are always stable against temperature. Therefore, it is expected to replace conventional film capacitors, multilayer ceramic capacitors, and semiconductor ceramic capacitors. Furthermore, the multilayer ceramic capacitor with a varistor function of the present invention is smaller and has a larger capacity than a conventional single-plate ceramic capacitor with a varistor function.
Since it also has high performance, there are great expectations for its application as a mounted component.

発明の効果 以上に示したように本発明によれば、コンデンサ機能と
バリスタ機能を同時に有するバリスタ機能付きセラミッ
クコンデンサを得ることができる。その作用としては、
通常はコンデンサとして電圧の低いノイズや高周波のノ
イズを吸収する働きをし、一方パルスや静電気などの高
い電圧が侵入した時はバリスタ機能を発揮するため、電
子機器で発生するノイズ、パルス、静電気などの異常電
圧から半導体及び電子機器を保護する働きを持つことに
なる。そして、それらの特性が温度に対して常に安定し
ているものである。従って、その応用として、 ■ 電子機器に使用されているIC,LSIなどの保護
用のバイパスコンデンサとして、従来のフィルムコンデ
ンサ、積層セラミックコンデンサ:半導体セラミックコ
ンデンサなどにとって代わる。
Effects of the Invention As described above, according to the present invention, it is possible to obtain a ceramic capacitor with a varistor function that has both a capacitor function and a varistor function. Its action is
Normally, it works as a capacitor to absorb low-voltage noise and high-frequency noise, but when high voltage such as pulses and static electricity enters, it performs a varistor function, so it absorbs noise, pulses, and static electricity generated by electronic equipment. It has the function of protecting semiconductors and electronic equipment from abnormal voltages. Moreover, these characteristics are always stable with respect to temperature. Therefore, its applications include: (1) As a bypass capacitor for protection of ICs, LSIs, etc. used in electronic equipment, it replaces conventional film capacitors, multilayer ceramic capacitors: semiconductor ceramic capacitors, etc.

■ 静電気による機器の破壊や機器の誤動作防止、誘導
性負荷0N−OFFサージ吸収に使用されているZnO
系バリスタにとって代わる。
■ ZnO is used to prevent equipment damage and equipment malfunction due to static electricity, and to absorb inductive load 0N-OFF surges.
Replaces the barista.

という応用が期待でき、一つの素子で上記■、■の効果
を同時に発揮し、その用途は大きいものである。
This device can be expected to have a wide range of applications, as it can simultaneously exhibit the above effects (1) and (2) with a single device.

以上、記載してきたように、本発明でバリスタ機能付き
積層セラミックコンデンサを容易に作製できるようにな
った理由は、バリスタ機能付きセラミックコンデンサ材
料と内部電極材料との同時焼成が可能となったためであ
る。そして、同時焼成が可能となった理由は、Ti過剰
の5rTi(hに、半導体化成分を添加する以外にM 
n O2とSiO2を添加した組成では、今まで行われ
て来た金属酸化物の表面拡散工程を経なくても、再酸化
するだけで、容易に粒界絶縁型半導体セラミックコンデ
ンサになることによるものであり、本発明はこの点にプ
ロセス面で最大の特長を有しているものである。
As described above, the reason why a multilayer ceramic capacitor with a varistor function can be easily produced with the present invention is because it is now possible to simultaneously fire the ceramic capacitor material with a varistor function and the internal electrode material. . The reason why simultaneous firing became possible is that in addition to adding a semiconductor component to 5rTi (h) with excess Ti, M
This is because the composition containing nO2 and SiO2 can easily become a grain-boundary insulated semiconductor ceramic capacitor by simply reoxidizing it, without going through the surface diffusion process of metal oxides that has been done up until now. This is the most advantageous feature of the present invention in terms of process.

さらに、本発明のバリスタ機能付き積層セラミックコン
デンサは、従来の単板型のバリスタ機能付きセラミック
コンデンサに比べ小型でありながら大容量であり、かつ
高性能であるため面実装部品としての応用も大いに期待
され、ビデオカメラ、通信機器などの高密度実装用素子
としても使用できるものである。
Furthermore, the multilayer ceramic capacitor with a varistor function of the present invention is smaller than the conventional single-plate ceramic capacitor with a varistor function, has a large capacity, and has high performance, so it is highly expected to be applied as a surface-mounted component. It can also be used as a high-density packaging element for video cameras, communication equipment, etc.

従って、本発明によればノイズ、パルス、静電気などの
異常電圧から半導体及び電子機器を保護し、かつそれら
の特性が温度に対して安定している素子を得ることがで
き、その実用上の効果は極めて大きいものである。
Therefore, according to the present invention, it is possible to obtain an element that protects semiconductors and electronic equipment from abnormal voltages such as noise, pulses, and static electricity, and whose characteristics are stable with respect to temperature, and its practical effects. is extremely large.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の詳細な説明するためのバノスタ機能
付きセラミックコンデンサの分解斜視図であり、積層す
る生シート及びその上に印刷される内部電極ペーストの
形状を説明するための図、第2図はこの発明の実施例に
より得られたバノスタ機能付き積層セラミックコンデン
サを示す一部切欠断面図、第3図はこの発明の詳細な説
明するためのバリスタ機能付き積層セラミックコンデン
サの製造工程を示す図である。 1・・・・・・生シート、2・・・・・・内部電極ペー
スト、2a・・・・・・内部電極、3・・・・・・外部
電極、4・・・・・・バリスタ機能付き積層セラミック
コンデンサ。 代理人の氏名 弁理士 粟野重孝 ほか1名城 さJ 第 図
FIG. 1 is an exploded perspective view of a ceramic capacitor with a vanostar function for explaining the present invention in detail, and FIG. The figure is a partially cutaway sectional view showing a multilayer ceramic capacitor with a vanostar function obtained in accordance with an embodiment of the present invention, and FIG. It is. 1... raw sheet, 2... internal electrode paste, 2a... internal electrode, 3... external electrode, 4... varistor function Multilayer ceramic capacitor with Name of agent: Patent attorney Shigetaka Awano and one other person

Claims (7)

【特許請求の範囲】[Claims] (1)Sr_(_1_−_X_)Ca_XとTiのモル
比が0.95≦Sr_(_1_−_X_)Ca_X/T
i<1.00となるように過剰のTiを含有し、0.0
01≦X≦0.2であるSr_(_1_−_X_)Ca
_XTiO_3に、Nb_2O_5,Ta_2O_5,
V_2O_5,W_2O_5,Dy_2O_3,Nd_
2O_3Y_2O_3,La_2O_3,CeO_2の
内の少なくとも一種類以上を0.05〜2.0mol%
と、MnO_2とSiO_2を合計量で0.2〜5.0
mol%とNa_2SiO_3を0.05〜2.0mo
l%含ませてなる粒界絶縁型半導体セラミックコンデン
サ。
(1) The molar ratio of Sr_(_1_-_X_)Ca_X and Ti is 0.95≦Sr_(_1_-_X_)Ca_X/T
Contains excess Ti so that i<1.00, and 0.0
Sr_(_1_−_X_)Ca where 01≦X≦0.2
_XTiO_3, Nb_2O_5, Ta_2O_5,
V_2O_5, W_2O_5, Dy_2O_3, Nd_
0.05 to 2.0 mol% of at least one type of 2O_3Y_2O_3, La_2O_3, CeO_2
and the total amount of MnO_2 and SiO_2 is 0.2 to 5.0
mol% and 0.05 to 2.0 mo of Na_2SiO_3
A grain boundary insulated semiconductor ceramic capacitor containing 1%.
(2)Sr_(_1_−_X_)Ca_XとTiのモル
比が0.95≦Sr_(_1_−_X_)Ca_X/T
i<1.00となるように過剰のTiを含有し、0.0
01≦X≦0.2であるSr_(_1_−_X_)Ca
_XTiO_3に、Nb_2O_5,Ta_2O_5,
V_2O_5,W_2O_5,Dy_2O_3,Nd_
2O_3,Y_2O_3,La_2O_3,CeO_2
の内の少なくとも一種類以上を0.05〜2.0mol
%と、MnO_2とSiO_2を合計量で0.2〜5.
0mol%と、Na_2SiO_3を0.05〜2.0
mol%含ませてなる粒界絶縁型半導体セラミック内に
、複数層の内部電極をこれらが交互に対向する端縁に至
るように設け、かつこの内部電極の両端縁に外部電極を
設けたことを特徴とする積層型粒界絶縁型半導体セラミ
ックコンデンサ。
(2) The molar ratio of Sr_(_1_-_X_)Ca_X and Ti is 0.95≦Sr_(_1_-_X_)Ca_X/T
Contains excess Ti so that i<1.00, and 0.0
Sr_(_1_−_X_)Ca where 01≦X≦0.2
_XTiO_3, Nb_2O_5, Ta_2O_5,
V_2O_5, W_2O_5, Dy_2O_3, Nd_
2O_3, Y_2O_3, La_2O_3, CeO_2
0.05 to 2.0 mol of at least one of the following
%, and the total amount of MnO_2 and SiO_2 is 0.2 to 5.
0 mol% and 0.05 to 2.0 Na_2SiO_3
A plurality of layers of internal electrodes are provided in a grain boundary insulated semiconductor ceramic containing mol% so that these layers alternately reach opposing edges, and external electrodes are provided on both ends of the internal electrodes. Features: Multilayer grain boundary insulated semiconductor ceramic capacitor.
(3)内部電極がAu,Pt,Rh,Pd,Niの内の
少なくとも一種類以上の金属またはそれらの合金あるい
は混合物によって形成されることを特徴とする請求項2
記載の積層型粒界絶縁型半導体セラミックコンデンサ。
(3) Claim 2, wherein the internal electrode is formed of at least one metal selected from Au, Pt, Rh, Pd, and Ni, or an alloy or mixture thereof.
The multilayer grain boundary insulated semiconductor ceramic capacitor described above.
(4)外部電極がPd,Ag,Ni,Cu,Znの内の
少なくとも一種類以上の金属またはそれらの合金あるい
は混合物によって形成されることを特徴とする請求項2
または3記載の積層型粒界絶縁型半導体セラミックコン
デンサ。
(4) Claim 2, wherein the external electrode is formed of at least one metal selected from Pd, Ag, Ni, Cu, and Zn, or an alloy or mixture thereof.
or 3. The laminated grain boundary insulated semiconductor ceramic capacitor according to 3.
(5)Sr_(_1_−_X_)Ca_XとTiのモル
比が0.95≦Sr_(_1_−_X_)Ca_X/T
i<1.00となるように過剰のTiを含有し、0.0
01≦X≦0.2であるSr_(_1_−_X_)Ca
_XTiO_3に、Nb_2O_5,Ta_2O_5,
V_2O_5,W_2O_5,Dy_2O_3,Nd_
2O_3,Y_2O_3,La_2O_3,CeO_2
の内の少なくとも一種類以上を0.05〜2.0mol
%と、MnO_2とSiO_2を合計量で0.2〜5.
0mol%と、Na_2SiO_3を0.05〜2.0
mol%含ませてなる組成物の混合粉末を出発原料とし
、その混合粉末を粉砕,混合,乾燥した後、空気中また
は窒素雰囲気中で仮焼する工程と、仮焼後、再度粉砕し
た粉末を有機バインダーと共に溶媒中に分散させ生シー
トにし、その後この生シートの上に、内部電極ペースト
を交互に対向する端縁に至るように印刷(但し、最上層
及び最下層の生シートには印刷せず)する工程と、この
内部電極ペーストの印刷された生シートを積層,加圧,
圧着して成型体を得、その後この成型体を空気中で仮焼
する工程と、仮焼後、還元または窒素雰囲気中で焼成す
る工程と、焼成後、空気中で再酸化する工程と、再酸化
後、内部電極を露出させた両端に外部電極ペーストを塗
布し焼付ける工程とを有することを特徴とする積層型粒
界絶縁型半導体セラミックコンデンサの製造方法。
(5) The molar ratio of Sr_(_1_-_X_)Ca_X and Ti is 0.95≦Sr_(_1_-_X_)Ca_X/T
Contains excess Ti so that i<1.00, and 0.0
Sr_(_1_−_X_)Ca where 01≦X≦0.2
_XTiO_3, Nb_2O_5, Ta_2O_5,
V_2O_5, W_2O_5, Dy_2O_3, Nd_
2O_3, Y_2O_3, La_2O_3, CeO_2
0.05 to 2.0 mol of at least one of the following
%, and the total amount of MnO_2 and SiO_2 is 0.2 to 5.
0 mol% and 0.05 to 2.0 Na_2SiO_3
A mixed powder of a composition containing mol% is used as a starting material, and the mixed powder is pulverized, mixed, dried, and then calcined in air or in a nitrogen atmosphere. After calcining, the re-pulverized powder is It is dispersed in a solvent together with an organic binder to form a green sheet, and then internal electrode paste is printed on the green sheet alternately reaching the opposite edges (however, printing is not done on the top and bottom layer of the green sheet). Step 1) The raw sheets printed with this internal electrode paste are laminated, pressed,
A process of crimping to obtain a molded body and then calcining this molded body in air, a process of firing it in a reducing or nitrogen atmosphere after calcining, a process of reoxidizing it in air after firing, and a process of re-oxidizing it in air. 1. A method for manufacturing a multilayer grain boundary insulated semiconductor ceramic capacitor, which comprises the steps of, after oxidation, applying and baking an external electrode paste on both ends with exposed internal electrodes.
(6)内部電極がAu,Pt,Rh,Pd,Niの内の
少なくとも一種類以上の金属またはそれらの合金あるい
は混合物によって形成されることを特徴とする請求項5
記載の積層型粒界絶縁型半導体セラミックコンデンサの
製造方法。
(6) Claim 5, characterized in that the internal electrode is formed of at least one metal selected from Au, Pt, Rh, Pd, and Ni, or an alloy or mixture thereof.
The method for manufacturing the multilayer grain boundary insulated semiconductor ceramic capacitor described above.
(7)外部電極がPd,Ag,Ni,Cu,Znの内の
少なくとも一種類以上の金属またはそれらの合金あるい
は混合物によって形成されることを特徴とする請求項5
または6記載の積層型粒界絶縁型半導体セラミックコン
デンサの製造方法。
(7) Claim 5, characterized in that the external electrode is formed of at least one metal selected from Pd, Ag, Ni, Cu, and Zn, or an alloy or mixture thereof.
Alternatively, the method for manufacturing a multilayer grain boundary insulated semiconductor ceramic capacitor according to 6.
JP1069660A 1989-03-22 1989-03-22 Ceramic capacitor and method of manufacturing the same Expired - Lifetime JP2715529B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP1069660A JP2715529B2 (en) 1989-03-22 1989-03-22 Ceramic capacitor and method of manufacturing the same
US07/582,221 US5208727A (en) 1989-03-22 1990-03-20 Semiconductor-type laminated ceramic capacitor with a grain boundary-insulated structure and a method for producing the same
KR1019900702498A KR930010421B1 (en) 1989-03-22 1990-03-20 Laminated and grain boundary insulated type semiconductive ceramic capacitor and method of producing the same
KR1019900702498A KR920700462A (en) 1989-03-22 1990-03-20 Multilayer grain boundary insulation semiconductor ceramic capacitor and its manufacturing method
EP90904659A EP0429653B1 (en) 1989-03-22 1990-03-20 Laminated and grain boundary insulated type semiconductive ceramic capacitor and method of producing the same
PCT/JP1990/000378 WO1990011606A1 (en) 1989-03-22 1990-03-20 Laminated and grain boundary insulated type semiconductive ceramic capacitor and method of producing the same
DE69023316T DE69023316T2 (en) 1989-03-22 1990-03-20 CERAMIC CAPACITOR OF A SEMICONDUCTOR TYPE WITH LAMINATED AND CORN-INSULATED BORDER LAYERS.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1069660A JP2715529B2 (en) 1989-03-22 1989-03-22 Ceramic capacitor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH02248017A true JPH02248017A (en) 1990-10-03
JP2715529B2 JP2715529B2 (en) 1998-02-18

Family

ID=13409212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1069660A Expired - Lifetime JP2715529B2 (en) 1989-03-22 1989-03-22 Ceramic capacitor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2715529B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102004808B1 (en) * 2017-11-06 2019-10-01 삼성전기주식회사 Dielectric composition and Multilayered electronic component

Also Published As

Publication number Publication date
JP2715529B2 (en) 1998-02-18

Similar Documents

Publication Publication Date Title
KR930012272B1 (en) Laminated and grain boundary insulated type semiconductor ceramic capacitor and method of producing the same
KR930012271B1 (en) Laminated type grain boundary insulated semiconductor ceramic capacitor and method of producing the same
KR930010421B1 (en) Laminated and grain boundary insulated type semiconductive ceramic capacitor and method of producing the same
JP2757587B2 (en) Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same
KR102222606B1 (en) Dielectric composition and multilayer ceramic capacitor comprising the same
JP2727626B2 (en) Ceramic capacitor and method of manufacturing the same
JP2705221B2 (en) Ceramic capacitor and method of manufacturing the same
JP2697095B2 (en) Ceramic capacitor and method of manufacturing the same
JPH0359907A (en) Particle field insulation type semiconductor ceramic capacitor and manufacture thereof
JP2725357B2 (en) Ceramic capacitor and method of manufacturing the same
JP2850355B2 (en) Ceramic capacitor and method of manufacturing the same
JP2707706B2 (en) Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same
JPH02248017A (en) Gain boundary insulated semiconductor ceramic capacitor and manufacture thereof
JP2773309B2 (en) Ceramic capacitor and method of manufacturing the same
JP2737280B2 (en) Ceramic capacitor and method of manufacturing the same
JP2661246B2 (en) Ceramic capacitor and method of manufacturing the same
JP2697123B2 (en) Ceramic capacitor and method of manufacturing the same
JP2737244B2 (en) Ceramic capacitor and method of manufacturing the same
JP2743448B2 (en) Ceramic capacitor and method of manufacturing the same
JP2707707B2 (en) Grain boundary insulating semiconductor ceramic capacitor and method of manufacturing the same
JP2646734B2 (en) Ceramic capacitor and method of manufacturing the same
JP2745656B2 (en) Ceramic capacitor and method of manufacturing the same
JP2000243606A (en) Laminated ceramic varistor and manufacture thereof
JPH06176954A (en) Laminated grain insulating type semiconductor ceramic capacitor
JPH05275270A (en) Multilayer boundary insulation type semiconductor ceramic capacitor