JPH02246358A - Lead frame - Google Patents
Lead frameInfo
- Publication number
- JPH02246358A JPH02246358A JP6845489A JP6845489A JPH02246358A JP H02246358 A JPH02246358 A JP H02246358A JP 6845489 A JP6845489 A JP 6845489A JP 6845489 A JP6845489 A JP 6845489A JP H02246358 A JPH02246358 A JP H02246358A
- Authority
- JP
- Japan
- Prior art keywords
- glossiness
- lead
- bonding
- stage
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 abstract description 28
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 20
- 229910052709 silver Inorganic materials 0.000 abstract description 20
- 239000004332 silver Substances 0.000 abstract description 20
- 238000009736 wetting Methods 0.000 abstract description 9
- 239000000853 adhesive Substances 0.000 abstract description 3
- 230000001070 adhesive effect Effects 0.000 abstract description 3
- 238000012790 confirmation Methods 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 3
- 238000007747 plating Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002932 luster Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
（ＩＩ！要）
半導体装置のリードフレームに関し、
半導体チップボンディング時のヌレの認識、及びワイヤ
ボンディング時のリード認識の双方が良好に行われるこ
とを可能とすることを目的とし、チップを積載するステ
ージと、一端がワイヤーを介して該チップに接続される
リードを有するリードフレームにおいて、白紙の光沢度
を零とした場合に、ステージの光沢度が０，５以上であ
り、且つリードの先端部の光沢度が０，２以下であるよ
う構成する。[Detailed Description of the Invention] (II! Essential) An object of the present invention is to enable good recognition of both wetness during semiconductor chip bonding and lead recognition during wire bonding regarding lead frames of semiconductor devices. In a lead frame having a stage on which a chip is loaded and a lead whose one end is connected to the chip via a wire, the glossiness of the stage is 0.5 or more when the glossiness of the blank paper is set to zero. , and the glossiness of the tip of the lead is 0.2 or less.
（産業上の利用分野） 本発明は半導体装置のリードフレームに圓する。(Industrial application field) The present invention relates to a lead frame of a semiconductor device.
半導体装置の組立工程において、半導体チップのリード
フレームのステージ上へのチップボンディング状態の認
識、及びワイヤボンディングに際してのリード位置のｍ
ｙｌは、共にテレビジョンカメラを使用し、得た画像を
処理して行っている。In the assembly process of semiconductor devices, it is necessary to recognize the chip bonding state of the semiconductor chip lead frame on the stage and to determine the lead position during wire bonding.
yl uses a television camera and processes the images obtained.
良好な画像を得るためには、ステージ及びリードの表面
の光沢度が問題となる。In order to obtain a good image, the gloss level of the surface of the stage and leads is an issue.
半導体チップのボンディング状態の良否は、後述するよ
うに銀ペーストの半導体チップの周囲からのはみ出しの
状態（所謂ヌレ）で判断している。The quality of the bonding state of the semiconductor chip is determined by the state in which the silver paste protrudes from the periphery of the semiconductor chip (so-called wetting), as will be described later.
接着剤である銀ペーストは光沢が無いものであるため、
ステージの表面は光沢度が高いことが望ましい。Since the adhesive silver paste is not shiny,
It is desirable that the surface of the stage has high gloss.
また、リードの認識はリードフレームが、黒色に処理し
であるか、又は、高温により酸化されて反射率の低いヒ
ータブロック上にｌｌ１ｗされた状態、即ち背景が暗（
て認識し易い状態で行われる。しかし、リードの間隔が
狭い関係にあるため、光沢度が高いと、乱反射や反射光
の干渉等によって正確な画像が得にくくなる。このため
リードの先端部分は光沢度が低いことが望ましい。In addition, lead recognition is performed when the lead frame is treated black or placed on a heater block that has been oxidized at high temperatures and has low reflectance, that is, the background is dark (
It is done in a state that is easy to recognize. However, since the lead spacing is narrow, if the gloss is high, it becomes difficult to obtain accurate images due to diffuse reflection, interference of reflected light, etc. For this reason, it is desirable that the end portion of the lead has low gloss.
従来のリードフレームは、ステージ及びリードの先端部
分に銅をコーティングし、その後銀メツキしたものであ
り、ステージ及びリードの先端部分の表面は同じ光沢度
である。In a conventional lead frame, the stage and lead tip portions are coated with copper and then silver plated, and the surfaces of the stage and lead tip portions have the same gloss level.
（発明が解決しようとする′ａ題）
後述するようにヌレの認識に好適な光沢度の範囲とリー
ドの認識に好適な光沢度の範囲には重なりがなく、ずれ
ている。このためヌレが認識し易ければ、リードの認識
がしにくくなり、逆にリードのＷ１識がし易ければ、ヌ
レの認識がしに（くなってしまう。(Problem 'a' to be Solved by the Invention) As will be described later, the range of glossiness suitable for recognizing wetness and the range of glossiness suitable for recognizing lead do not overlap, but are shifted. Therefore, if it is easy to recognize the wetting, it becomes difficult to recognize the lead, and conversely, if it is easy to recognize the W1 of the lead, it becomes difficult to recognize the wetting.
このため、チップボンダーがワイヤボンダーのどちらか
の確認ミスが発生し易くなり、また両ボングーの確認ミ
スが発生し易くなり安定稼動を確保しにく（、半導体装
置の生産性の点で問題があった。For this reason, it is easy to make a mistake in checking either the chip bonder or the wire bonder, or it is more likely to make a mistake in checking both bonders, making it difficult to ensure stable operation (and causing problems in terms of productivity of semiconductor devices). there were.
本発明は半導体チップボンディング時のヌレの認識、及
びワイヤボンディング時のリードの認識の双方が良好に
行われることを可能とするリードフレームを提供するこ
とを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide a lead frame that allows both wetness recognition during semiconductor chip bonding and lead recognition during wire bonding to be performed satisfactorily.
本発明は、チップを積載するステージと、一端がワイヤ
ーを介して該チップに接続されるリードを有するリード
フレームにおいて、白紙の光沢度を零とした場合に、ス
テージの光沢度が０．５以上であり、且つリードの先端
部の光沢度が０．２以下である構成としたものである。The present invention provides a lead frame having a stage on which a chip is loaded and a lead whose one end is connected to the chip via a wire, and where the glossiness of the stage is 0.5 or more when the glossiness of a blank sheet is set to zero. and the glossiness of the tip of the lead is 0.2 or less.
ス・アージの光沢度が０．５以上であることにより、半
導体チップボンディング時のヌレのＷ１識が良好に行わ
れる。By having a gloss level of 0.5 or more, W1 of wetness during semiconductor chip bonding can be well recognized.
リード先端部の光沢度が０．２以下であることにより、
ワイヤボンディング時のリードの認識が良好に行われる
。By having a gloss level of the lead tip of 0.2 or less,
Leads are well recognized during wire bonding.
（実施例〕
まず、発明者がリードフレームの光沢度を種々に変えて
、半導体チップボンディングヌレ認識のし易さ、・吸び
リード先端部のし易さについて実験した結果について説
明する。(Example) First, the inventors will explain the results of an experiment in which the glossiness of the lead frame was varied to determine the ease of recognizing wetness in semiconductor chip bonding and the ease of forming the tip of the suction lead.
第２図は半導体チップボンディングヌレＩｉ！識及びリ
ード認識が良好に行いうる光沢度の程度を示すものであ
る。Figure 2 shows semiconductor chip bonding wetting Ii! This indicates the level of gloss that allows good recognition and lead recognition.
ここで、リードフレームの光沢度は、ＧＲＡＰＨＩＣＡ
ＲＴＳ ＭＡＮＬＪＦＡＣ’ｒＵＲＩＮＧＣＯ製の型
式Ａ−２００１０のデジタルデンシトメータを使用し、
白紙の光沢度を零にセットして測定したものである。数
値がプラスであれば白紙より光沢度が良いことを意味し
、且つ数値が大である程光沢度が良いことを意味し、数
値がマイナスであれば白紙より光沢が小さいことを意味
する。Here, the glossiness of the lead frame is GRAPHICA
Using a digital densitometer of type A-20010 made by RTS MANLJFAC'rURINGCO,
Measurements were taken with the gloss of white paper set to zero. A positive value means that the gloss is better than that of white paper, a larger value means that the gloss is better, and a negative value means that the gloss is lower than that of white paper.
１００はステージ上に半導体チップをボンディングした
ときのボンディングヌレを良好に確認可能な領域であり
、０１５以上である。100 is an area where bonding wetting can be clearly confirmed when a semiconductor chip is bonded on a stage, and is 015 or more.
２０Ｇはワイヤボンディングに際してリードを良好に確
認可能な領域であり、０．２以下である。20G is a region where leads can be clearly confirmed during wire bonding, and is 0.2 or less.
３００は銀メツキにより得られる光沢度の範囲であり、
０４０１〜２．５である。300 is the range of gloss obtained by silver plating,
0401 to 2.5.
またリードフレームの本来の光沢度は２以上である。Further, the original glossiness of the lead frame is 2 or more.
第１図は本発明の一実施例のリードフレーム１を示す。FIG. 1 shows a lead frame 1 according to an embodiment of the present invention.
２は多数のリード、３は−のステージである。2 is a large number of reads, and 3 is a - stage.
ステージ３の表面は、破斜線で示すように、光尺度は例
えば２と高い。The surface of the stage 3 has a high light scale of, for example, 2, as indicated by the dashed line.
各リード２の先端部４は梨地で示すように、光沢度は例
えば０．１と低い。The tip portion 4 of each lead 2 has a low gloss level of, for example, 0.1, as shown by the satin finish.
次に上記のリードフレーム１の作用効果について説明す
る。Next, the effects of the above lead frame 1 will be explained.
第３図は半導体チップ５をボンディングした後の状態を
示す。ボンディングの良否は、半導体チップ５の周囲の
画像より判断する。FIG. 3 shows the state after the semiconductor chip 5 is bonded. The quality of the bonding is determined from an image of the surrounding area of the semiconductor chip 5.
接着剤である銀ペースト６が半導体チップ５の四辺より
はみ出した状態となる。銀ペーストのはみ出し具合（ヌ
レ具合）をみて、半導体チップ５のボンディングの良否
を判断する。The silver paste 6, which is an adhesive, protrudes from the four sides of the semiconductor chip 5. The quality of the bonding of the semiconductor chip 5 is determined by checking the degree to which the silver paste protrudes (wetness).
銀ペースト６は光沢が無いものであるのに対し、ステー
ジ３は光沢度が２と高いものであるため、銀ペースト６
を鮮明な像として得ることが出来る。Silver paste 6 has no luster, whereas stage 3 has a high gloss level of 2, so silver paste 6
can be obtained as a clear image.
これにより半導体チップ５のボンディングヌレの良否が
正確に判断される。Thereby, it is possible to accurately judge whether the bonding wetting of the semiconductor chip 5 is good or bad.
ワイヤボンディングに際して、第４図に示すように、リ
ードフレーム１は表面が黒いヒータブロック（図示せず
）上にセットされ、この状態でステージ３の周囲に密に
並んだリード２の先端部４の画像を得、これに基づいて
各先端部４の位置を求める。During wire bonding, the lead frame 1 is set on a heater block (not shown) with a black surface, as shown in FIG. An image is obtained, and the position of each tip 4 is determined based on the image.
先１６１１４は密に並んでいるものの、各先端部４の光
沢度は低いため、乱反射や反射光の干渉が起きず、正確
な画像が得られる。Although the tips 16114 are closely arranged, each tip 4 has a low gloss level, so that diffuse reflection and interference of reflected light do not occur, and an accurate image can be obtained.
これにより、各先端部の座標が正確に求まり、ワイヤボ
ンディングは第４図に示すように正常に行われる。同図
中、７はワイヤである。As a result, the coordinates of each tip can be determined accurately, and wire bonding can be performed normally as shown in FIG. In the figure, 7 is a wire.
次に上記リードフレーム１の製造方法について説明する
。Next, a method for manufacturing the lead frame 1 will be described.
Ｗ＃造方法には二つの方法が考えられる。There are two possible ways to create W#.
■ 第１の方法（第５図）
これはリードフレーム本来の光沢を利用する方法である
。■ First method (Figure 5) This is a method that utilizes the inherent gloss of the lead frame.
まず、第６図に示すように、光沢のあるリードフレーム
１０のうちリード先端部以外の部分をハツチングを付し
て示すようにレジストでマスクする（Ｓ＋ ）。First, as shown in FIG. 6, the portions of the shiny lead frame 10 other than the lead tips are masked with resist as indicated by hatching (S+).
１１はリード１２のうち先端部１３以外の部分を覆うレ
ジストマスクであり、１４はステージ３を覆うレジスト
マスクである。11 is a resist mask that covers a portion of the lead 12 other than the tip 13, and 14 is a resist mask that covers the stage 3.
この状態で、炭素の含有ｍの少ないメツキ液を使用して
銀メツキ処理を行う（Ｓｚ）。In this state, silver plating is performed using a plating solution with a low carbon content (Sz).
なお、銀メツキの光沢度はメツキ液中の炭素（Ｃ）の含
Ｗ量により決定されるものであり、炭素含有量が多いと
光沢度が高くなり、炭素含有量が低いと光沢度が低くな
る。In addition, the glossiness of silver plating is determined by the W content of carbon (C) in the plating liquid, and the higher the carbon content, the higher the glossiness, and the lower the carbon content, the lower the glossiness. Become.
これによりリード先端部１３にのみ光沢度の低い銀メツ
キが形成される。As a result, silver plating with low gloss is formed only on the lead tip portion 13.
この後、レジストマスク１１．１４を洗浄して除去する
（Ｓ３）。After this, the resist masks 11.14 are cleaned and removed (S3).
これにより第１図のリードフレーム１が完成する。As a result, the lead frame 1 shown in FIG. 1 is completed.
この製造方法によれば、メツキの工数は従来のリードフ
レームを製造する場合と同じである。According to this manufacturing method, the number of man-hours for plating is the same as when manufacturing a conventional lead frame.
■ 第２の方法（第７図）
まず、第６図に示すように、リードフレーム１０Ａのリ
ード先端部１３以外をレジストマスク１１．１４により
覆う（Ｓｎ ）。(2) Second method (FIG. 7) First, as shown in FIG. 6, parts of the lead frame 10A other than the lead tips 13 are covered with a resist mask 11.14 (Sn).
次に、炭素の含有量の少ないメツキ液を使用して銀メツ
キ処理を行なう（８１２）。Next, silver plating is performed using a plating solution with a low carbon content (812).
これによりリード先端部１３に、光沢度の低い銀メツキ
が形成される。As a result, silver plating with low gloss is formed on the lead tip portion 13.
この後、レジストマスク１１．１４を洗浄して除去する
（Ｓｎ３）。After this, the resist masks 11.14 are cleaned and removed (Sn3).
再び第８図に示すように、ステージ３以外の部分をレジ
ストマスク１６により覆う（ＳＩ４）。As shown in FIG. 8 again, the portion other than the stage 3 is covered with a resist mask 16 (SI4).
次に炭素の含有層の多いメツキ液を使用して銀メツキ処
理を行う（Ｓｓ ）。Next, silver plating is performed using a plating solution with a large carbon content layer (Ss).
これにより、ステージ３に光沢度の高い銀メツキが形成
される。As a result, silver plating with high gloss is formed on the stage 3.
最後に、レジストマスク１６を洗浄して除去しくＳｓ）
、第１図のリードフレーム１が完成する。Finally, the resist mask 16 is cleaned and removed (Ss)
, the lead frame 1 shown in FIG. 1 is completed.
以上説明した様に、本発明のリードフレームを使用する
ことにより、半導体デツプをステージ上へのボンディン
グ状態の良否の確認及びワイヤボンディング時のリード
の位置の確認の双方を良好に行うことが出来る。As explained above, by using the lead frame of the present invention, it is possible to confirm both the quality of the bonding state of the semiconductor depth onto the stage and the confirmation of the position of the leads during wire bonding.
これによりチップボンダー及びワイヤボンダーの安定稼
動が可能となり、半導体装置の生産性を向上させること
が出来る。This enables stable operation of the chip bonder and wire bonder, and improves the productivity of semiconductor devices.
第１図は本発明の・一実施例のリードフレームの平面図
、
第２図は半導体チップポンディングヌレ認識及びリード
認識が良好な光沢度の範囲を示す図、第３図は半導体チ
ップボンディングヌレＩｉ！識時の状態を示す図、
第４図はリード先ｆｉｉ部認識時の状態を示す図、第５
図は本発明のリードフレームの−の製造方法を示す図、
第６図はリード先端部以外をマスキングした状態を示す
図、
第７図は本発明のリードフレームの別の１Ｍ造六方法示
す図、
ｊｌ！８図はステージ以外をマスキングした状態を示す
図である。
図において、
１はリードフレーム、
２はリード、
３はステージ、
４はリード先ｖＪ部、
５は半導体チップ、
６は銀ペースト、
７はワイヤ、
１１．１４．１６はレジストマスク、
１００は半導体チップボンディングヌレ認識良好範囲、
２０Ｇはり−ドａＳ良好範囲、
３００は銀メツキ光沢度範囲
を示す。
第１図
第３図
第２図
＠４図
第７図
第６図
第８図Fig. 1 is a plan view of a lead frame according to an embodiment of the present invention, Fig. 2 is a diagram showing the range of glossiness at which semiconductor chip bonding wetness recognition and lead recognition are good, and Fig. 3 is a diagram showing semiconductor chip bonding wetness recognition. Ii! Figure 4 is a diagram showing the state when the lead destination fii part is recognized.
Figure 6 shows a method for manufacturing the lead frame of the present invention. Figure 6 shows a state in which parts other than the lead tips are masked. Figure 7 shows another 1M manufacturing method for the lead frame of the present invention. , jl! FIG. 8 is a diagram showing a state in which areas other than the stage are masked. In the figure, 1 is a lead frame, 2 is a lead, 3 is a stage, 4 is a lead destination VJ part, 5 is a semiconductor chip, 6 is a silver paste, 7 is a wire, 11, 14, 16 is a resist mask, 100 is a semiconductor chip 300 indicates a good bonding wetness recognition range, a 20G beam aS good range, and a silver plating gloss range. Figure 1 Figure 3 Figure 2 @ Figure 4 Figure 7 Figure 6 Figure 8
Claims (1)
該チップに接続されるリードを有するリードフレームに
おいて、 白紙の光沢度を零とした場合に、ステージ（３）の光沢
度が０．５以上であり、且つリード（２）の先端部（４
）の光沢度が０．２以下であるように構成したリードフ
レーム。[Claims] In a lead frame having a stage on which a chip is loaded and a lead whose one end is connected to the chip via a wire, the glossiness of the stage (3) when the glossiness of the white paper is set to zero. is 0.5 or more, and the tip (4) of the lead (2)
) A lead frame configured to have a glossiness of 0.2 or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6845489A JPH02246358A (en) | 1989-03-20 | 1989-03-20 | Lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6845489A JPH02246358A (en) | 1989-03-20 | 1989-03-20 | Lead frame |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02246358A true JPH02246358A (en) | 1990-10-02 |
Family
ID=13374159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6845489A Pending JPH02246358A (en) | 1989-03-20 | 1989-03-20 | Lead frame |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02246358A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012079929A (en) * | 2010-10-01 | 2012-04-19 | Denso Corp | Semiconductor device and its manufacturing method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6048249B2 (en) * | 1977-08-29 | 1985-10-26 | 住友重機械工業株式会社 | Mold isolation device for mold preheating |
| JPS6242254B2 (en) * | 1976-09-20 | 1987-09-07 | Intaanashonaru Bijinesu Mashiinzu Corp |
-
1989
- 1989-03-20 JP JP6845489A patent/JPH02246358A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6242254B2 (en) * | 1976-09-20 | 1987-09-07 | Intaanashonaru Bijinesu Mashiinzu Corp | |
| JPS6048249B2 (en) * | 1977-08-29 | 1985-10-26 | 住友重機械工業株式会社 | Mold isolation device for mold preheating |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012079929A (en) * | 2010-10-01 | 2012-04-19 | Denso Corp | Semiconductor device and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2953736B2 (en) | Solder shape inspection method | |
| JPH04225537A (en) | Chip-position detecting method | |
| JPH02246358A (en) | Lead frame | |
| JP2698213B2 (en) | Circuit board and circuit board position recognition method | |
| JPH09181140A (en) | Semiconductor integrated circuit assembly inspection equipment and inspection method | |
| JPH05283825A (en) | Printed-circuit board with identification mark | |
| JPH0682227A (en) | Method and apparatus for inspecting appearance of electronic component | |
| JP2940213B2 (en) | Check area setting method for solder appearance inspection | |
| JPH10123176A (en) | Probe substrate for inspecting bare chip and bare chip inspection system | |
| JP3084744B2 (en) | Appearance inspection method of soldering condition | |
| JPH01140636A (en) | Semiconductor assembling equipment | |
| JPH04277645A (en) | Method for testing shape of bond wire | |
| JPS6159843A (en) | Manufacture of semiconductor device | |
| JP3336834B2 (en) | Lead frame | |
| JPH05335390A (en) | Inspection apparatus of bonding wire | |
| JPH07161721A (en) | Method of flattening thick film resist | |
| JPS58147037A (en) | Hybrid integrated circuit | |
| JPH1137729A (en) | Method for inspecting image of molded terminal of electronic part, and chip type electronic part | |
| JPH0485834A (en) | Controlling method for spread of adhesive | |
| JP2020170776A (en) | Manufacturing method of semiconductor element mounting substrate | |
| JPH05288687A (en) | Lead inspection apparatus | |
| JPH0786320A (en) | Paste inspecting method | |
| JPH03274756A (en) | Solid state image sensor | |
| JPH07273163A (en) | Manufacture of semiconductor device | |
| JPH05160235A (en) | Deciding method for visual inspection field of soldered part |