JPH02244338A

JPH02244338A - データ処理装置の試験方式

Info

Publication number: JPH02244338A
Application number: JP1067197A
Authority: JP
Inventors: Kazunari Matsumori; 松森　一成; Satoru Someya; 哲染谷; Atsushi Sugiyama; 杉山　厚; Zentaro Hirose; 廣瀬　善太郎
Original assignee: Hitachi Computer Electronics Co Ltd; Hitachi Ltd; Hitachi Electronics Services Co Ltd
Current assignee: Hitachi Computer Electronics Co Ltd; Hitachi Ltd; Hitachi Electronics Services Co Ltd
Priority date: 1989-03-17
Filing date: 1989-03-17
Publication date: 1990-09-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、データ処理装置の試験方式に関し、特に、例
外の発生しうる試験命令に対し、例外発生を抑止する処
理を加えることで、効率の良い試験を行うことが可能な
データ処理装置の試験方式［従来の技術］データ処理装置は、そのハードウェアが種々の命令に対
して正常に動作するか否か試験する必要がある。その試
験効率は、試験工数の削減要求から、向上をはかる必要
に迫まられている。この試験効率の向上を実現するため
の１つの要素として、試験命令列中での例外発生を抑止
または回避する処理の実現がある。

その具体的実現方式としては、乱数データを入力とした
試験命令を生成し、該試験命令の実行結果の期待値をシ
ミュレーションにより求めて、その期待値から該試験命
令で例外が発生したかどうかを判定し、例外が発生して
いる場合には、該試験命令のオペランドデータおよび演
算データを例外の発生しない、または、発生しにくい値
に制御し、再度シミュレートして期待値を求め、上記試
験命令を被試験データ処理装置に実行させ、実行結果と
上記期待値とを比較するデータ処理装置の試験方式があ
る。

なお、この種の方式として関連するものには、例えば、
特開昭６１−４３３５１号公報が挙げられる。

［発明が解決しようとする課題］このように、乱数データを入力とした試験命令によるデ
ータ処理装置の従来の試験方式では、シミュレータによ
る例外発生判定処理が必要なため、試験命令の生成時間
の短縮についての配慮がなされていない。

その上、ベクトル演算命令に代表される複数演算要素を
処理する試験命令の生成に関しては、例外発生率が演算
要素数に比例して増加するため、上記従来方式では、試
験命令の生成に多くの時間を要し、試験命令生成効率の
点に関し問題があった。

本発明の目的は、上記従来方式で問題となった、試験命
令生成効率の向上をはかり、かつ、試験命令列中での例
外発生を抑止する処理を行うことで、試験効率の向上を
はかることにある。

［課題を解決するための手段］上記目的を達成するために、本発明によるデータ処理装
置の試験方式は、乱数データを入力として試験命令を生
成し、該試験命令の実行結果の期待値をシミュレーショ
ンにより求めると共に、上記試験命令を被試験データ処
理装置に実行させ。

実行結果と上記期待値とを比較するデータ処理装置の試
験方式において、乱数データを入力として試験命令を生
成する際に、該試験命令で発生し得る例外要因情報を命
令パラメタから得て、その例外要因情報を判定し、該試
験命令のオペランドデータ、または演算データを、例外
の発生しない。

または、発生しにくい値に制御することに特徴がある。

［作　用］本発明においては、乱数データを入力として生成される
試験命令が、例外を発生しうる要因を持つ命令であれば
、その例外が発生しない、または、発生しにくい値とな
るように、オペランドデータまたは演算データを制御す
る。つまり、命令パラメタテーブル内の例外要因情報を
利用して、該試験命令での例外の発生の可能性の有無、
および例外発生要因を判定し、もし、該試験命令で何等
がめ例外が発生しうると判定された場合には、その例外
が該試験命令で発生しない、または、発生しニ＜くなる
ように、該試験命令のオペランドデータまたは演算デー
タを制御する。

それによって、乱数データを入力として生成された試験
命令列内での例外発生率を低下させることが可能となる
。従って、データ処理装置の試験効率を向上させること
が可能となる。特に、ベクトル演算のように膨大な要素
数およびデータを必要とする場合、または、先行する試
験命令と後続する試験命令が有機的に結合している場合
のように、連続性のあるデータに対して、本発明は有効
である。

［実施例］以下１本発明の一実施例について、図面により詳細に説
明する。

第１図は、本発明の一実施例である試験方式を適用する
データ処理装置の一例を示すブロック図である。

第１図において、試験を実行するデータ処理装置１は、
該データ処理装置１のパイプライン制御等を行う先行制
御機能部２と、論理アドレスを実アドレスに変換するた
めのアドレス変換機構部３と、主記憶装置６の写しの一
部を格納し、高速アクセスで書き込み、読み出しが行わ
れるバッファ・メモリ４と、各種レジスタ５と、主記憶
装置６とを備えている。

主記憶装置６には、乱数プログラム７が格納される。こ
の乱数プログラム７を含む試験プログラムライブラリは
、外部記憶装置８に格納されている。

また、前記主記憶装置１６には、命令パラメタテーブル
および試験命令生成情報テーブルが格納されている。

前記命令パラメタテーブルは、例えば、第３図において
、符号３０にて示すように構成され、複数の命令パラメ
タ３００〜３０２が格納されている。この命令パラメタ
テーブル３ｏ内の命令情報の詳細が、第４図に示される
。すなわち、この命令パラメタのエントリ項目４０〜４
５として、命令情報４０、命令コード４１、ＯＰＩ　（
第１オペランド）情報４２、○Ｐ１用オペランド修飾リ
ンクアドレス４３．０Ｐ２（第２オペランド）情報４４
およびＯＰ２用オペランド修飾リンクアドレス４５を格
納している。

前記命令情報４０は、例えば、第５図に示すように、命
令形式（例えば、Ｓ形式、ＲＲ，ＲＸ形式等）４００、
指数オーバフロー４０１、固定小数点オーバフロー４０
２．固定小数点除算４０３、不当命令４０９などを含む
。このテーブルでは、各項目について、有効＃　Ｉ　Ｉ
＋と、無効ＬＬ　０７１とがフラグ形式で示される。

前記ＯＰＩ情報４２は、例えば、第６図に示すように、
１０進オペランド４２０．浮動小数点４２１．２進オペ
ランド４２２、文字形式４２３、・・・　レジスタセッ
ト４２６、分岐アドレスセット４２７およびバウンダリ
４２８を含む。このテーブルでは、前記第５図に示すも
のと同様に、各項目について有効、無効がフラグ形式で
設定される。

前記試験命令生成情報テーブルは、例えば、第１０図に
示すように、オブジェクトコード６０２、命令アドレス
６ｏ３．命令形式によってＯＰＩおよびＯＰ２情報６０
４〜６０７等が格納されている。

本実施例の試験方式は、このデータ処理装置１を試験対
象として、外部記憶装置８内の試験プログラムライブラ
リより乱数プログラム７を主記憶装置６内にロードし、
この乱数プログラム７により試験命令列を発生させるこ
とにより行う。この際、例外発生を抑止して、データ処
理装置１を効率良く試験するものである。

第２図は、本発明の一実施例を示す試験方式の全体動作
フローチャートである。

本発明では、乱数プログラム７により生成された試験命
令列を前述のように処理することにより、データ処理装
置に対する試験を効率良く行う。

本実施例は、前述した命令パラメタテーブルを主記憶装
置６により構成する。また、該主記憶装置６にロードさ
れた乱数プログラム７を実行して、試験命令を生成し、
期待値のシミュレーションを行い、また、生成された命
令を実行する手段として、データ処理装置１のＣＰＵ等
のハードウェア（図示せず）が用いられる。このハード
ウェアは、乱数プログラムにより、前記パラメタテーブ
ルの例外要因情報を判定する判定手段と、判定された例
外の発生を抑止する手段としても機能する。

乱数プログラム７は、主記憶装置６内に常駐するモニタ
プログラム（図示せず）の下で動作する構成としてもよ
い。この場合、モニタプログラムは、乱数プログラムが
動作するに必要な環境を、オペレーティングシステムの
下で動作しているのと同様に用意し、主記憶装置６への
ローディングも行う。

乱数プログラムが主記憶装置６にローディングされると
、ＣＰＵ等のハードウェアの制御がモニタプログラムか
ら乱数プログラムに移る。そして、乱数プログラム７に
より後述する各種の処理が実行される。なお、割り込み
処理は、モニタプログラムにより行われる。

次に、第２図のフローチャートを参照して、本実施例の
作用について詳細に説明する。この作用は、被試験装置
のハードウェアが乱数プログラム７を実行することによ
り行われる。

（ｉ）乱数プログラム７により乱数が発生され、この乱
数を入力として、試験命令が選択される（ステップ９．
１０）。乱数は、孔数データレジスタ２４にセットされ
る。

（ｎ）乱数データが与えられると、主記憶装置６内の所
定エリアに、試験命令が生成される。すなわち、試験命
令の命令コード部２５に、乱数に対応する命令パラメタ
テーブル３０を読み出して、その生成すべき試験命令の
命令コート４１を設定する。この命令コード部２５は、
前述したように。

主記憶装置６内に、予め割り当てられており、そのアド
レスは、試験命令生成情報テーブル６０内の命令アドレ
ス６０３に設定しである（ステップ１１．１２）。

なお、この時点で、オペランドデータ部２６には、乱数
データが格納されている。この乱数データには、前記乱
数データレジスタ２４に格納される乱数に変形を加えた
ものを用いることができる。

（ｉｉｉ）次に、命令パラメタテーブル３０内から選択
された命令パラメタの命令情報４０から、該試験命令の
命令形式４００、発生しうる例外の有無および種類４０
１〜４０８をチエツクする（ステップ１３）。

該試験命令で例外発生要因が無いと判定されれば、試験
命令生成情報テーブル６０へ、命令生成情報６０１、オ
ブジェクトコード６０２．オペランドデータ情報６０４
〜６０７を設定する（ステップ１６）。

（ｉｖ　）もし、前記（■）で、例外発生要因が有ると
判定されると、該命令パラメタの例外発生要因情報４０
１〜４０８をチエツクし、ＯＰＩ情報４２のデータ情報
４２０〜４２８と併わせで、例外発生抑止処理２９によ
り１例外の発生しないオペランドデータおよび／または
演算データに制御する（第９図参照、ステップ１４．１
５）。この場合、第９図に示す例は、ＯＰＩ演算データ
部２８がレジスタ５に設定されており、ＯＰ２演算デー
タ部２７が主記憶装置６上に設定されている。オペラン
ドデータを変える時には、それらの設定装置が変化し、
一方、演算データを変える時には、当該オペランドの指
示するレジスタ等の内容が変化する。

この時、オペランドデータの１つであるレジスタ番号は
、第７図に示すレジスタ管理テーブル５０によりオペラ
ンドとして使用可能かどうか判定され、５０２や５０３
のように使用可能とされているレジスタ番号をオペラン
ドデータとして設定する（第８図参照）。

なお、例外発生抑止処理については、後に詳述する。

（ｖ）次に、生成された試験命令に対応して、第１０図
に示す試験命令生成情報テーブル６０に。

前記生成された試験命令に関する情報を格納する（ステ
ップ１７）。

（ｖｉ　）前記試験命令は、ステップ１８で、実行結果
に対する期待値がシミュレートされることにより求めら
れる。シミュレートは、先行制御の影響を受けないよう
に、１試験命令ずつ独立して行い、生成した試験命令の
実行に対して、ハードウェア内のバッファ・メモリ４内
に存在する試験命令、データを追い出して、バッファ・
メモリ４をクリアする。

（ｖｉｉ）前述のシミュレートにより求められた期待値
と、生成された試験命令の実行による結果値とが一致し
たか否かをチエツクし、もし、不一致であればエラーメ
ツセージを出力する（ステップ１９゜２０．２１）。

（Ｖｉ）ステップ２０で、期待値と結果値とが一致して
いる場合、およびステップ２１でエラーメツセージを出
力した場合には、いずれも同一の試験命令がｎ回続けて
実行されたか否かをチエツクする（ステップ２２）。

（ｉｘ）その試験命令の実行回数がｎ回に達してぃない
場合には、ステップ１９に戻って、同一命令が実行され
る。このとき、バッファ・メモリ４内には、前回の試験
命令実行時の命令、データが残ったままの状態となって
いるため、この回の試験命令の実行により、第１回目の
実行時とは異なる環境状態で試験を行う（ステップ１９
，２０．２１）。

（Ｘ）ステップ２２で、同一試験命令がｎ回実行されて
いる場合には、試験命令がデータ処理装置１の各機能を
完全に試験し得る規定の回数だけ実行されたか否かをチ
エツクする（ステップ２３）。

規定回数に達していない場合には、前述の全フローを繰
り返して実行し、規定回数に達している場合には、乱数
プログラム７による一連の試験命令を終了する。

次に、例外発生抑止処理の詳細を、第１１図のフローチ
ャートを使用して説明する。

例外には、命令語の解読だけで発生するもの、演算を実
行した時に、演算データにより発生するもの等がある。

ここでは、演算データにより発生する例外の抑止処理に
ついて特に説明する。

（１）命令パラメタテーブル３０内に格納されている例
外発生要因情報を参照し、当該試験命令に例外発生要因
があるか否かチエツクする。

ここで、チエツクされるのは、当該試験命令を実行させ
た時に、演算によって例外が発生する命令であるか否か
である（ステップ１１０゜１１１）。

（２）試験命令が必要とするオペランドのデータ形式を
、○Ｐ１情報４２およびＯＰ２情報４４内に格納されて
いるデータ形式情報４２０〜４２３を参照し１判別する
（ステップ１１２）。

（３）判別したデータ形式別に、当該試験命令が必要と
する演算データを作成する（ステップ１１３）。

（４）前記（３）で作成された演算データを使用して当
該試験命令を実行した場合に、演算による例外が発生す
るか否かを予測する。

予測とは、当該試験命令をシミュレート、または、ダミ
ー実行によって得た結果ではなく、命令の形式、例えば
、加減乗除算、データレングス、データ形式等から例外
の発生する条件によって実施される（ステップ１１４）
。ここで、シミュレートで例外発生の有無を調査しない
理由は、シミュレートには、多くの実行ステップを要し
、また、ダミー実行では、例外が発生するたびに例外処
理部を実行するため効率が悪く、本発明の目的に反する
からである。

（５）前記（４）で予測した結果、当該試験命令で例外
が発生すると判断された場合、演算データについて補正
制御を実施する（ステップ１１５゜１１６）。演算デー
タの補正は、全データを対象に行うのではなく、最小限
の範囲で行う。これは、乱数を入力として作成した演算
データの乱数性を損わせないためである。例えば、浮動
小数点データの場合、命令の演算タイプと演算データか
ら例外の予測を行なえ、データ補正は、指数部だけでほ
ぼ完全に実施できる。

（６）全てのデータのチエツクを終了したか否かをチエ
ツクし、まだデータがある場合には、ステップ１１４に
戻る（ステップ１１７）。全てのデータのチエツクが終
了した場合、および、ステップ１１１で例外発因無しと
判定された場合、一連の動作は終了する。

次に、データ制御方式について、固定小数点オーバフロ
ー例外抑止を例として第１２図を用いて説明する。

ＡＤＤ命令など固定小数点オーバフロー例外の発生する
可能性のある命令のオペランドに注目すると、オーバフ
ローが発生するか否かは、加算されるデータ（第１オペ
ランド、第２オペランド）の上位１ビツト（符号の右隣
り）に左右される（第１２図の■）。従って、このビッ
トが０゛″であることが、固定小数点オーバフロー例外
を発生させない、必要十分条件となる。

ここで、第５図に示すように、例外要因フラグとして命
令パラメタテーブルに設定されている固定小数点オーバ
フロー例外の有無を確認した後、例外発生の可能性あり
と判定された場合、その命令のオペランド（レジスタ、
メモリ）を探し出し、その上位１ビツトに対し１１０１
１セツトを行なう（第１２図の■）。

その結果、実際に加算されても、固定小数点オーバフロ
ーの発生しない試験命令が生成される（第１２図の■）
。

なお、命令によっては、１１０１１セツトを行なうビッ
ト数を複数ビット以上としてもよい。

次に、期待値を求めるシミュレーションの一例について
、第１３図を参照して説明する。

シミュレーションは、前述したように、データ処理装置
１のハードウェアがシミュレーションプログラムに従っ
て実行する。もっとも、このシミュレーションは、試験
すべきデータ処理装置とは異なる装置により実行しても
よい。

シミュレーションは、まず、前記するように生成された
試験命令を主記憶装置６内から読み出し、これを解読す
ることにより行なう（ステップ１３１）。この解読によ
り、試験命令中に実行できない命令コードを含むか否か
等の命令例外有無を判定する（ステップｌ　３２）、こ
こで、例外があれば１割込みコードの設定等の割込み処
理を実行する（ステップ１３８）。

命令例外が発生していなければ、オペランドのデータの
読出しを行ないくステップ１３３）、オペランドの指定
に問題があるか否か判断する（ステップ１３４）、ここ
で１例外が発生すれば、前記ステップ１３８と同様に割
込み処理を実行する（ステップ１３９）。

指定例外が発生していなければ、当該試験命令の擬似実
行を行なう（ステップ１３５）、この擬似実行は、シミ
ュレーションプログラムが提供する環境下における実行
を意味する。もつとも、その試験命令そのものをハード
ウェアに実行させる場合も含む。

次に、この実行によって例外が発生するか否かを調べる
（ステップ１３６）、ここで、例外が発生すれば、前述
したと同様に割込み処理がなされる（ステップ１４０）
。

例外の発生がなければ、必要により、次の試験命令のた
めのオペランドの書込みを行なう（ステップ１３７）。

［発明の効果］以上説明したように、本発明によれば、データ処理装置
の試験において、各種例外の発生を抑止した試験命令の
生成を可能としているので、特に、ベクトル演算のよう
に膨大な演算データを必要とする命令の試験効率の向上
を実現可能なものとし、試験工数の削減に大きな効果が
ある。

【図面の簡単な説明】

第１図は本発明の一実施例が適用されるデータ処理装置
の構成を示すブロック図、第２図は本発明の一実施例に
おける試験命令の実行動作のフローチャート、第３図は
試験命令を生成するためのパラメタ群を示す説明図、第
４図は第３図の命令パラメタテーブルのエントリ項目を
示す説明図、第５図は第４図の命令パラメタテーブルの
命令情報の一例を示す説明図、第６図は第４図の命令パ
ラメタテーブルのＯＰＩ情報およびＯＰ２情報の一例を
示す説明図、第７図は試験命令生成中にオペランドデー
タとして有効な汎用レジスタの番号を示すテーブルの一
例を示す説明図、第８図はオペランドデータを例外の発
生しにくい値に制御する処理を示す説明図、第９図は演
算データを例外の発生しにくい値に制御する処理を示す
説明図、第１０図は試験命令生成情報テーブルを示す説
明図、第１１図はデータ補正制御の動作を示すフローチ
ャート、第１２図は固定小数点オーバフロー例外抑止に
おけるデータ制御方式の一例を示す説明図、第１３図は
シミュレーションの一例を示すフローチャートである。報テーブル。出願人　株式会社　日　立　製　作　所（ほか　１名）代理人　弁理士　富　１）和　子１・・・データ処理装置、２・・・先行制御機能部、３
・・・アドレス変換機構部、４・・・バッファ・メモリ
、５・・・レジスタ、６・・・主記憶装置、７・・・乱
数プログラム、８・・・外部記憶装置、２４・・・乱数
データレジスタ、２５・・・命令コード部、２６・・・
オペランドデータ部、２７・・・ＯＰ２演算データ部、
２８・・・ｏｐ１演算データ部、３０・・・命令パラメ
タテープ　ル、３００．３０１，３０２・・・命令パラ
メタ群、４０〜４５・・・命令パラメタテーブルのエン
トリ項目、５０・・・レジスタ管理テーブル、６０・・
・命令生成情第図第図第図第図第図第図０：無効情報１：有効情報第図１：オペランドとして使用可能第図第１０図第９図第１１図乱数データ第１２図乱数データオーバフロー発生第１３図

Claims

【特許請求の範囲】

乱数データを入力として試験命令を生成し、該試験命令
の実行結果の期待値をシミュレーションにより求めて、
上記試験命令を被試験データ処理装置に実行させ、実行
結果と上記期待値とを比較するデータ処理装置の試験方
式において、乱数データを入力として試験命令を生成す
る際に、該試験命令で発生しうる例外要因情報を格納す
る命令パラメタテーブルと、その例外要因情報を判定す
る判定手段と、判定された例外の発生を抑止する手段に
より、該試験命令の実行成功率を高くする処理を行うこ
とにより、効率の良い試験を行えるようにすることを特
徴とするデータ処理装置の試験方法。