JPH02241238A - Remote loop back testing system - Google Patents

Remote loop back testing system

Info

Publication number
JPH02241238A
JPH02241238A JP6083389A JP6083389A JPH02241238A JP H02241238 A JPH02241238 A JP H02241238A JP 6083389 A JP6083389 A JP 6083389A JP 6083389 A JP6083389 A JP 6083389A JP H02241238 A JPH02241238 A JP H02241238A
Authority
JP
Japan
Prior art keywords
circuit
asynchronous
remote
test
pattern generation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6083389A
Other languages
Japanese (ja)
Inventor
Shunji Yoshiyama
芳山 俊二
Masaaki Saitou
斉藤 昌顕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Miyagi Ltd
Original Assignee
NEC Corp
NEC Miyagi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Miyagi Ltd filed Critical NEC Corp
Priority to JP6083389A priority Critical patent/JPH02241238A/en
Publication of JPH02241238A publication Critical patent/JPH02241238A/en
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

PURPOSE:To execute simple line check without interrupting service by incorporating a pattern generation circuit and an error detection circuit, and transmitting/ receiving a test pattern by using an excess bit. CONSTITUTION:At the time of the remote loop test of an M12 asynchronous multiplexer, the error check of a line is executed by using the excess bit by transmitting the test pattern as data to be tested from the pattern generation circuit 4 in the asynchronous multiplexer 1 of a local side by inserting it into the excess bit, and afterwards, in the asynchronous multiplexer 6 of a remote side, receiving this test pattern by a receiving side circuit 7, and folding it to the local side by re-putting it on the excess bit by a transmission side circuit 8.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は非同期のデジタル多重化装置のメンテナンス方
式に関し、特に非同期多重化装置において余剰ビットを
利用したサービス断のないリモートループバック試験方
式に関するものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a maintenance method for an asynchronous digital multiplexer, and more particularly to a remote loopback test method that uses surplus bits in an asynchronous multiplexer to prevent service interruption. It is.

〔従来の技術〕[Conventional technology]

従来、非同期多重化装置のメンテナンス時に回線のエラ
ーチェックをするために、リモートループバック試験を
行なうときは、事前にそのパスをサービス断としておい
てから、装置にパターン発生測定器とエラー検出測定器
を接続して試験を行表っていた。
Conventionally, when performing a remote loopback test to check line errors during maintenance of asynchronous multiplexing equipment, the path was disconnected from service in advance, and then the equipment was equipped with a pattern generation measuring device and an error detection measuring device. I connected it and ran a test.

第3図はこの従来方式の一例を示すもので、M12非同
期多氷化装置を例としている。すなわち、第3図は非同
期多重化装置21のもつ4チヤンネルのうちの1チヤン
ネルのリモートループバック試験時の様子を示したもの
であシ、入力側にパターン発生測定器(PG) 29、
出力側にエラー検出測定器(ED)30をそれぞれ接続
する。そして、対向の装置つまD リモート側の非同期
多重化装置24の切替えリレー27.28をリモートコ
ントロールして、それぞれ接点aから接点す側へ切替え
ることにより、試験を行なっていた。このとき、切替え
リレー27.28が接点す側に切替わっているので、回
線のサービスは断となってしまっている。なお、第3図
中、22はローカル側の非同期多重化装置21を構成す
る送信側回路、23は同じくその受信側回路であシ、2
5はリモート側の非同期多重化装置24を構成する受信
側回路、26は同じくその送信側回路である。また、3
1 、32及び33は各々の外線である。
FIG. 3 shows an example of this conventional method, and uses the M12 asynchronous multi-icing device as an example. That is, FIG. 3 shows the remote loopback test of one of the four channels of the asynchronous multiplexer 21, in which a pattern generator (PG) 29 is installed on the input side.
An error detection measuring device (ED) 30 is connected to each output side. Then, the test was conducted by remotely controlling the switching relays 27 and 28 of the asynchronous multiplexing device 24 on the remote side of D and switching them from the contact point a to the contact side, respectively. At this time, since the switching relays 27 and 28 have been switched to the contact side, the line service has been cut off. In FIG. 3, 22 is a transmitting circuit constituting the asynchronous multiplexer 21 on the local side, 23 is a receiving circuit thereof, and 2
Reference numeral 5 designates a receiving circuit constituting the asynchronous multiplexing device 24 on the remote side, and 26 designates a transmitting circuit thereof. Also, 3
1, 32 and 33 are the respective outside lines.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

このように、上述した従来の方式においては、リモート
ループバック試験時はどうしてもサービス断となってし
まい、また、パターン発生測定器及びエラー検出測定器
を用意する必要があるという問題があった。
As described above, in the conventional method described above, there is a problem that service is inevitably interrupted during a remote loopback test, and it is necessary to prepare a pattern generation measuring device and an error detection measuring device.

〔課題を解決するための手段〕[Means to solve the problem]

このような問題点を解決するため、本発明のり七−トル
ープバック試験方式は、非同期のデジタル多重化装置に
おいて、ローカル側にパターン発生回路とエラー検出回
路を内蔵しておき、該ローカル側では前記パターン発生
回路より試験データを余剰ビットに挿入してリモート側
へ送信し、該リモート側ではその試験データを再び余剰
ビットに乗せかえてローカル側へ折)返して、該ローカ
ル側のエラー検出回路にてその試験データを検出するこ
とにより、余剰ビットを利用して回線チェックを行なう
ようにしたものである。
In order to solve these problems, the loopback test method of the present invention incorporates a pattern generation circuit and an error detection circuit on the local side of an asynchronous digital multiplexer, and the local side has a built-in pattern generation circuit and an error detection circuit. The pattern generation circuit inserts the test data into the surplus bits and sends it to the remote side, and the remote side replaces the test data with the surplus bits and returns it to the local side, and then sends it to the error detection circuit on the local side. By detecting the test data, the surplus bits are used to check the line.

〔作用〕[Effect]

したがって、本発明においては、回線のエラーチェック
を行なうリモートループバックの試験方式としてパター
ン発生回路とエラー検出回路を内蔵し、余剰ビットを利
用して試験データをや)とルすることにより、サービス
断することなく、簡単な回線チェックを行なうことが可
能になる。
Therefore, in the present invention, a pattern generation circuit and an error detection circuit are built-in as a remote loopback test method for checking line errors, and by using surplus bits to remove test data, service interruption is possible. It becomes possible to perform a simple line check without having to do anything.

〔実施例〕〔Example〕

次に、本発明について図を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明によるリモートループバック試験方式を
M12非同期多重化装置に適用したときの一実旅例を示
す概念図である。同図において、1は本発明の施された
ローカル側の非同期多重化装置であシ、この装置1は通
常の送信側回路2と受信側回路3の他に、パターン発生
回路4とエラー検出回路5を内蔵している。また、6は
本発明の施された対向つまj91Jモート側の非同期多
重化装置であって、受信側回路7と送信側回路8を有し
ている。
FIG. 1 is a conceptual diagram showing an example of the application of the remote loopback test method according to the present invention to an M12 asynchronous multiplexer. In the figure, 1 is a local side asynchronous multiplexing device to which the present invention is applied, and this device 1 includes a pattern generation circuit 4 and an error detection circuit in addition to a normal transmitting side circuit 2 and receiving side circuit 3. It has a built-in 5. Reference numeral 6 denotes an asynchronous multiplexing device on the opposing side J91J mote side to which the present invention is applied, and includes a receiving side circuit 7 and a transmitting side circuit 8.

すなわち、この実施例は、M12非同期多重化装置のリ
モートループバック試験時に、ローカル側の非同期多重
化装置1においてパターン発生回路4より試験すべきデ
ータとしての試験パターンを余剰ビットに挿入してリモ
ート側へ送信したのち、とのり七−ト側の非同期多重化
装置6においてその試験パターンを受信側回路Tで受信
して送信側回路8にて再び余剰ビットに乗せかえてロー
カル側へ折り返すことにより、余剰ビットを利用して回
線のエラーチェックを行なうものとなっている。
That is, in this embodiment, during a remote loopback test of the M12 asynchronous multiplexer, a test pattern as data to be tested is inserted into surplus bits by the pattern generation circuit 4 in the asynchronous multiplexer 1 on the local side, and After transmitting the test pattern to the network, the receiving circuit T receives the test pattern in the asynchronous multiplexing device 6 on the to-net side, and the transmitting circuit 8 replaces it with surplus bits and loops it back to the local side. The surplus bits are used to check for line errors.

なお、第1図中、9は余剰ビットを利用して送られてき
たループバック信号を示し、また、10゜11及び12
は各々の外線を示している。
In addition, in FIG. 1, 9 indicates a loopback signal sent using surplus bits, and 10°11 and 12
indicates each outside line.

かかる実施例の試験方式によると、非同期多重化装置1
において、内蔵のパターン発生回路4によって発生した
試験パターンは、送信側回路2で多重化後のデータのフ
レーム・フォーマットの余剰ビットに1ビツトずつ挿入
していく。ここで、余剰ビットの場所というのは、この
例の場合第2図に示したように、スタッフビット13の
場所である。なお、第2図は一般に周知のM12非同期
多重化装置の信号フォーマットを示し、伝送速度6゜3
12Mk’/aの4チヤンネルの信号データ(01〜0
4)と制御ビット(Ml 、C1l 、 FO、C12
、C13。
According to the test method of this embodiment, the asynchronous multiplexer 1
In this case, the test pattern generated by the built-in pattern generation circuit 4 is inserted one bit at a time into the surplus bits of the frame format of the data after multiplexing by the transmitting side circuit 2. In this case, the location of the surplus bit is the location of the stuff bit 13, as shown in FIG. 2 in this example. Incidentally, FIG. 2 shows the signal format of the generally well-known M12 asynchronous multiplexer, and has a transmission rate of 6°3.
12Mk'/a 4-channel signal data (01 to 0
4) and control bits (Ml, C1l, FO, C12
, C13.

Fl、・11等)との関係を模式的に示したものである
Fl, .11, etc.) is schematically shown.

そして、対向の非同期多重化装置6の受信側回路Tで余
剰ビットに挿入された試験パターンは、その送信側回路
8において再び余剰ビットに乗せかえて折り返すことに
より、ループバックさせている。したがって、ローカル
側の非同期多重化装置1において受信側回路3によって
余剰ビットから試験パターンを受信したうえ、内蔵のエ
ラー検出回路5で検出して比較することにより、その比
較結果に基いて、サービス断させることなしに、簡単な
回線のエラーチェックを行なうことができる。
The test pattern inserted into the surplus bits by the receiving circuit T of the opposing asynchronous multiplexing device 6 is looped back by being placed on the surplus bits again in the transmitting circuit 8. Therefore, in the asynchronous multiplexing device 1 on the local side, the reception side circuit 3 receives a test pattern from the surplus bits, and the built-in error detection circuit 5 detects and compares it, and based on the comparison result, the service is interrupted. You can perform a simple line error check without having to do anything.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、非同期多重化装置におい
てパターン発生回路とエラー検出回路を内蔵しておき、
リモートループバック試験時、余剰ビットを利用して試
験パターンをやシとシすることにより、サービス断する
ことなしに、また、パターン発生測定器及びエラー検出
測定器を用意する必要なしに、簡単な回線チェックを行
なうことができる効果がある。
As explained above, the present invention incorporates a pattern generation circuit and an error detection circuit in an asynchronous multiplexing device.
During a remote loopback test, by using surplus bits to shorten the test pattern, you can easily perform a This has the effect of making it possible to check the line.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明方式を非同期多重化装置に適用第3図は
従来方式の一例を示す説明図である。 1・―・・非同期多重化装置(ローカル側)、2・e・
・送信側回路、3・拳・・受信側回路、4拳・・・パタ
ーン発生回路(PG)、5・拳・・エラー検出回路(E
D)、6・・・・非同期多重化装置(リモート側)、T
・・・・受信側回路、8拳・・の送信側回路、9・・・
・ループバック信号。
FIG. 1 is an explanatory diagram showing an example of the conventional method in which the method of the present invention is applied to an asynchronous multiplexing device. 1.---Asynchronous multiplexer (local side), 2.e.
・Sending side circuit, 3. Fist... Receiving side circuit, 4. Fist... Pattern generation circuit (PG), 5. Fist... Error detection circuit (E
D), 6... Asynchronous multiplexer (remote side), T
・・・Receiving side circuit, 8 fists... transmitting side circuit, 9...
・Loopback signal.

Claims (1)

【特許請求の範囲】[Claims] 非同期のデジタル多重化装置において、ローカル側にパ
ターン発生回路とエラー検出回路を内蔵しておき、該ロ
ーカル側では前記パターン発生回路より試験データを余
剰ビットに挿入してリモート側へ送信し、該リモート側
ではその試験データを再び余剰ビットに乗せかえてロー
カル側へ折り返して、該ローカル側のエラー検出回路に
てその試験データを検出することにより、余剰ビットを
利用して回線チェックを行なうことを特徴とするリモー
トループバック試験方式。
In an asynchronous digital multiplexing device, a pattern generation circuit and an error detection circuit are built in on the local side, and the local side inserts test data into surplus bits from the pattern generation circuit and transmits it to the remote side. On the side, the test data is transferred back to the local side with surplus bits again, and the error detection circuit on the local side detects the test data, thereby checking the line using the surplus bits. Remote loopback test method.
JP6083389A 1989-03-15 1989-03-15 Remote loop back testing system Pending JPH02241238A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6083389A JPH02241238A (en) 1989-03-15 1989-03-15 Remote loop back testing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6083389A JPH02241238A (en) 1989-03-15 1989-03-15 Remote loop back testing system

Publications (1)

Publication Number Publication Date
JPH02241238A true JPH02241238A (en) 1990-09-25

Family

ID=13153756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6083389A Pending JPH02241238A (en) 1989-03-15 1989-03-15 Remote loop back testing system

Country Status (1)

Country Link
JP (1) JPH02241238A (en)

Similar Documents

Publication Publication Date Title
US5367395A (en) Apparatus for detection and location of faults in two-way communication through single optical path
US4413335A (en) Fault recovery apparatus for a PCM switching network
US5265089A (en) Loopback test circuit
JPH0795236A (en) Packet switching test method and device
JPH0687552B2 (en) Individual monitoring method and device for at least two consecutive transmission sub-sections in a transmission section for transmitting digital use signals
CA2165105C (en) Data, path and flow integrity monitor
JPH02241238A (en) Remote loop back testing system
US7035262B1 (en) Software-based emulation of single SONET path layer
US6490317B1 (en) Data, path and flow integrity monitor
JP3618550B2 (en) Maintenance method of ATM network system including STM line
JP3763889B2 (en) Digital transmission device
JPH08163162A (en) Loop type data transmitter
JP2000216746A (en) Application specific integrated circuit(asic) used for communication installation in digital network
JP2690278B2 (en) Failure monitoring method
KR20020033248A (en) A method and a device of testing protective path for exchanger
JP3284509B2 (en) Working spare switching method
JP2876908B2 (en) Transmission path failure notification method
JPH05199250A (en) Clock changeover system
JPH0799531A (en) Path monitor system
JP3001505B2 (en) Test method of speech channel interface
KR100378680B1 (en) Method for carrying out remote line loopback
JPH01126042A (en) Transmission line monitoring system in ring communication system
JPH03126340A (en) Frame identification code transmission system
JPH0514452A (en) Loopback test transmission circuit
JPH0951317A (en) Loop back test method