JPH0224017B2 - - Google Patents
Info
- Publication number
- JPH0224017B2 JPH0224017B2 JP56101896A JP10189681A JPH0224017B2 JP H0224017 B2 JPH0224017 B2 JP H0224017B2 JP 56101896 A JP56101896 A JP 56101896A JP 10189681 A JP10189681 A JP 10189681A JP H0224017 B2 JPH0224017 B2 JP H0224017B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- patterned
- mask
- etching
- intermediate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005530 etching Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 11
- 229920000620 organic polymer Polymers 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- FAIAAWCVCHQXDN-UHFFFAOYSA-N phosphorus trichloride Chemical compound ClP(Cl)Cl FAIAAWCVCHQXDN-UHFFFAOYSA-N 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明はパターン形成方法に係り、特に多層膜
からなるエツチングマスクを形成してパターニン
グすべき層または基板をエツチングする方法に関
する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a pattern forming method, and more particularly to a method for etching a layer or substrate to be patterned by forming an etching mask made of a multilayer film.
半導体集積回路の高集積化・高性能化が進むに
つれて微細加工に対する要求は増大し、この要求
に答えるために高精度な微細パターニング方法が
開発されている。 As the degree of integration and performance of semiconductor integrated circuits increases, the demand for microfabrication increases, and in order to meet this demand, highly accurate micropatterning methods are being developed.
通常のパターン形成方法では、パターニングす
べき層（または基板）上に微細なパターンを得る
ために厚さを薄くしたレジスト層を形成し、露光
そして現像等の技術を用いて該レジスト層をパタ
ーニングした後、該レジスト層をマスクとしてパ
ターニングすべき層のエツチングを行なつてパタ
ーンを得た。しかし、ドライエツチングを用い
て、パターニングすべき層をエツチングする際、
レジスト層が削られる或るいは高温で溶解する等
の原因により、厚さの薄いレジスト層ではパター
ニングすべき層のマスクとして働かず微細なパタ
ーンが得られないという欠点がある。特に、基板
上の一部に酸化膜等が設けられステツプ状を形成
している基板では、レジスト層を該パターニング
すべき層上に一様な厚さで形成することは困難
で、レジスト層の厚さに大きなばらつきを生じ
る。このため、該レジスト層の現像条件の選択が
困難であるという問題が生じる。 In the usual pattern forming method, a thin resist layer is formed on the layer (or substrate) to be patterned to obtain a fine pattern, and the resist layer is patterned using techniques such as exposure and development. Thereafter, the layer to be patterned was etched using the resist layer as a mask to obtain a pattern. However, when etching the layer to be patterned using dry etching,
Due to reasons such as the resist layer being scraped or melted at high temperatures, a thin resist layer has the disadvantage that it does not function as a mask for the layer to be patterned and a fine pattern cannot be obtained. In particular, in the case of a substrate in which an oxide film or the like is provided on a part of the substrate to form a step shape, it is difficult to form a resist layer with a uniform thickness on the layer to be patterned. Large variations in thickness occur. Therefore, a problem arises in that it is difficult to select the developing conditions for the resist layer.
従来、これらの問題の解決策として三層から成
るエツチングマスクを形成してエツチングする所
謂トリレベル（三層方式）によるパターニング方
法が考えられた。この方法について次に簡単に説
明することにする。 Conventionally, as a solution to these problems, a so-called tri-level patterning method has been considered in which an etching mask consisting of three layers is formed and etched. This method will be briefly explained next.
ステツプ状を形成しているパターニングすべき
層上に段差を埋めて表面がフラツトになるように
有機質のポリマー層を厚く形成する。次に厚さの
薄い無機質のの中間層、更にレジスト層を遂次該
パターニングすべき層上に形成した後、該レジス
ト層をパターニングし、該レジスト層をマスクと
して中間層をエツチングする。このとき、中間層
の厚さは薄いためアンダーカツト等の問題を生じ
ないで最初のパターンをそのまま中間層に転写で
きる。次いで、ポリマー層をエツチングするが、
レジスト層は有機質であるため酸素プラズマ等を
用いればポリマー層と同時にエツチングされ、中
間層が露出される。ここでポリマー層のマスクと
して働くのは中間層である。最後に、中間層とポ
リマー層をマスクとしてパターニングすべき層を
エツチングしたのが前記したトリレベルによるパ
ターニング方法である。尚、ポリマー層は感光性
ということを考えないでよいため高温に強いもの
を選ぶことができる。また、マスク層が厚いた
め、エツチングの際削られてマスクとして働かな
くなるという問題は解消される。 A thick organic polymer layer is formed on the step-shaped layer to be patterned so as to fill in the steps and make the surface flat. Next, a thin inorganic intermediate layer and a resist layer are successively formed on the layer to be patterned, the resist layer is patterned, and the intermediate layer is etched using the resist layer as a mask. At this time, since the thickness of the intermediate layer is thin, the initial pattern can be directly transferred to the intermediate layer without causing problems such as undercutting. The polymer layer is then etched,
Since the resist layer is organic, if oxygen plasma or the like is used, it will be etched at the same time as the polymer layer, exposing the intermediate layer. It is the intermediate layer here that acts as a mask for the polymer layer. Finally, the layer to be patterned is etched using the intermediate layer and polymer layer as masks in the tri-level patterning method described above. In addition, since there is no need to consider photosensitivity of the polymer layer, one that is resistant to high temperatures can be selected. Furthermore, since the mask layer is thick, the problem of it being scraped off during etching and no longer functioning as a mask can be solved.
しかしながら、この方法にもいくつかの問題が
ある。これらの問題点を２つの実際例を挙げて示
すことにする。 However, this method also has some problems. These problems will be illustrated by two practical examples.
パターニングすべき層がアルミニウム層であり
そして中間層にアモルフアスシリコン層を用いた
とき、アルミニウムは活性の強い元素であるため
エツチングガスと反応し易くマスク下にアンダー
カツトを生じ微細なパターンが得られないという
問題が生じた。 When the layer to be patterned is an aluminum layer and an amorphous silicon layer is used as the intermediate layer, aluminum is a highly active element and easily reacts with the etching gas, causing undercuts under the mask and resulting in a fine pattern. The problem arose that there was no.
二番目の実際例としては、パターニングすべき
層が二酸化シリコン層であり、中間層に一酸化マ
グネシウム層を用いたとき、ドライエツチングの
際に物理的にスパツターされたマスク材料である
一酸化マグネシウムが二酸化シリコン層に再付着
し、それがマスクとなつて二酸化シリコン層のエ
ツチング領域に突起状の残渣が形成されるという
問題が生じた。 As a second practical example, when the layer to be patterned is a silicon dioxide layer and a magnesium monoxide layer is used as the intermediate layer, the masking material, magnesium monoxide, is physically sputtered during dry etching. A problem arose in that it redeposited onto the silicon dioxide layer and acted as a mask to form protruding residues in the etched areas of the silicon dioxide layer.
本発明の目的は前記したパターニングすべき層
のエツチング領域に突起状の残渣及びマスク下に
アンダーカツトが形成されるのを防ぎ、高精度な
微細パターン形成方法を提供するにある。 An object of the present invention is to provide a highly accurate fine pattern forming method that prevents the formation of protruding residues and undercuts under the mask in the etching region of the layer to be patterned.
本発明はパターニングすべき層をエツチングす
る前に従来マスクとして働いていた中間層を除去
してポリマー層を露出させた後、該ポリマー層を
マスクとして該パターニングすべき層をエツチン
グして微細なパターンを得ようとするものであ
る。中間層を完全に除去することで中間層が物理
的にスパツターされて中間層を形成する材料がパ
ターニングすべき層に再付着してマスクとなるの
を避けることができ、該パターニングすべき層の
エツチング領域に突起状の残渣が形成されること
がなくなる。また、この方法ではアンダーカツト
も大幅に減少する効果が生じる。その理由はまだ
明確には解明されておらず推測の段階ではある
が、中間層が除去され有機質のポリマー層がマス
クとしての役目を働すことにより、ドライエツチ
ングの際、ポリマー層から出てくるカーボンが化
学的或るいは物理的要因によつてパターニングす
べき層の溝の側面に付着し、エツチングガスによ
る反応を抑え、マスク下のアンダーカツトを防止
することができるものと推察される。 In the present invention, before etching the layer to be patterned, the intermediate layer that conventionally served as a mask is removed to expose the polymer layer, and then the layer to be patterned is etched using the polymer layer as a mask to form a fine pattern. It is an attempt to obtain. Completely removing the intermediate layer prevents the intermediate layer from being physically sputtered and the material forming the intermediate layer redepositing onto the layer to be patterned and acting as a mask, thereby preventing the layer from becoming patterned. No protruding residue is formed in the etched area. This method also has the effect of significantly reducing undercuts. The reason for this has not yet been clearly elucidated and is still at the stage of speculation, but when the intermediate layer is removed and the organic polymer layer acts as a mask, the organic polymer layer is removed during dry etching. It is presumed that carbon adheres to the side surfaces of the grooves of the layer to be patterned due to chemical or physical factors, suppressing the reaction caused by the etching gas, and preventing undercuts under the mask.
本発明の一実施例を説明することにする。図面
は本発明の一実施例であるパターン形成方法の種
種の段階を示したものである。 An embodiment of the present invention will now be described. The drawings illustrate various steps of a pattern forming method according to an embodiment of the present invention.
最初に酸化膜１が一部形成されているステツプ
状の基板２にスパツター・デポジシヨン法でアル
ミニウムを基板２及び酸化膜１表面全面に1μの
厚さで堆積させ、パターニングすべきアルミニウ
ム層３を形成する（第１図）。次にアルミニウム
３上にポジ型レジストを2μの厚さにスピン塗布
した後、段差をなくし表面をフラツトにするため
に温度200℃で20分間熱処理し、フローさせるこ
とによつて表面がフラツトなポリマー層４が得ら
れる（第２図）。次いで平行平板プラズマ・デポ
ジシヨン装置を用いて、装置内にシランガスを１
分間に200CC流し、シランガスの圧力を0.5Torr
に保ち、電極単位面積当たりの高周波電力を
0.2W／cm2に印加することによつてシランガスが
励起されプラズマ状態となり250℃に保持された
基板のポリマー層４上に２分間で0.2μの厚さのア
モルフアスシリコンが析出し、中間層５を形成す
る（第３図）。中間層５の上に更にポジ型レジス
トをスピン塗布し、0.5μの厚さのレジスト層６を
形成する（第４図）。レジスト層６をステツプア
ンドリピート型露光装置で露光し、ポジレジスト
用現像液に１分間侵すと露光されていないレジス
ト層の領域は残存し、露光された領域が除去され
窓７が開けられパターンが得られる（第５図）。
この様にしてパターニングされたレジスト層６を
マスクとしてバレル型プラズマエツチング装置を
用いて、装置内に５％の酸素を含んだフレオン１
４ガス（CF4）を0.4Torr導入し、高周波出力
200Wを印加してガスプラズマを発生させ、１分
間エツチングを行ない窓７下の中間層５に窓７′
を形成する（第６図）。続いてリアクテイブイオ
ンエツチング装置を用いて、装置内に酸素を１分
間に50CC流し、酸素ガスの圧力を0.04Torrに保
ち、電極単位面積当たりの高周波電力を0.5W／
cm2に印加して前と同様にプラズマを発生させ22分
間エツチングを行なうとボリマー層４とレジスト
層６は同じポジ型レジストで形成されているレジ
スト層６は除去され、パターニングされた中間層
５をマスクとして窓７′下のポリマー層４に窓
７″が形成される（第７図）。然る後、バレル型プ
ラズマエツチング装置を用いて、装置内に５％の
酸素が含まれているフレオン１４ガスを導入し、
高周波出力200Wを印加して中間層５を除去した
後（第８図）、リアクテイブイオンエツチング装
置を用いて三塩化ホウ素と三塩化リンの混合ガス
を0.06Torr装置内に導入し、電極単位面積当た
りの高周波電力0.3W／cm2を印加して窓７″下のア
ルミニウム層３をパターニングされたポリマー層
４をマスクとしてエツチングし、窓７″を開くこ
とができる（第９図）。この後、ポリマー層４を、
バレル型プラズマエツチング装置に酸素ガスを
1Torr導入し、高周波出力500Wで10分間エツチ
ングして、除去すると目的のアルミニウム層にパ
ターンが得られることになる（第１０図）。本発
明の一実施例によればマスク層下のアンダーカツ
トを防止でき、アルミニウム層に微細なパターン
を得ることができる。 First, on the step-shaped substrate 2 on which the oxide film 1 is partially formed, aluminum is deposited to a thickness of 1μ over the entire surface of the substrate 2 and the oxide film 1 by sputter deposition method to form the aluminum layer 3 to be patterned. (Figure 1). Next, after spin-coating a positive resist to a thickness of 2 μm on aluminum 3, heat treatment was performed at 200°C for 20 minutes to eliminate steps and make the surface flat. Layer 4 is obtained (FIG. 2). Then, using a parallel plate plasma deposition device, 1 ton of silane gas was added into the device.
Flow 200CC per minute and increase the pressure of silane gas to 0.5Torr.
and keep the high frequency power per unit area of the electrode at
By applying 0.2 W/cm 2 , the silane gas is excited and becomes a plasma state, and amorphous silicon with a thickness of 0.2 μ is deposited in 2 minutes on the polymer layer 4 of the substrate kept at 250°C, forming the intermediate layer. 5 (Figure 3). Further, a positive type resist is spin-coated on the intermediate layer 5 to form a resist layer 6 having a thickness of 0.5 μm (FIG. 4). When the resist layer 6 is exposed with a step-and-repeat type exposure device and soaked in a positive resist developer for 1 minute, the unexposed areas of the resist layer remain, and the exposed areas are removed and the windows 7 are opened to form the pattern. obtained (Figure 5).
Using the resist layer 6 patterned in this manner as a mask, a barrel-type plasma etching device was used to etch Freon 1 containing 5% oxygen in the device.
Introducing 4 gas (CF 4 ) at 0.4 Torr and high frequency output
A gas plasma is generated by applying 200W, etching is performed for 1 minute, and a window 7' is formed in the intermediate layer 5 below the window 7.
(Figure 6). Next, using a reactive ion etching device, 50 CC of oxygen was flowed into the device per minute, the oxygen gas pressure was maintained at 0.04 Torr, and the high frequency power per unit area of the electrode was set at 0.5 W/minute.
cm 2 to generate plasma and perform etching for 22 minutes as before, the polymer layer 4 and the resist layer 6 are formed of the same positive resist.The resist layer 6 is removed and the patterned intermediate layer 5 is removed. A window 7'' is formed in the polymer layer 4 under the window 7' using the mask as a mask (FIG. 7). Then, using a barrel type plasma etching device, 5% oxygen is contained in the device. Introducing Freon 14 gas,
After applying a high frequency output of 200 W to remove the intermediate layer 5 (Fig. 8), a mixed gas of boron trichloride and phosphorus trichloride was introduced into the 0.06 Torr device using a reactive ion etching device, and the electrode unit area The aluminum layer 3 under the window 7'' is etched using the patterned polymer layer 4 as a mask by applying a high frequency power of 0.3 W/cm 2 to open the window 7'' (FIG. 9). After this, the polymer layer 4 is
Supplying oxygen gas to barrel-type plasma etching equipment
By introducing 1 Torr and etching with a high frequency output of 500 W for 10 minutes and removing it, the desired pattern will be obtained on the aluminum layer (Figure 10). According to one embodiment of the present invention, undercuts under the mask layer can be prevented and a fine pattern can be obtained on the aluminum layer.
なお、この一実施例においてアモルフアスシリ
コンの中間層５に窓７′を形成するエツチング工
程、及びポリマー層４のエツチング後の中間層５
の除去において、バレル型プラズマエツチング装
置を使用したが、かわりにリアクテイブイオンエ
ツチング装置を用い80％の四塩化炭素と20％の酸
素からなる混合ガスを１分間に80CC流し圧力
0.05Torr電極単位面積当たりの高周波電力
0.3W／cm2で４分間エツチングする方法を用いて
もよい。又最後のポリマー層４の除去もリアクテ
イブイオンエツチング装置を用い、酸素ガスを
50CC流し0.3Torrの圧力で電極単位面積当たりの
高周波電力0.5W／cm2で行うことができる。この
方法では、中間層５のエツチングから、ポリマー
層４のエツチング、中間層５の除去、アルミニウ
ム層３のエツチング、ポリマー層４の除去を同一
装置を用いて連続的に行うことが可能であり、試
料の出し入れ、装置間の移送等の手間が省けるの
でより望ましい。 In this embodiment, the etching process for forming the window 7' in the amorphous silicon intermediate layer 5 and the etching process for forming the intermediate layer 5 after etching the polymer layer 4 are performed.
A barrel-type plasma etching system was used to remove the etchant, but instead a reactive ion etching system was used to flow a mixed gas of 80% carbon tetrachloride and 20% oxygen at a pressure of 80cc per minute.
0.05Torr high frequency power per electrode unit area
A method of etching at 0.3 W/cm 2 for 4 minutes may also be used. Also, the final polymer layer 4 was removed using a reactive ion etching device and oxygen gas.
It can be performed with a 50CC flow, a pressure of 0.3 Torr, and a high frequency power of 0.5 W/cm 2 per unit area of the electrode. In this method, it is possible to sequentially perform etching of the intermediate layer 5, etching of the polymer layer 4, removal of the intermediate layer 5, etching of the aluminum layer 3, and removal of the polymer layer 4 using the same device, This is more desirable because it saves the trouble of loading and unloading samples, transferring between devices, etc.
本発明によれば、パターニングすべき層または
基板のエツチング領域に突起状の残渣及びマスク
下にアンダーカツトが形成されるのを防ぐことが
できるので、高精度な微細パターンが得られると
いう効果がある。 According to the present invention, it is possible to prevent the formation of protruding residues in the etched region of the layer or substrate to be patterned and the formation of undercuts under the mask, resulting in the effect of obtaining a highly accurate fine pattern. .
第１図乃至第１０図は本発明の一実施例である
パターン形成方法の種々の段階を示した半導体素
子の略図的断面図である。
２……基板、３……アルミニウム層、４……ポ
ジ型レジスト層（ポリマー層）、５……アモルフ
アスシリコン層（中間層）、６……ポジ型レジス
ト層。
1 to 10 are schematic cross-sectional views of a semiconductor device showing various steps of a pattern forming method according to an embodiment of the present invention. 2...Substrate, 3...Aluminum layer, 4...Positive resist layer (polymer layer), 5...Amorphous silicon layer (intermediate layer), 6...Positive resist layer.
Claims (1)
パターニングすべき層または基板上に第一層とし
てステツプ状の表面をフラツトとする有機質のポ
リマー層、その上に第二層として無機質の中間
層、更にその上に第三層としてレジスト層を順次
形成する工程と、第三層をパターニングし、該第
三層をマスクとして第二層を選択的にエツチング
しパターニングする工程と、以上の工程の後に第
二層をマスクとして第一層を選択的にエツチング
しパターニングすると同時に、第三層をエツチン
グ除去して第二層を露出させる工程と、その後第
二層を全て除去して第一層を露出させてから、該
第一層をマスクとして前記パターニングすべき層
または基板を選択的にエツチングする工程を含む
ことを特徴とするパターン形成方法。1. On a layer or substrate to be patterned in which a film is formed in a part and has a step shape, the first layer is an organic polymer layer with a flat step-like surface, and the second layer is an inorganic intermediate layer thereon. , a step of sequentially forming a resist layer as a third layer thereon, a step of patterning the third layer, and a step of selectively etching and patterning the second layer using the third layer as a mask; Later, the first layer is selectively etched and patterned using the second layer as a mask, and at the same time the third layer is etched away to expose the second layer, and then the second layer is completely removed and the first layer is removed. A pattern forming method comprising the step of exposing the first layer and then selectively etching the layer or substrate to be patterned using the first layer as a mask.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10189681A JPS583232A (en) | 1981-06-30 | 1981-06-30 | Forming method for pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10189681A JPS583232A (en) | 1981-06-30 | 1981-06-30 | Forming method for pattern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS583232A JPS583232A (en) | 1983-01-10 |
| JPH0224017B2 true JPH0224017B2 (en) | 1990-05-28 |
Family
ID=14312677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10189681A Granted JPS583232A (en) | 1981-06-30 | 1981-06-30 | Forming method for pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583232A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60167428A (en) * | 1984-02-10 | 1985-08-30 | Mitsubishi Electric Corp | Fine process |
| JPH0626203B2 (en) * | 1984-11-19 | 1994-04-06 | 三菱電機株式会社 | Micro processing method |
| EP0338102B1 (en) * | 1988-04-19 | 1993-03-10 | International Business Machines Corporation | Process for manufacturing semiconductor integrated circuits comprising field effect transistors having submicron channels |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51107775A (en) * | 1975-03-19 | 1976-09-24 | Hitachi Ltd | Handotaisochino bisaikakohoho |
| JPS55151338A (en) * | 1979-05-16 | 1980-11-25 | Matsushita Electric Ind Co Ltd | Fabricating method of semiconductor device |
-
1981
- 1981-06-30 JP JP10189681A patent/JPS583232A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51107775A (en) * | 1975-03-19 | 1976-09-24 | Hitachi Ltd | Handotaisochino bisaikakohoho |
| JPS55151338A (en) * | 1979-05-16 | 1980-11-25 | Matsushita Electric Ind Co Ltd | Fabricating method of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS583232A (en) | 1983-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4202914A (en) | Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask | |
| Lin et al. | Practicing the Novolac deep‐UV portable conformable masking technique | |
| US4132586A (en) | Selective dry etching of substrates | |
| JPH035573B2 (en) | ||
| US5679499A (en) | Method for forming photo mask for use in fabricating semiconductor device | |
| JPH0224017B2 (en) | ||
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| US6372414B1 (en) | Lift-off process for patterning fine metal lines | |
| JPH0466345B2 (en) | ||
| JPH08272107A (en) | Forming method for resist pattern | |
| JPH02156244A (en) | Pattern forming method | |
| JPH0434815B2 (en) | ||
| JP2521329B2 (en) | Method for manufacturing semiconductor device | |
| JPH0319696B2 (en) | ||
| JPH05142788A (en) | Formation of resist pattern | |
| JPS5937494B2 (en) | Thin film pattern formation method | |
| JPH06349728A (en) | Formation of resist pattern | |
| JP2000323452A (en) | Dry etching method | |
| JPS646448B2 (en) | ||
| JP2930604B2 (en) | Method of forming resist pattern | |
| JP2001148562A (en) | Method of manufacturing wiring board | |
| JPH03188447A (en) | Formation of resist pattern | |
| JPH03159127A (en) | Manufacture of semiconductor device | |
| JPH0821574B2 (en) | Pattern forming method | |
| JPS61174637A (en) | Formation for electrode metal wiring pattern |