JPH02239731A - Automatic equalizer - Google Patents
Automatic equalizerInfo
- Publication number
- JPH02239731A JPH02239731A JP6041689A JP6041689A JPH02239731A JP H02239731 A JPH02239731 A JP H02239731A JP 6041689 A JP6041689 A JP 6041689A JP 6041689 A JP6041689 A JP 6041689A JP H02239731 A JPH02239731 A JP H02239731A
- Authority
- JP
- Japan
- Prior art keywords
- equalizer
- parameters
- error rate
- change
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000605 extraction Methods 0.000 claims abstract description 11
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 239000000284 extract Substances 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Description
【発明の詳細な説明】
A.産業上の利用分野
本発明は、例えば記録再生装置や通信装置等の伝送回路
に用いられる等化器(イコライザ)に係り、特にパラメ
ータが自動で最適に設定される自動等化器に関するもの
である.
B.発明の概要
本発明は、記録再生装置や通信装置等の伝送回路に用い
られる自動等化器において、等化器のパラメータを可変
させ、誤り率の変化の度合を抽出して、この誤り率の変
化の度合に基づいてパラメータを最適に設定するように
したものである.C.従来の技術
一般に、等化器(イコライザ)は、アナログ信号のおけ
るひずみやディジタルデータにおけるエラーを低減させ
るために、記録再生装置や通信装置等の伝送回路に用い
られている.
従来、このような等化器において、その特性を定めるパ
ラメータは、製品出荷時等に適正に調整され固定されて
いた.
D.発明が解決しようとする課題
ところが、等化器のパラメータが固定であると、温度,
時間,湿度等の環境変化による特性の変動に追従できな
いばかりでなく、回路等の経時変化や記録媒体等のばら
つきや変更等にも対応することができないという欠点が
ある.
このような欠点を解消するために、例えば同期信号等の
波形パターンの変化に応じて自動的にパラメータを変化
させて常に最適な特性を得ようとする自動等化器゜が提
案されている.
しかしながら、このような自動等化器は、複雑な処理を
必要とするために応答性が悪く、その上、大規模な回路
を必要とするために高価になる等の欠点がある.
本発明は、このような実情に鑑みて提案されたものであ
って、パラメータが自動で最適に設定される実用的な自
動等化器の提供を目的とするものである.
E.課題を解決するための手段
本発明に係る自動等化器は、上述の目的を達成するため
に、パラメータの可変自在な等化器と、上記等化器のパ
ラメータを所定範囲で可変する可変手段と、上記等化器
の出力についての誤り率を検出する検出手段と、上記可
変手段により可変されたパラメータにおける上記誤り率
の変化の度合を抽出する抽出手段と、上記抽出手段によ
り抽出された誤り率の変化の度合に基づいて上記誤り率
が小さくなるように上記等化器のパラメータを設定して
上記可変手段に与える設定手段とを備えてなる.
F.作用
本発明に係る自動等化器では、設定手段にて設定された
パラメータが可変手段により所定範囲で可変されて等化
器に与えられる.上記等化器からはこの可変されたパラ
メータに応じた出力が出力され心その誤り率が検出手段
にて検出される.上記等化器のパラメータの変化に応じ
た出力の誤り率の変化から、上記パラメータの変化に対
する上記誤り率の変化の度合が抽出手段で抽出され、こ
の誤り率の変化の度合に基づいて上記誤り率が小さくな
るように上記等化器のパラメータが設定手段にて設定さ
れる.そして、この設定されたパラメータを上記可変手
段を介して上記等化器に与えることによって、誤り率が
最も小さく、すなわち上記等化器のパラメータが最適と
なされる.G,実施例
以下、本発明の実施例について図面を参照しながら詳細
に説明する.
第1図は、本発明に係る自動等化器を記録再生装置の再
生系伝送回路に適用した場合について示す.
上記第1図に示す自動等化器1には、再生ヘッドIOに
て磁気記録媒体から再生された再生RF信号が増幅器l
1を介してアナログ・ディジタル(A/D)変換回路l
2に送られ、このA/D変換回路l2にてディジタル信
号化されて供給される.また、この自動等化器lからは
等化の処理を施されたディジタル信号が出力され、P
L L (Phaso Locked Loop)回路
l3を介してデータ処理回路l4に伝送される.
上記自動等化器lは、上記A/D変換回B12と上記P
LL回路13との間に接続された等化器2と、この等化
器2のパラメータを設定するために設けられた可変手段
3.検出手段4,抽出手段5及び設定手段6にて構成さ
れている.このうち上記等化器2は、例えばC +.
C z, C sの3つのパラメータで特性を制御され
るFIR形ディジタルフィルタであって、上記A/D変
換回路12から供給されるディジタル信号に上記各パラ
)一9Ct.Cz.Cxに応じた等化特性を与えて上記
PLL回路13に送るようになっている.このような等
化器2としては、例えば第2図に示すように、入力端子
2lに供給されるディジタル信号が第1の乗算器24に
与えられるとともに各遅延素子22.23を順次介して
第2,第3の乗算器25.26にそれぞれ与えられ、こ
れら乗算器24,25.26でそれぞれパラメータCI
,C.,C.に応じた重みづけがなされた後、加算器2
7にて加算され、出力端子28を介して出力されるもの
を用いることができる.
この自動等化器1において、上記等化器2の特性を定め
る各パラメータC.,C.,C.は、パラメータC,が
常に所定値に固定されており、パラメータC,,C!が
可変自在となっている.そして、これら可変自在のパラ
メータC,,C.は、上記可変手段3からの出力に応じ
て可変されるようになっている。[Detailed Description of the Invention] A. INDUSTRIAL APPLICATION FIELD The present invention relates to an equalizer used in a transmission circuit such as a recording/reproducing device or a communication device, and particularly relates to an automatic equalizer in which parameters are automatically and optimally set. .. B. Summary of the Invention The present invention is an automatic equalizer used in a transmission circuit of a recording/reproducing device, a communication device, etc., by varying the parameters of the equalizer, extracting the degree of change in error rate, and calculating the error rate. The parameters are set optimally based on the degree of change. C. Conventional Technology Equalizers are generally used in transmission circuits such as recording/reproducing devices and communication devices to reduce distortion in analog signals and errors in digital data. Conventionally, the parameters that determine the characteristics of such equalizers have been properly adjusted and fixed at the time of product shipment. D. Problem to be Solved by the Invention However, if the equalizer parameters are fixed, the temperature,
It has the disadvantage that it is not only unable to follow changes in characteristics due to environmental changes such as time and humidity, but also cannot respond to changes over time in circuits, variations in recording media, etc. To overcome these drawbacks, an automatic equalizer has been proposed that automatically changes parameters in response to changes in the waveform pattern of a synchronization signal, etc., to always obtain optimal characteristics. However, such automatic equalizers have drawbacks such as poor responsiveness because they require complex processing, and high costs because they require large-scale circuits. The present invention was proposed in view of the above circumstances, and aims to provide a practical automatic equalizer in which parameters are automatically and optimally set. E. Means for Solving the Problems In order to achieve the above-mentioned object, an automatic equalizer according to the present invention includes an equalizer whose parameters are freely variable, and a variable means for varying the parameters of the equalizer within a predetermined range. and a detection means for detecting an error rate for the output of the equalizer, an extraction means for extracting the degree of change in the error rate in the parameter varied by the variable means, and an error extracted by the extraction means. and setting means for setting the parameters of the equalizer so as to reduce the error rate based on the degree of change in the rate, and applying the parameter to the variable means. F. Operation: In the automatic equalizer according to the present invention, the parameters set by the setting means are varied within a predetermined range by the variable means and applied to the equalizer. The equalizer outputs an output according to the changed parameters, and the error rate is detected by the detection means. From the change in the error rate of the output according to the change in the parameters of the equalizer, the degree of change in the error rate with respect to the change in the parameter is extracted by an extraction means, and the error rate is determined based on the degree of change in the error rate. The parameters of the equalizer are set by the setting means so that the ratio is small. Then, by applying the set parameters to the equalizer via the variable means, the error rate is minimized, that is, the parameters of the equalizer are optimized. G. EXAMPLES Hereinafter, examples of the present invention will be described in detail with reference to the drawings. FIG. 1 shows a case where the automatic equalizer according to the present invention is applied to a reproduction transmission circuit of a recording and reproduction apparatus. The automatic equalizer 1 shown in FIG.
1 through analog-to-digital (A/D) conversion circuit l
2, is converted into a digital signal by this A/D conversion circuit 12, and is supplied. Furthermore, this automatic equalizer l outputs a digital signal that has been subjected to equalization processing, and outputs P
The signal is transmitted to the data processing circuit l4 via the L L (Phaso Locked Loop) circuit l3. The automatic equalizer l includes the A/D conversion circuit B12 and the P
An equalizer 2 connected between the LL circuit 13 and variable means 3 provided for setting parameters of the equalizer 2. It is composed of a detection means 4, an extraction means 5, and a setting means 6. Among these, the equalizer 2 is, for example, C+.
This is an FIR type digital filter whose characteristics are controlled by three parameters, Cz and Cs, in which each of the above parameters Ct. Cz. It is configured to give equalization characteristics according to Cx and send it to the PLL circuit 13 described above. In such an equalizer 2, for example, as shown in FIG. 2 and 3 multipliers 25 and 26, respectively, and the parameters CI
,C. ,C. After weighting is done according to the adder 2
7 and output through the output terminal 28 can be used. In this automatic equalizer 1, each parameter C. ,C. ,C. , the parameter C, is always fixed to a predetermined value, and the parameter C,,C! is freely variable. These variable parameters C,,C. is adapted to be varied according to the output from the variable means 3.
上記可変手段3は、後述のように上記設定手段6にて設
定されたパラメータC,,C.を所定の短期間ごとに所
定の微少範囲で可変して、上記等化器2のパラメータC
I,CIとして与えるようになっている。このパラメー
タC.,C.の可変方法は、例えば第3図に座標を用い
て示すように、上記設定手段6にて設定されたパラメー
タ(C+,Ct )(以下、値のとする.)に続き、(
C ++1,C I )(以下、値■とする.)、(
C++1,Cz+1 ) (以下、値■とする.)、
(Cl,Cz+1 ) (以下、値■とする.)のよ
うに上記値■から上記値■までを繰り返して上記値■の
近傍を所定1!l(この場合は1)ずつ直交的に振動さ
せるものが高速動作を行うために効果的である.
上記等化器2は、このような値■〜値■が上記各パラメ
ータC+,Cz として順次与えられると、それに応じ
てディジタル信号に等化の処理を施して後段のPLL回
路13からデータ処理回路14に送る.そして、このデ
ータ処理回路l4に送られたディジタル信号の一部は、
再び上記自動等化器1に供給され、上記検出手段4に送
られる。The variable means 3 controls the parameters C, , C., which are set by the setting means 6 as described later. is varied within a predetermined minute range every predetermined short period, and the parameter C of the equalizer 2 is
It is now given as I and CI. This parameter C. ,C. For example, as shown using the coordinates in FIG.
C ++1, C I ) (hereinafter referred to as the value ■), (
C++1, Cz+1) (hereinafter referred to as the value ■),
(Cl, Cz+1) (Hereinafter referred to as value ■.) Repeat the process from the above value ■ to the above value ■ to set the neighborhood of the above value ■ to a predetermined 1! One that vibrates orthogonally by l (1 in this case) is effective for high-speed operation. When the above-mentioned values ■ to values ■ are sequentially given as the parameters C+ and Cz, the equalizer 2 performs equalization processing on the digital signal according to the values and outputs the data from the PLL circuit 13 in the subsequent stage to the data processing circuit. Send to 14th. A part of the digital signal sent to this data processing circuit l4 is
The signal is again supplied to the automatic equalizer 1 and sent to the detection means 4.
この検出手段4は、上記データ処理回路l4からのディ
ジタル信号の誤り率を検出し、この検出された誤り率を
示すデータSRを形成して、上記抽出手段5に与える。The detection means 4 detects the error rate of the digital signal from the data processing circuit 14, forms data SR indicating the detected error rate, and supplies it to the extraction means 5.
上記抽出手段5は、上記値■から上記値■を示すデータ
が上記可変手段3から供給されており、上記誤り率を示
すデータSRを上記値■〜上記値■のときに取り込むこ
とによって、上記各値■〜値■のときの各誤り率SR■
〜SR■を検知する.そして、その結果から、次式
ΔSR (SR■+SR■)−(SR■+SR■)Δ
C+ 2
にて上記パラメータC1の変化に対する誤り率のΔSR
の変化の度合( )を抽出し、また、次式ΔC,
にて上記パラメータC!の変化に対する誤り率のΔSR
6に送られ、この設定手段6は、次式
ΔC1
ΔSR
ることによって、上記誤り率が小さくなるように、新た
に上記等化器2のパラメータC1を算出し、また、次式
ΔSR
Cm +K・ (Kは比例定数)ΔC,
ΔSR
上記等化器2のパラメータC2を算出する。なお、この
ような新たなパラメータの算出処理は、良好な特性を得
られるものであれば、線型的なものに限らず、非線型的
なものであってもよい。The extracting means 5 is supplied with data indicating the value ■ from the value ■ from the variable means 3, and takes in the data SR indicating the error rate when the value ■ is between the value ■ and the value ■. Each error rate SR■ for each value■ to value■
~SR■ is detected. From the results, the following formula ΔSR (SR■+SR■)−(SR■+SR■)Δ
The degree of change () in the error rate ΔSR with respect to the change in the parameter C1 is extracted using C+2, and the parameter C! is calculated using the following formula ΔC, The setting means 6 calculates the parameter C1 of the equalizer 2 anew so that the error rate becomes smaller by using the following equation ΔC1 ΔSR, and , the following formula ΔSR Cm +K (K is a proportionality constant) ΔC, ΔSR The parameter C2 of the equalizer 2 is calculated. Note that such new parameter calculation processing is not limited to linear processing, but may be nonlinear processing as long as good characteristics can be obtained.
このようにして設定された新たなパラメータ(C,.C
.)は、上記可変手段3に与えらる。そして、上記可変
手段3は、この新たなパラメータ(C+,Cz)を上述
のように可変させ上記等化器2に与える.
上記自動等化器lでは、このような動作が上記各手段に
より繰り返されることによって、上記等化器2の出力の
誤り率が小さくなるように上記等化器2のパラメータC
I,Cxが自動で変化する.そして、最終的に、上記誤
り率が最も小さくなるように、すなわち上記等化器2の
パラメータC+,C2が最適となるように自動で設定さ
れる。The new parameters set in this way (C, .C
.. ) is given to the variable means 3. Then, the variable means 3 varies the new parameters (C+, Cz) as described above and supplies them to the equalizer 2. In the automatic equalizer L, the parameter C of the equalizer 2 is adjusted so that the error rate of the output of the equalizer 2 is reduced by repeating such operations by the respective means.
I and Cx change automatically. Finally, the parameters C+ and C2 of the equalizer 2 are automatically set so that the error rate is minimized, that is, the parameters C+ and C2 of the equalizer 2 are optimized.
その上、上記自動等化器lは、上述のように誤り率の変
化の度合に基づいて等化器2のパラメータC,.C!を
設定するように構成されているので、簡単な回路構成で
実現可能であり、システムの小型化と低コスト化ができ
る.さらに、上述のように等化器1のパラメータCI,
C!を簡単な処理で算出することができるため、高速で
最適なパラメータに収束させることが可能である.この
ように、上記自動等化器lは、非常に実用性の高いもの
である.
なお、上記実施例はディジタル信号を扱う自動等化器1
について説明したが、アナログ信号を扱う自動等化器に
ついても、アナログ等化器の出力についての誤り率を例
えばディジタル信号処理等で検出して同様の処理を行う
ことにより実現することが可能である.
H.発明の効果
本発明に係る自動等化器は、上述のように構成されてい
るので次のような優れた効果を奏する.まず、等化器の
パラメータが自動で最適に設定されるので、環境変化に
よる特性の変動に追従することかでき、回路等の経時変
化や記録媒体等のばらつきや変更等にも自動で対応する
ことができる.このため、上記自動等化器を用いること
によって、交換性が優れ、信顧性の高いシステムを実現
することができる.
さらに、誤り率の変化の度合に基づいて等化器のパラメ
ータを設定するように構成されているので、簡単な回路
構成で実現可能であり、システムの小型化と低コスト化
にも役立つ.
その上、等化器のパラメータを簡単な処理で算出するこ
とができるため、高速で最適なパラメータに収束させる
ことが可能である.
特に上述のようにパラメータを直交的に振動させる可変
方法を用いることによって、非常に高速で最適なパラメ
ータに設定することができる.Moreover, the automatic equalizer l calculates the parameters C, . C! Since the system is configured to set , it can be realized with a simple circuit configuration, making the system smaller and lower in cost. Furthermore, as mentioned above, the parameters CI of equalizer 1,
C! can be calculated with simple processing, so it is possible to converge to the optimal parameters quickly. In this way, the above-mentioned automatic equalizer l is highly practical. Note that the above embodiment is an automatic equalizer 1 that handles digital signals.
As described above, it is also possible to realize automatic equalizers that handle analog signals by detecting the error rate of the output of the analog equalizer using digital signal processing, etc., and performing similar processing. .. H. Effects of the Invention Since the automatic equalizer according to the present invention is configured as described above, it has the following excellent effects. First, since the equalizer parameters are automatically set to the optimum value, it is possible to follow changes in characteristics due to environmental changes, and it also automatically responds to changes in circuits over time, variations in recording media, etc. be able to. Therefore, by using the automatic equalizer described above, it is possible to realize a system with excellent interchangeability and high reliability. Furthermore, since it is configured to set the equalizer parameters based on the degree of change in the error rate, it can be implemented with a simple circuit configuration, which helps reduce system size and cost. Furthermore, since the equalizer parameters can be calculated through simple processing, it is possible to quickly converge to the optimal parameters. In particular, by using the variable method of orthogonally oscillating the parameters as described above, it is possible to set the optimal parameters very quickly.
第1図は本発明に係る自動等化器の構成を示すブロック
図、第2図は上記自動等化器に用いた等化器の構成例を
示すブロック図、第3図は上記等化器のパラメータの可
変を座標を用いて説明するための図である.
l・・・自動等化器
2・・・等化器
3・・・可変手段
4・・・検出手段
5・・・抽出手段
6・・・設定手段FIG. 1 is a block diagram showing the configuration of an automatic equalizer according to the present invention, FIG. 2 is a block diagram showing an example of the configuration of an equalizer used in the above automatic equalizer, and FIG. 3 is a block diagram showing the configuration of an equalizer used in the above automatic equalizer. FIG. 2 is a diagram for explaining the variation of parameters using coordinates. l...Auto equalizer 2...Equalizer 3...Variable means 4...Detection means 5...Extraction means 6...Setting means
Claims (1)
と、 上記等化器の出力についての誤り率を検出する検出手段
と、 上記可変手段により可変されたパラメータにおける上記
誤り率の変化の度合を抽出する抽出手段と、 上記抽出手段により抽出された誤り率の変化の度合に基
づいて上記誤り率が小さくなるように上記等化器のパラ
メータを設定して上記可変手段に与える設定手段とを備
えてなる自動等化器。[Scope of Claims] An equalizer whose parameters are variable; variable means for varying the parameters of the equalizer within a predetermined range; detection means for detecting the error rate of the output of the equalizer; an extraction means for extracting the degree of change in the error rate in the parameter varied by the variable means; and an equalizer for reducing the error rate based on the degree of change in the error rate extracted by the extraction means. and setting means for setting the parameters of and applying them to the variable means.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06041689A JP3169370B2 (en) | 1989-03-13 | 1989-03-13 | Automatic equalizer |
EP90104759A EP0387813B1 (en) | 1989-03-13 | 1990-03-13 | Automatic equalizer |
US07/492,116 US5237588A (en) | 1989-03-13 | 1990-03-13 | Automatic equalizer |
DE69030962T DE69030962T2 (en) | 1989-03-13 | 1990-03-13 | Automatic equalizer |
US07/828,524 US5274512A (en) | 1989-03-13 | 1992-01-27 | Coefficient control system for digital equalizer using orthogonal oscillation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06041689A JP3169370B2 (en) | 1989-03-13 | 1989-03-13 | Automatic equalizer |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02239731A true JPH02239731A (en) | 1990-09-21 |
JP3169370B2 JP3169370B2 (en) | 2001-05-21 |
Family
ID=13141568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06041689A Expired - Lifetime JP3169370B2 (en) | 1989-03-13 | 1989-03-13 | Automatic equalizer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3169370B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH064966U (en) * | 1992-06-25 | 1994-01-21 | 株式会社ケンウッド | RF amplifier for optical disk playback device |
WO2004062165A3 (en) * | 2002-12-17 | 2004-12-09 | Motorola Inc | Method for improving performance of wireless systems at high speeds |
-
1989
- 1989-03-13 JP JP06041689A patent/JP3169370B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH064966U (en) * | 1992-06-25 | 1994-01-21 | 株式会社ケンウッド | RF amplifier for optical disk playback device |
WO2004062165A3 (en) * | 2002-12-17 | 2004-12-09 | Motorola Inc | Method for improving performance of wireless systems at high speeds |
Also Published As
Publication number | Publication date |
---|---|
JP3169370B2 (en) | 2001-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0530333B2 (en) | ||
JPH0237739B2 (en) | ||
JPH02239731A (en) | Automatic equalizer | |
US20070147490A1 (en) | Filter coefficient adjusting circuit | |
JPS5899047A (en) | Radio receiver | |
US4041418A (en) | Equalizer for partial response signals | |
JP2000013642A (en) | Video signal processor | |
JPH02284547A (en) | Orthogonal signal demodulation system | |
JP2518690B2 (en) | Transversal filter control circuit | |
JP2805645B2 (en) | Automatic equalizer and setting method of equalizer | |
JPH05276488A (en) | Digital demodulator | |
JPH10188482A (en) | Circuit and method for reproducing digital signal | |
JP2893683B2 (en) | How to design a filter | |
JPS6022683Y2 (en) | automatic equalization circuit | |
JPS6411172B2 (en) | ||
GB2213663A (en) | Data demodulator carrier phase locking | |
JPH0152944B2 (en) | ||
JPS62274936A (en) | Waveform reproducing circuit for transmission signal | |
JPS63311806A (en) | Automatic gain control system | |
JPH09320199A (en) | Analog filter and signal processing semiconductor integrated circuit, recording and reproducing device, and transmission/reception device using it | |
SU568952A1 (en) | Device for repeated differentiation of analogue signals | |
US5151662A (en) | Circuit and method of signal differentiation | |
JPH05236040A (en) | Synchronization demodulator | |
JPH01185042A (en) | Timing reproducing system | |
JPH0567968A (en) | Digital phase locked loop circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080316 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term |