JPH0223722A - Digital/analogue converter - Google Patents
Digital/analogue converterInfo
- Publication number
- JPH0223722A JPH0223722A JP17454288A JP17454288A JPH0223722A JP H0223722 A JPH0223722 A JP H0223722A JP 17454288 A JP17454288 A JP 17454288A JP 17454288 A JP17454288 A JP 17454288A JP H0223722 A JPH0223722 A JP H0223722A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- data
- zero
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013139 quantization Methods 0.000 claims abstract description 36
- 238000006243 chemical reaction Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ステレオアンプ等に用いられるディジタル−
アナログ変換装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a digital amplifier used in a stereo amplifier, etc.
The present invention relates to an analog conversion device.
従来の技術
第３図は従来のディジタル−アナログ変換装置の一構成
例である。第３図の１３は加算器、１４量子化器、１６
は量子化誤差検出器、１７はディジタル−アナログ変換
器、１６は予測フィルタである。BACKGROUND OF THE INVENTION FIG. 3 shows an example of the configuration of a conventional digital-to-analog converter. 13 in FIG. 3 is an adder, 14 is a quantizer, and 16 is
is a quantization error detector, 17 is a digital-to-analog converter, and 16 is a prediction filter.
以下に、その動作について説明する。The operation will be explained below.
加算回路１３は、ｎビットに量子化されたゲイジ３ヘ−
ノ
タル入力信号データＤｉ と、予測フィルタ１６の出
力データとを加算する。量子化器１４は上記加算回路１
３のｎビットの出力を再量子化しｍビットとする。ただ
しｍ （ｎである。量子化誤差検出器１６は量子化器１
４の量子化誤差Ｎ９を出力する。The adder circuit 13 has a gauge of 3 which is quantized into n bits.
The notal input signal data Di and the output data of the prediction filter 16 are added. The quantizer 14 is the adder circuit 1
The n-bit output of 3 is requantized to m-bit. However, m (n. The quantization error detector 16 is the quantizer 1
A quantization error N9 of 4 is output.
予測フィルター６は、上記量子化器８の量子化誤差出力
データを入力とし、伝達関数がＨ（ｚ）＝ Ｚ−（２−
Ｚ−） ・・−・−・（１）で表される
フィルタ処理を行い予測誤差の負数を出力する。The prediction filter 6 inputs the quantization error output data of the quantizer 8, and has a transfer function of H(z)=Z-(2-
Z-) --- Performs the filtering process expressed by (1) and outputs the negative number of the prediction error.
ディジタル−アナログ変換器１７は量子化器１４の出力
Ｄｑを入力として、ディジタフレーアナログ変換を行う
。このディジタル−アナログ変換器１７はパルス幅変調
方式等のものが用いられる。The digital-to-analog converter 17 receives the output Dq of the quantizer 14 and performs digital-to-analog conversion. This digital-to-analog converter 17 uses a pulse width modulation method or the like.
第３図において、以下の式が成シ立つ。In FIG. 3, the following formula holds true.
Ｙ＝（Ｄｉ −ｒ’ （２−Ｚ−’）、Ｎｑ）＋Ｎ９＝
Ｄｉ＋（１−Ｚ−’）２・Ｎｑ ・・・・・・
（２）ここで、（１−２−１）２はバイパスフィルタと
して働くので、量子化誤差Ｎｑは白色雑音であると仮定
する々らば、量子化器１４の出力データＤｑは、高域で
量子化雑音が大きく、低域で量子化雑音が非常に小さく
なる。Y=(Di-r'(2-Z-'), Nq)+N9=
Di+(1-Z-')2・Nq ・・・・・・
(2) Here, since (1-2-1)2 works as a bypass filter, if we assume that the quantization error Nq is white noise, the output data Dq of the quantizer 14 will be Quantization noise is large, and quantization noise becomes very small at low frequencies.
発明が解決しようとする課題
ところが量子化誤差Ｎｑは白色雑音とみなせない場合が
ある。特に入力データが零になった時、予測フィルタ１
６内のレジスタに残ったデータが巡回して、入力データ
が零にもかかわらず高力信号が出力し続ける現象が発生
する。Problems to be Solved by the Invention However, the quantization error Nq may not be regarded as white noise. Especially when the input data becomes zero, prediction filter 1
A phenomenon occurs in which the data remaining in the register in 6 circulates, and a high-power signal continues to be output even though the input data is zero.
本発明は、このような欠点を解消するもので、簡単なハ
ードウェアで構成できて入力データがないときの雑音出
力を無くすることのできるディジタル−アナログ変換装
置を提供することを目的とするものである。SUMMARY OF THE INVENTION It is an object of the present invention to provide a digital-to-analog converter that can be configured with simple hardware and that can eliminate noise output when there is no input data. It is.
課題を解決するだめの手段
との目的を達成するだめに、本発明のディジタル−アナ
ログ変換装置は、入力ディジタルデータＤｉと定数Ｔｈ
を入力とし、入力ディジタルデータＤｉに定数Ｔｈよ
り小さい標本値が連続する場合を検出する低レベル検出
器と、量子化誤差検出６へ一ジ
器の出力Ｎｑを入力とする予測フィルタと、この予測フ
ィルタの出力Ｎ９′と入力ディジタルデータＤｉとを入
力とする加算器と、この加算器の出力Ｄ１′を入力とす
る量子化器と、この量子化器の出力Ｄｑと低レベル検出
器の出力Ｚを入力とするディジタル−アナログ変換器と
を備え、量子化器の出力Ｄｑと加算器の出力ＤＩ′を量
子化誤差検出器の入力とするように構成されている。In order to achieve the object and the means to solve the problem, the digital-to-analog converter of the present invention is provided with input digital data Di and a constant Th.
a low level detector which takes as an input and detects when sample values smaller than a constant Th continue in the input digital data Di, a prediction filter which takes the output Nq of the digital detector as an input to the quantization error detection 6, and this prediction filter. An adder that receives the output N9' of the filter and the input digital data Di, a quantizer that receives the output D1' of this adder, and an output Dq of this quantizer and an output Z of the low level detector. The output Dq of the quantizer and the output DI' of the adder are input to the quantization error detector.
また、入力ディジタルデータＤｉ と定数Ｔｈ を入
力とし、入力ディジタルデータＤｉ にＴｈ よシ
小さいレベルが連続する場合を検出する低レベル検出器
と、この低レベル検出器の出力Ｚと量子化誤差検出器の
出力Ｎ９を入力とする予測フィルタの出力Ｎ９′と入力
ディジタルデータＤｉ とを入力とする加算器と、こ
の加算器の出力ＤＩ′を入力とする量子化器と、この量
子化器の出力Ｄｑを入力トスるディジタル−アナログ変
換器とを備え、量子化器の出力Ｄｑと加算器の出力Ｄ
Ｉ ／を量子化誤差検出器の入力とするように構成され
ている。In addition, a low level detector receives input digital data Di and a constant Th and detects when the input digital data Di has successive levels smaller than Th, and an output Z of this low level detector and a quantization error detector. an adder which receives the output N9' of the prediction filter which receives the output N9 of the prediction filter and the input digital data Di, a quantizer which receives the output DI' of this adder, and an output Dq of this quantizer. and a digital-to-analog converter which inputs the quantizer output Dq and the adder output D.
I/ is configured to be the input of the quantization error detector.
作 用
６ページ
かかる本発明のディジタル−アナログ変換装置によれば
入力レベルに低レベルが連続する場合を検出し、低レベ
ルが一定時間以上連続した場合はディジタル−アナログ
変換器の出力を強制的に零レベルにするようにできるこ
とによシ、入力データが零の際に発生する出力をなくす
ることができ、雑音の発生を防止することができるもの
である。According to the digital-to-analog converter of the present invention, which takes six pages, it detects when the input level continues to be low, and if the low level continues for a certain period of time or more, the output of the digital-to-analog converter is forced. By being able to set it to zero level, it is possible to eliminate the output that occurs when the input data is zero, and it is possible to prevent the generation of noise.
また、入力レベルに低レベルが連続する場合を検出し、
低レベルが、一定時間以上連続した場合は、予測フィル
タのレジスタの内容を零にすることにより、やはり同様
に入力データが零の際に発生する出力をなくすることが
でき、雑音の発生を防止することができるものである。It also detects cases where the input level continues to be low,
If the low level continues for more than a certain period of time, by setting the contents of the prediction filter register to zero, it is possible to similarly eliminate the output that occurs when the input data is zero, thereby preventing the generation of noise. It is something that can be done.
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。第１図は本発明の一実施例におけるディジタ
ル−アナログ変換装置のブロック図を示すものである。EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings. FIG. 1 shows a block diagram of a digital-to-analog converter according to an embodiment of the present invention.
第１図において、１は低レベル検出器、２は加算器、３
は量子化器、４は量子化誤差検出器、６７ベーゾ
はディジタル−アナログ変換器、６は予測フィルタであ
る。In FIG. 1, 1 is a low level detector, 2 is an adder, and 3 is a low level detector.
is a quantizer, 4 is a quantization error detector, 67 is a digital-to-analog converter, and 6 is a prediction filter.
以上のように構成されたディジタル−アナログ変換装置
について、以下その動作を説明する。The operation of the digital-to-analog converter configured as described above will be described below.
加算回路２は、ｎビットに量子化されたディジタル入力
信号データＤｉと、予測フィルタ６の出力データＮ 、
／とを加算する。量子化器３は上記加算回路２のｎビッ
トの出力ＤＩ′を再量子化し、ｍビットする。ただしｍ
（ｎである。量子化誤差検出器４は量子化器３の量子
化誤差Ｎｑを出力する。The adder circuit 2 receives digital input signal data Di quantized into n bits, output data N of the prediction filter 6,
Add / and. The quantizer 3 requantizes the n-bit output DI' of the adder circuit 2 to m-bits. However, m
(n. The quantization error detector 4 outputs the quantization error Nq of the quantizer 3.
予測タイｌレタ６は、上記量子化誤差検出器４の量子化
誤差出力データＮｑを入力とし、伝達関数がＨ（ｚ）＝
Ｚ−１（２−Ｚ−’ ）
で表されるフィルタ処理を行い、予測誤差の負数を出力
する。ディジタル−アナログ変換器５は量子化器３の出
力Ｄｑを入力としてディジタル−アナログ変換を行う。The prediction tile 6 inputs the quantization error output data Nq of the quantization error detector 4, and has a transfer function of H(z)=
A filter process expressed as Z-1 (2-Z-') is performed and a negative number of the prediction error is output. The digital-to-analog converter 5 receives the output Dq of the quantizer 3 and performs digital-to-analog conversion.
低レベル検出器１は、ディジタル入力信号データＤｉと
定数Ｔｈとを比較し、ｘくＴｈが一定時間以上連続した
時入力データが零だと判定して、ディジタル−アナログ
変換器６を制御し出力信号を零にする。The low level detector 1 compares the digital input signal data Di with a constant Th, determines that the input data is zero when Th continues for a certain period of time, and controls the digital-to-analog converter 6 to output. Set the signal to zero.
第１図において、低レベル検出器１が、入力は零でない
と判定している時は以下の式が成り立つＹ＝（Ｄｉ−Ｚ
’−’（２−Ｚ−１）・Ｎｑ）＋Ｎｑ−Ｄユ＋（１−Ｚ
−） ・Ｎｑ
ここで（１−Ｚ−１）２ はハイパヌフィルタとして
働くので量子化誤差Ｎｑを白色雑音であると仮定するな
らば、量子化器３の、出力データＤｑは、高域で量子化
雑音が大きく、低域で量子化雑音が非常に小さくなる。In FIG. 1, when the low level detector 1 determines that the input is not zero, the following equation holds: Y=(Di-Z
'-'(2-Z-1)・Nq)+Nq-Dyu+(1-Z
-) ・Nq Here, (1-Z-1)2 works as a high-panu filter, so if we assume that the quantization error Nq is white noise, the output data Dq of the quantizer 3 will be Quantization noise is large, and quantization noise becomes very small at low frequencies.
低レベル検出器１が、入力は零と判定している時は出力
は零となる。When the low level detector 1 determines that the input is zero, the output is zero.
次に、本発明の他の実施例について図面を参照しながら
説明する。第２図は本発明の他の実施例におけるディジ
タル−アナログ変換装置のブロック図を示すものである
。Next, other embodiments of the present invention will be described with reference to the drawings. FIG. 2 shows a block diagram of a digital-to-analog converter according to another embodiment of the present invention.
第２図において、７は低レベル検出器、８は加算器、９
は量子化器、１ｏは量子化誤差検出器、１１はディジタ
ル−アナログ変換器、１２は予測フィルタである。In FIG. 2, 7 is a low level detector, 8 is an adder, and 9 is a low level detector.
is a quantizer, 1o is a quantization error detector, 11 is a digital-to-analog converter, and 12 is a prediction filter.
以上のように構成されたディジタル−アナログ９ベーソ 変換装置について、以下その動作を説明する。Digital-analog 9baso configured as above The operation of the conversion device will be explained below.
加算回路８は、ｎビットに量子化されたディジタル入力
信号データＤｉと、予測フィルタ１２の出力データＮ９
′とを加算する。量子化器９は上記加算回路８のｎビッ
トの出力を再量子化し、ｎビットとする。ただしｍ （
ｎである。量子化誤差検出器１ｏは量子化器９の量子化
誤差Ｎｑを出力する。予測フィルタ１２は上記量子化誤
差検出器１゜の量子化誤差出力データＮ９を入力とし、
伝達関数が
Ｈ（ｚ）＝ Ｚ−１（２−Ｚ−’ ）
で表されるフィルタ処理を行い予測誤差の負数を出力す
る。ディジタル−アナログ変換器１１は量子化器９の出
力Ｄｑを入力としてディジタｐ−アナログ変換を行う。The adder circuit 8 receives the digital input signal data Di quantized into n bits and the output data N9 of the prediction filter 12.
′ and are added. A quantizer 9 requantizes the n-bit output of the adder circuit 8 to form n-bits. However, m (
It is n. The quantization error detector 1o outputs the quantization error Nq of the quantizer 9. The prediction filter 12 inputs the quantization error output data N9 of the quantization error detector 1°,
A filter process whose transfer function is represented by H(z)=Z-1(2-Z-') is performed and a negative number of the prediction error is output. The digital-to-analog converter 11 receives the output Dq of the quantizer 9 and performs digital-to-analog conversion.
低レベル検出器７は、ディジタル入力信号データＤｉと
定数Ｔｈとを比較し、ｘ＜Ｔｈが一定時間以上連続した
時入力データが零だと判定して予測フィルタ１２のレジ
スタの内容を零にする。The low level detector 7 compares the digital input signal data Di with a constant Th, and when x<Th continues for a certain period of time or more, determines that the input data is zero, and sets the contents of the register of the predictive filter 12 to zero. .
第２図において、低レベル検出器７が、入力は１０ペー
ジ
零でないと判定している時は以下の式が成υ立つ。In FIG. 2, when the low level detector 7 determines that the input is not zero on page 10, the following equation holds.
Ｙ＝（Ｄｉ−Ｚ−１（２−Ｚ−１）・Ｎ９）＋Ｎｑ＝（
Ｄｉ＋（１−Ｚ−） ・Ｎｑ
ここで、（１−Ｚ−） はバイパスフィルタとして働
くので量子化誤差Ｎｑを白色雑音であると仮定するなら
ば、量子化器９の出力データＤｑは、高域で量子化雑音
が大きく、低域で量子化雑音が非常に小さくなる。低レ
ベル検出器７が、入力は零と判定している時は、予測フ
ィルタ１２の出力が零で入力ディジタルデータも小さい
ので量子化器９の出力は零となる。Y=(Di-Z-1(2-Z-1)・N9)+Nq=(
Di+(1-Z-) ・Nq Here, (1-Z-) works as a bypass filter, so if we assume that the quantization error Nq is white noise, the output data Dq of the quantizer 9 will be The quantization noise is large in the high range, and very small in the low range. When the low level detector 7 determines that the input is zero, the output of the predictive filter 12 is zero and the input digital data is also small, so the output of the quantizer 9 is zero.
発明の効果
以上のように、本発明によれば、入力ディジタルデータ
に、定数Ｔｈ よシも小さいレベルが連続するのを検
出する低レベル検出器により、入力ディジタルデータが
零であるのを検出し、ディジタル−アナログ変換器を制
御して出力を零にすることによシ、入力ディジタルデー
タが零になっても出力信号が出力し続ける現象を防止で
きる。Effects of the Invention As described above, according to the present invention, the low level detector detects that the input digital data continues to have a level smaller than the constant Th, and detects that the input digital data is zero. By controlling the digital-to-analog converter to make the output zero, it is possible to prevent the phenomenon in which the output signal continues to be output even if the input digital data becomes zero.
また、入力ディジタルデータに、定数Ｔｈ よ如１０′
ベーノ
も小さいレベルが連続するのを検出する低レベル検出器
によυ、入力ディジタルデータが零であるのを検出し、
予測フィルタ内のレジスタの内容を零にすることによシ
、入力ディジタルデータが零になっても出力信号が出力
し続ける現象を防止できる。In addition, a constant Th of 10′ is added to the input digital data.
Boehno also detects that the input digital data is zero by using a low level detector that detects continuous small levels,
By setting the contents of the register in the prediction filter to zero, it is possible to prevent the phenomenon in which the output signal continues to be output even if the input digital data becomes zero.
第１図は本発明の第１の実施例におけるディジタル−ア
ナログ変換装置のブロック図、第２図は本発明の第２の
実施例におけるディジタル−アナログ変換装置のブロッ
ク図、第３図は従来例のディジタル−アナログ変換装置
のブロック図である。
１．７・・・・・・低レベル検出器、２，８・・・・・
・加算器、３．９・・・・・・量子化器、４，１ｏ・・
・・・・量子化誤差検出器、５，１１・・・・・・ディ
ジタル・アナログ変換器、ｅ、１２・・・・・・予測フ
ィルタ。FIG. 1 is a block diagram of a digital-to-analog converter according to a first embodiment of the present invention, FIG. 2 is a block diagram of a digital-to-analog converter according to a second embodiment of the present invention, and FIG. 3 is a conventional example. FIG. 2 is a block diagram of a digital-to-analog conversion device of FIG. 1.7...Low level detector, 2,8...
・Adder, 3.9...Quantizer, 4,1o...
... Quantization error detector, 5, 11 ... Digital-to-analog converter, e, 12 ... Prediction filter.
Claims (2)
として、入力ディジタルデータにＴ＿ｈより小さいレベ
ルが連続する場合を検出する低レベル検出器と、量子化
誤差検出器の出力Ｎ＿ｑを入力とする予測フィルタと、
この予測フィルタの出力Ｎ＿ｑ′と入力ディジタルデー
タＤ＿ｉとを入力とする加算器と、この加算器の出力Ｄ
＿Ｉ′を入力とする量子化器と、この量子化器の出力Ｄ
＿ｑと上記低レベル検出器の出力Ｚを入力とするディジ
タル−アナログ変換器とを備え、上記量子化器の出力Ｄ
＿ｑと上記加算器の出力Ｄ＿Ｉ′を上記量子化誤差検出
器の入力とするように構成したディジタル−アナログ変
換装置。(1) A low level detector that receives input digital data D_i and a constant T_h and detects when the input digital data continues to have a level smaller than T_h, and a prediction filter that receives the output N_q of the quantization error detector as input. ,
An adder that receives the output N_q' of this prediction filter and input digital data D_i, and an output D of this adder.
A quantizer whose input is _I′ and the output D of this quantizer
_q and a digital-to-analog converter which receives the output Z of the low level detector as input, and outputs the output D of the quantizer.
_q and the output D_I' of the adder are input to the quantization error detector.
とし、入力ディジタルデータにＴ＿ｈより小さいレベル
が連続する場合を検出する低レベル検出器と、この低レ
ベル検出器の出力Ｚと量子化誤差検出器の出力Ｎ＿ｑを
入力とする予測フィルタと、この予測フィルタの出力Ｎ
＿ｑ′と入力ディジタルデータＤ＿ｉとを入力とする加
算器と、この加算器の出力Ｄ＿Ｉ′を入力とする量子化
器と、この量子化器の出力Ｄ＿ｑを入力とするディジタ
ル−アナログ変換器とを備え、上記量子化器の出力Ｄ＿
ｑと上記加算器の出力Ｄ＿Ｉ′を上記量子化誤差検出器
の入力とするように構成したディジタル−アナログ変換
装置。(2) A low level detector that receives input digital data D_i and a constant T_h and detects when the input digital data has a continuous level lower than T_h, and an output Z of this low level detector and a quantization error detector. A prediction filter that inputs the output N_q and the output N of this prediction filter
_q' and input digital data D_i as inputs, a quantizer that receives the output D_I' of this adder as input, and a digital-to-analog converter that receives the output D_q of this quantizer as input. and the output D_ of the quantizer
q and the output D_I' of the adder are input to the quantization error detector.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17454288A JPH0223722A (en) | 1988-07-13 | 1988-07-13 | Digital/analogue converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17454288A JPH0223722A (en) | 1988-07-13 | 1988-07-13 | Digital/analogue converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0223722A true JPH0223722A (en) | 1990-01-25 |
Family
ID=15980366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17454288A Pending JPH0223722A (en) | 1988-07-13 | 1988-07-13 | Digital/analogue converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0223722A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04207715A (en) * | 1990-11-30 | 1992-07-29 | Tokimec Inc | D/a conversion processor and processing method |
| JP2013058925A (en) * | 2011-09-08 | 2013-03-28 | Ricoh Co Ltd | Delta-sigma modulation circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6146621A (en) * | 1984-08-10 | 1986-03-06 | Fuji Xerox Co Ltd | Binary coding method of voice data |
| JPS6359127A (en) * | 1986-08-29 | 1988-03-15 | Fujitsu Ltd | Voice coding system |
-
1988
- 1988-07-13 JP JP17454288A patent/JPH0223722A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6146621A (en) * | 1984-08-10 | 1986-03-06 | Fuji Xerox Co Ltd | Binary coding method of voice data |
| JPS6359127A (en) * | 1986-08-29 | 1988-03-15 | Fujitsu Ltd | Voice coding system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04207715A (en) * | 1990-11-30 | 1992-07-29 | Tokimec Inc | D/a conversion processor and processing method |
| JP2013058925A (en) * | 2011-09-08 | 2013-03-28 | Ricoh Co Ltd | Delta-sigma modulation circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5659586A (en) | Digital timing recovery circuit including a loop filter having a varying band width | |
| KR910021043A (en) | Analog / Digital and Digital / Analog Signal Processors and Processing Methods | |
| US4071903A (en) | Autocorrelation function factor generating method and circuitry therefor | |
| US5208595A (en) | Digitally controlled adaptive slew rate delta modulator | |
| JPH0223722A (en) | Digital/analogue converter | |
| CA1214279A (en) | Digital dpcm-coders of high processing speed | |
| EP0144143A2 (en) | Circuit arrangement for adjusting sound volume | |
| GB2349756A (en) | Signal processors | |
| JPH0715281A (en) | Noise shaping device | |
| JPS588614B2 (en) | Kijiyunden Iseigiyo Cairo | |
| CA2178847A1 (en) | Tracking filter | |
| SU1285598A1 (en) | Device for measuring amplitude of a.c.voltage | |
| US4470019A (en) | Rate multiplier square root extractor with increased accuracy for transmitter applications | |
| JPH0797747B2 (en) | Pulse width modulator | |
| JP3291295B2 (en) | Digital signal processor | |
| SU1661998A1 (en) | Servo analog-to-digital converter | |
| JPH04239224A (en) | Quantizer | |
| SU1492478A1 (en) | Servo analog-to-digital converter | |
| JP2953723B2 (en) | A / D conversion circuit | |
| JP3083119B2 (en) | Encoding / decoding circuit using adaptive delta modulation scheme | |
| JP2826678B2 (en) | Digital signal companding method and apparatus | |
| SU1091209A1 (en) | Device for compressing information | |
| JP2599984B2 (en) | Input data peak value detection circuit | |
| SU1275483A1 (en) | Analog-digital integration device | |
| JPH0265412A (en) | Digital/analog converter |