JPH02237212A - Variable reactance circuit - Google Patents

Variable reactance circuit

Info

Publication number
JPH02237212A
JPH02237212A JP11181189A JP11181189A JPH02237212A JP H02237212 A JPH02237212 A JP H02237212A JP 11181189 A JP11181189 A JP 11181189A JP 11181189 A JP11181189 A JP 11181189A JP H02237212 A JPH02237212 A JP H02237212A
Authority
JP
Japan
Prior art keywords
reactance
transistors
transistor
circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11181189A
Other languages
Japanese (ja)
Other versions
JPH0473883B2 (en
Inventor
Kanji Tanaka
寛次 田中
Kazuhisa Ishiguro
和久 石黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP11181189A priority Critical patent/JPH02237212A/en
Publication of JPH02237212A publication Critical patent/JPH02237212A/en
Publication of JPH0473883B2 publication Critical patent/JPH0473883B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

PURPOSE:To vary reactance for a wide range from a negative prescribed place to a positive prescribed place by providing first and second amplifier circuits which respectively operate as positive equivalent reactance and negative equivalent reactance. CONSTITUTION:The first amplifier circuit 1 has transistors 4 and 5, a current mirror circuit 9, and a capacitor 10 connected between the collector and the base of the transistor 4, and it shows positive equivalent reactance. The second amplifier circuit 2 has transistors 12 and 13, a current mirror circuit 17 and a capacitor 18 connected between the collector of the transistor 12 and the base of the transistor 13, and it shows negative equivalent reactance. Thus, equivalent reactance viewed from an output terminal 3 can be changed from the negative prescribed place to the positive prescribed place by respectively changing a current flowing in variable current sources 6 and 14.

Description

【発明の詳細な説明】 (イ〉技術分野 本発明は、可変リアクタンス回路に関するもので、特に
コンデンサやコイル等の基本リアクタンス素子に基づき
負の所定値から正の所定値迄変化する等価リアクタンス
を発生させることの出来る可変リアクタンス回路に関す
るものである。
[Detailed description of the invention] (A) Technical field The present invention relates to a variable reactance circuit, and in particular generates an equivalent reactance that changes from a predetermined negative value to a predetermined positive value based on basic reactance elements such as capacitors and coils. This relates to a variable reactance circuit that can

(口)技術の背景 コンデンサ等の容量リアククンス素子やコイル等の誘導
リアクタンス素子は、近年盛んなIC(集積回路)化の
妨げとなるものであり、IC化の容易な回路を用いて等
価リアクタンスを発生させる試みが成されている。しか
して、小容量のコンデンサは現在でもIC化が行なわれ
ており、また等価誘導リアクタンスに関しても、ジャイ
レイタの使用等によりIC化が行なわれている。しかし
ながら、それらはいずれも固定型のものか、あるいは正
のリアクタンス範囲で可変出来るものであり、負の所定
値から正の所定値迄の広い範囲に渡ってリアクタンスを
可変出来るものは、未だ存在しなかった。
(Text) Background of the technology Capacitive reactance elements such as capacitors and inductive reactance elements such as coils are obstacles to the use of ICs (integrated circuits), which have been popular in recent years. Attempts are being made to generate Therefore, small-capacity capacitors are still being integrated into ICs, and equivalent inductive reactances are also being integrated into ICs by using gyrators and the like. However, all of them are either fixed or variable in the positive reactance range, and there is still no one that can vary the reactance over a wide range from a negative predetermined value to a positive predetermined value. There wasn't.

(ハ)発明の要点 本発明は、上述の点に鑑み成されたもので、差動接続さ
れた第1及び第2トランジスタのいずれか一方のトラン
ジスタのベース・コレクタ間にリアクタンス素子を接続
するとともに前記第1及び第2トランジスタの動作電流
を制御することにより正の等価リアクタンスを呈するよ
うにした第1増幅回路と、差動接続された第3及び第4
トランジスタのいずれか一方のトランジスタのベースと
他方のトランジスタのコレクタとの間に前記リアクタン
ス素子を接続するとともに前記第3及び第4トランジス
タの動作電流を制御することにより負の等価リアクタン
スを呈するようにした第2増幅回路と、入力端子が該第
2増幅回路の前記一方のトランジスタのコレクタに、出
力端子が前記第1増幅回路の前記一方のトランジスタの
コレククに接続された電流ミラー回路と、前記第1及び
第2増幅回路の入力端に共通に接続される出力端子とを
備え、前記第1及び第2トランジスタの動作電流及び前
記第3及び第4トランジスタの動作電流を各々制御する
ことにより、前記入力端子より見た等価リアクタンスを
負の所定値から正の所定値迄変化する様にしたことを特
徴とする。
(c) Main points of the invention The present invention has been made in view of the above-mentioned points, and includes connecting a reactance element between the base and collector of either one of the first and second transistors that are differentially connected. a first amplifier circuit that exhibits a positive equivalent reactance by controlling the operating currents of the first and second transistors, and a third and fourth transistor that are differentially connected.
The reactance element is connected between the base of one of the transistors and the collector of the other transistor, and the operating currents of the third and fourth transistors are controlled so as to exhibit a negative equivalent reactance. a second amplifier circuit, a current mirror circuit whose input terminal is connected to the collector of the one transistor of the second amplifier circuit, and whose output terminal is connected to the collector of the one transistor of the first amplifier circuit; and an output terminal commonly connected to the input terminal of the second amplifier circuit, and by controlling the operating currents of the first and second transistors and the operating currents of the third and fourth transistors, respectively, It is characterized in that the equivalent reactance seen from the terminal changes from a predetermined negative value to a predetermined positive value.

(二)実施例 第1図は、本発明の原理図を示すもので、(1)は正の
等価リアクタンスとして動作する第1増幅回路、(2)
は負の等価リアクタンスとして動作する第2増幅回路、
及び(゛3)は前記第1及び第2増幅回路(1)及び(
2)の出力端が共通に接続される出力端子である。しか
して、前記第1増幅回路(1)は、エミッタが共通接続
された第1及び第2トランジスタ(4)及び(5)と、
該第1及び第2トランジスタ(4)及び(5)の共通エ
ミッタに接続きれた第1−4一 可変電流源(6)と、前記第1及び第2トランジスタ(
4)及び(5〉のコレクタに接続された第1ダイオード
(7)と第3トランジスタ(8)とから成る第1電流ミ
ラー回路(9)と、前記第1トランジスタ(4)のコレ
クタ・ベース間に接続された第1コンデンサ(10)と
、前記第1及び第2トランジスタク4)及び(5)のベ
ース間に接続された第1抵抗(11)とによって構成さ
れ、第2増幅回路(2)は、エミッタが共通接続された
第4及び第5トランジスタ(12)及び(13)と、該
第4及び第5トランジスタ(12)及び(13)の共通
エミッタに接続された第2可変電流源(14)と、前記
第4及び第5トランジスタ(12)及び(13)のコレ
クタに接続された第2ダイオード(15)と第6トラン
ジスタ<16)とから成る第2電流ミラー回路(17)
と、前記第4トランジスタ(12)のコレクタと前記第
5トランジスタ(13〉のベースとの間に接統された第
2コンデンサけ8〉と前記第4及び第5トランジスタ(
12)及び(13)のベース間に接続された第2抵抗(
19)とによって構成きれている。
(2) Embodiment FIG. 1 shows a diagram of the principle of the present invention, in which (1) is a first amplifier circuit that operates as a positive equivalent reactance; (2)
is a second amplifier circuit that operates as a negative equivalent reactance,
and (3) are the first and second amplifier circuits (1) and (
The output terminals of 2) are commonly connected output terminals. Thus, the first amplifier circuit (1) includes first and second transistors (4) and (5) whose emitters are commonly connected;
a first to fourth variable current source (6) connected to a common emitter of the first and second transistors (4) and (5);
4) and (5>) and a first current mirror circuit (9) consisting of a first diode (7) and a third transistor (8) connected to the collector of the first transistor (4) and the collector-base of the first transistor (4). and a first resistor (11) connected between the bases of the first and second transistors 4) and (5), and the second amplifier circuit (2). ) comprises fourth and fifth transistors (12) and (13) whose emitters are commonly connected, and a second variable current source connected to the common emitters of the fourth and fifth transistors (12) and (13). (14); a second current mirror circuit (17) comprising a second diode (15) and a sixth transistor <16) connected to the collectors of the fourth and fifth transistors (12) and (13);
, a second capacitor 8〉 connected between the collector of the fourth transistor (12) and the base of the fifth transistor (13〉), and the fourth and fifth transistors (
12) and (13), the second resistor (
19).

いま、第1可変電流源(6)に流れる電流を■,、第2
可変電流源(14〉に流れる電流を零、出力端子<s)
(7)WEEを00、第1コンデンサ(10)に流れる
電流をi Iとすれば、前記電圧e0と電流i,とは、
90度の位相差を持つことになり、前記電圧e0に対し
位相が90度ずれた電流i,が前記第1コンデンサ(1
0)から第1抵抗(11)に流れる。その時、第1トラ
ンジスタ(4)のベース電圧elは、e4 = R−1
+           ・・・・・・・・・・・・(
1)(ただし、Rは第1抵抗(11)の抵抗値)となり
、また前記第1コンデンサ(10)に流れる電流i,は
、 となる。また、出力端子(3)に流入する電流i,は、 i2= e,・gm+i,          ・・・
・・・・・・・・・(3)(たたし、gmは相互コンダ
クタンス)となり、第1トランジスタ(4)のコレクタ
電流i,(=e1・gm)が第1コンデンサ(1o)に
流れる電流i,よりも十分大の場合は、 i2=e,・gm          ・・・・・団団
・(3′)となる。尚、前記第1トランジスタ(4》の
コレクタ電流isの位相は、第1コンデンサ(1o)に
流れる電流11の位相に等しい。従って、前記第(1)
,(2)及び(3′)式から出力端子(3)に流入する
電流i,ほ、ンスがR−C−gmのコンデンサであると
見做すことが出来る。例えば、第1抵抗(11)の値を
IKΩ、第1コンデンサ(10)の値を10,F.相互
コンンスは、200,Fと大きなものとなり、この様な
大きなりアクタンスをIC内に作成することが出来る。
Now, the current flowing through the first variable current source (6) is
Variable current source (zero current flowing through 14〉, output terminal <s)
(7) If WEE is 00 and the current flowing through the first capacitor (10) is iI, the voltage e0 and current i are:
There is a phase difference of 90 degrees, and the current i, whose phase is shifted by 90 degrees with respect to the voltage e0, is connected to the first capacitor (1
0) to the first resistor (11). At that time, the base voltage el of the first transistor (4) is e4 = R-1
+ ・・・・・・・・・・・・(
1) (where R is the resistance value of the first resistor (11)), and the current i, flowing through the first capacitor (10) is as follows. Also, the current i flowing into the output terminal (3) is: i2=e,・gm+i,...
・・・・・・・・・(3) (where, gm is mutual conductance), and the collector current i, (=e1・gm) of the first transistor (4) flows to the first capacitor (1o) If the current is sufficiently larger than the current i, then i2=e,・gm...group・(3'). Note that the phase of the collector current is of the first transistor (4) is equal to the phase of the current 11 flowing through the first capacitor (1o).
, (2) and (3'), it can be considered that the current i, which flows into the output terminal (3), is a capacitor of R-C-gm. For example, the value of the first resistor (11) is IKΩ, the value of the first capacitor (10) is 10, F. The mutual conance is as large as 200,F, and such a large actance can be created within the IC.

また、相互コンダクタンスは、次式で示される。Further, mutual conductance is expressed by the following equation.

となり、これは出力端子ク3)から見た場合、第1の抵
抗(20)と、容量リアクタンスがR−c−gmのコン
デンサ(21)とから成る直列回路に等価変換仮定すれ
ば、第imの回路は、等価容量リアクタ(1.は第1可
変電流源(6)に流れる電流)従って、第1可変電流源
(6)に流れる電流I.と等価容量リアクタンスとは比
例関係を呈することになり、前記電流I,を変化させる
ことにより、零から正の所定値迄変化する等価容量リア
クタンスを発生させることが出来る。
When viewed from the output terminal 3), assuming an equivalent conversion to a series circuit consisting of the first resistor (20) and the capacitor (21) with a capacitance reactance of R-c-gm, the im-th The circuit has an equivalent capacitance reactor (1. is the current flowing to the first variable current source (6)), therefore, the current I. flowing to the first variable current source (6). and the equivalent capacitance reactance exhibit a proportional relationship, and by changing the current I, it is possible to generate an equivalent capacitance reactance that changes from zero to a predetermined positive value.

次に、第1可変電流源(6)に流れる電流を零、第2可
変電流源(14)に流れる電流を■,、第2コンテンサ
(18)に流れる電流をi4とすれば、第5トランジス
タ(13)のベース電圧esは、ex = R−f. 
          − − − (6)(ただし、R
は第2抵抗(19)の抵抗値)となり、第2コンデンサ
(18)に流れる電流i4は、ランジスタ(12〉のコ
レクタ電流i6の位相は、第2コンデンサ(18)に流
れる電流i4の位相と逆相になる。従って、第(7)及
び(8′)式からとなり、これは出力端子(3)から見
た場合、第1となる。また、出力端子(3)における電
流i6は、i5=−e,・gm+i4       ・
・・・・・・・・(8)(ただし、gmは相互コンダク
タンス)となり、前記第4トランジスタ(12)のコレ
クタ電流i6(=−es・gm)が第2コンデンサ(1
8)に流れる電流i4よりも十分大の場合は、i6−一
〇3やgm=一R働i4●gm………(8′〉となる。
Next, if the current flowing through the first variable current source (6) is zero, the current flowing through the second variable current source (14) is , and the current flowing through the second capacitor (18) is i4, then the fifth transistor The base voltage es of (13) is ex = R-f.
− − − (6) (However, R
is the resistance value of the second resistor (19)), and the phase of the current i4 flowing through the second capacitor (18) and the phase of the collector current i6 of the transistor (12>) is the phase of the current i4 flowing through the second capacitor (18). Therefore, from equations (7) and (8'), this becomes the first when viewed from the output terminal (3). Also, the current i6 at the output terminal (3) is i5 =-e,・gm+i4・
......(8) (where gm is mutual conductance), and the collector current i6 (=-es・gm) of the fourth transistor (12) is the same as that of the second capacitor (1
8) If the current flowing through i4 is sufficiently larger than i4, then i6-103 and gm=-R work i4●gm (8').

尚、第(8゛)式から明らかな如く、第4トアクタンス
がーR−C−gmのコンデンサとから成る直列回路に等
価変換されることを示している。
Incidentally, as is clear from the equation (8'), it shows that the fourth torque is equivalently converted into a series circuit consisting of a capacitor of -R-C-gm.

また、相互コンダクタンスは、第(5)式と同様、 で示されるから、第2可変電流源(14)に流れる電流
I2を変化させることにより、零から負の所定値迄変化
する等価容量リアクタンスを発生させることが出来る。
Also, since the mutual conductance is expressed by the following equation as in Equation (5), by changing the current I2 flowing through the second variable current source (14), the equivalent capacitance reactance that changes from zero to a predetermined negative value can be expressed as follows. It can be generated.

従って、第1及び第2増幅回路〈1)及び(2)を第1
図図示の如く接続し、第1及び第2可変電流源(6)及
び(14)に流れる電流工,及びI,を可変すれば、出
力端子(3)から見た等価リアクタンスを、負の所定値
から正の所定値迄変化させることが出来る可変リアクタ
ンス回路を提供出来る。尚、第1図おいて、第1及び第
2可変電流源(6)及び(14)を独立に制御する場合
について説明したが、前記第1及び第2可変電流源(6
)及び(14)を、エミッタが共通接続された一対のト
ランジスタで構成し、前記一対のトランジスタのベース
に差動制御信号を印加することにより、第1及び第2増
幅回路(6)及び(14)を共通に制御することが可能
である。その場合は、差動制御信号に応じて正の等価リ
アクタンスと負の等価リアクタンスが変化し、その混合
等価リアクタンスが出力端子(3〉に生じることになる
Therefore, the first and second amplifier circuits <1) and (2)
By connecting as shown in the figure and varying the current and I flowing through the first and second variable current sources (6) and (14), the equivalent reactance seen from the output terminal (3) can be set to a negative predetermined value. It is possible to provide a variable reactance circuit that can change the reactance value from a positive predetermined value to a predetermined positive value. In FIG. 1, the case where the first and second variable current sources (6) and (14) are independently controlled has been described, but the first and second variable current sources (6)
) and (14) are configured with a pair of transistors whose emitters are commonly connected, and by applying a differential control signal to the bases of the pair of transistors, the first and second amplifier circuits (6) and (14) are constructed. ) can be commonly controlled. In that case, the positive equivalent reactance and the negative equivalent reactance change according to the differential control signal, and a mixed equivalent reactance is generated at the output terminal (3>).

第3図は、第1図の原理図に基づいた本発明の一実施例
を示すもので、エミッタが共通接続された第7及び第8
トランジスタ(22)及び(23)と、出力端子(24
)と第7トランジスタ(22)のベースとの間に接続さ
れた第3コンデンザ(25〉と、前記第7及び第8トラ
ンジスタ(22)及び(23)のベース間に接続された
第3抵抗(26)と、前記第7及び第8トランジスタ(
22)及び(23)の共通エミッタに接続された定電流
回路(27)と、前記第7トランジスタ(22》のコレ
クタに共通エミッタが接続された第9及び第10トラン
ジスタ(28〉及び(29〉と、前記第8トランジスタ
(23)のコレクタに共通エミッタが接続された第11
及び第12トランジスタ(30)及び(31)と、第3
ダイオード(32)と第13トランジスタ(33)とか
ら成る第3電流ミラー回路(34)とによって構成され
、前記第9乃至第12トランジスタ(28)乃至(31
)のベースに差動制御信号が印加される様に成されてい
る。
FIG. 3 shows an embodiment of the present invention based on the principle diagram of FIG.
Transistors (22) and (23) and an output terminal (24)
) and the base of the seventh transistor (22); and a third resistor (25) connected between the bases of the seventh and eighth transistors (22) and (23). 26) and the seventh and eighth transistors (
a constant current circuit (27) connected to the common emitters of 22) and (23); and 9th and 10th transistors (28> and (29>) whose common emitters are connected to the collectors of the seventh transistor (22). and an eleventh transistor whose common emitter is connected to the collector of the eighth transistor (23).
and a twelfth transistor (30) and (31), and a third
A third current mirror circuit (34) includes a diode (32) and a thirteenth transistor (33), and the ninth to twelfth transistors (28) to (31)
) so that a differential control signal is applied to the bases of the two.

いま、第1制御端子(35)に第2制御端子(36)よ
りも十分大なる正の制御電圧が印加されているとすれば
、第9及び第12トランジスタ(28)及び(31)が
オン、第10及び第11トランジスタ(29)及び(3
0)がオフとなり、第3図の回路は、第1図の第1増幅
回路(1)と同等の構成となる。その為、ー12一 出力端子(24)から見た等価リアクタンスは、第(4
)式に応じた値となる。
Now, if a positive control voltage that is sufficiently larger than the second control terminal (36) is applied to the first control terminal (35), the ninth and twelfth transistors (28) and (31) are turned on. , the tenth and eleventh transistors (29) and (3
0) is turned off, and the circuit in FIG. 3 has the same configuration as the first amplifier circuit (1) in FIG. Therefore, the equivalent reactance seen from the -12-output terminal (24) is the (4th)
) will be the value according to the formula.

一フ5、第2制御端子(36)に第1制御端子(35)
よりも十分大なる正の制御電圧が印加されているとすれ
ば、第9及び第12トランジスタ(28)及び(31)
がオフ、第10及び第11トランジスタ(29)及び(
30)がオンとなり、第3図の回路は、第1図の第2増
幅回路(2)と同等の構成となる。その為、出力端子(
24)から見た等価リアクタンスは、第(9)式に応じ
た値となる。
One fan 5, the second control terminal (36) has the first control terminal (35)
If a positive control voltage sufficiently larger than is applied, the ninth and twelfth transistors (28) and (31)
is off, the 10th and 11th transistors (29) and (
30) is turned on, and the circuit of FIG. 3 has the same configuration as the second amplifier circuit (2) of FIG. 1. Therefore, the output terminal (
The equivalent reactance seen from 24) is a value according to equation (9).

そして、第1及び第2制御端子(35)及び(36)に
等しい値の制御電圧が印加されているとすれば、正の等
価リアクタンスと負の等価リアクタンスがキャンセルさ
れて出力端子(24)から見た等価リアククンスが零と
なり、第1及び第2制御端子(35)及び(36)に印
加される制御電圧が上述の各状態の中間にある場合は、
第9乃至第12トランジスタ(28)乃至(31)の導
通に応じた正負の等価リアクタンスが出力端子(24)
に生ずる。
If equal control voltages are applied to the first and second control terminals (35) and (36), the positive equivalent reactance and the negative equivalent reactance are canceled and the output terminal (24) When the observed equivalent reactance becomes zero and the control voltages applied to the first and second control terminals (35) and (36) are in the middle of each of the above states,
The positive and negative equivalent reactances according to the conduction of the 9th to 12th transistors (28) to (31) are output terminals (24).
occurs in

第4図は、本発明の別の実施例を示すもので、共通エミ
ッタに可変電流源となる第1電流源トランジスタ(37
)が接続された第14及び第15トランジスタ(38〉
及び(39〉と、共通ヱミッタに可変電流源となる第2
電流源トランジスタ(40)が接統された第16及び第
17トランジスタク41)及び(42)と、出力端子(
43)と第14トランジスタ(38)のベースとの間に
接続された第4コンデンザ(44)と、前記第14及び
第17トランジスタ(38)及び(42)の共通ベース
と前記第15及び第16トランジスタ(39〉及び(4
1)の共通ベースとの間に接続された第4抵抗(45》
と、第4ダイ才一ド(46)と第18トランジスタ(4
7)とから成る第4電流ミラー回路(48)とによって
構成され、前記第1及び第2電流源トランジスタ(37
)及び(40)のベースに印加される制御信号に応じて
、出力端子(43)に所定の等価リアクタンスを発生さ
せるものである。
FIG. 4 shows another embodiment of the present invention, in which a first current source transistor (37
) are connected to the fourteenth and fifteenth transistors (38>
and (39〉) and a second variable current source to the common emitter.
The 16th and 17th transistors 41) and (42) to which the current source transistor (40) is connected, and the output terminal (
43) and the base of the fourteenth transistor (38); a fourth capacitor (44) connected between the common base of the fourteenth and seventeenth transistors (38) and (42) and the fifteenth and sixteenth transistor; Transistors (39> and (4)
A fourth resistor (45) connected between the common base of 1)
, the 4th die (46) and the 18th transistor (4
7), and a fourth current mirror circuit (48) consisting of the first and second current source transistors (37).
) and (40), a predetermined equivalent reactance is generated at the output terminal (43).

いま、第1電流源トランジスタ(37〉のベースに所定
の制御信号を印加し、第2電流源トランジスタ(40)
のベースに制御信号を印加しないとすれば、第1電流源
トランジスタ(37)に■,のコレク夕電流が流れ、第
4図の回路は、第1図の第1増幅回路<1)と全く同一
の構成になり、出力端子(43)から見た場合、第(4
)式に応じた正の等価リアクタンスが得られる。そして
、前記第1電流源トランジスタ<37)のベースに印加
される制御信号の大きさに応じて、そのコレクタ電流■
1が変化するので、零から正の所定値迄の等価リアクタ
ンスを発生する可変リアクタンス回路が得られる。
Now, a predetermined control signal is applied to the base of the first current source transistor (37), and the second current source transistor (40)
If no control signal is applied to the base of The configuration is the same, and when viewed from the output terminal (43), the (4th)
) gives a positive equivalent reactance according to the equation. Then, depending on the magnitude of the control signal applied to the base of the first current source transistor <37), its collector current
1 changes, a variable reactance circuit is obtained that generates an equivalent reactance from zero to a positive predetermined value.

また、第1電流源トランジスタ(37)のベースに制御
信号を印加せず、第2電流源トランジスタ(40)のベ
ースに所定の制御信号を印加したとすれば、第2電流源
トランジスタ(40)に工,のコレクタ電流が流れ、第
4図の回路は、第1図の第2増幅回路(2)と全く同一
の構成になり、出力端子(43〉から見た場合、第(9
)式に応じた等価リアクタンスが得られる。そして、前
記第2電流源トランジスタ(40〉のベースに印加され
る制御信号の大きさに応じて、そのコレクタ電流I2が
変化するので、零から負の所定値迄の等価リアクタンス
を発生する可変リアクタンス回路が得られる。
Furthermore, if a predetermined control signal is applied to the base of the second current source transistor (40) without applying a control signal to the base of the first current source transistor (37), then the second current source transistor (40) The collector current flows through the circuit in Figure 4, and the circuit in Figure 4 has exactly the same configuration as the second amplifier circuit (2) in Figure 1.
) The equivalent reactance is obtained according to the formula. Since the collector current I2 changes depending on the magnitude of the control signal applied to the base of the second current source transistor (40), a variable reactance that generates an equivalent reactance from zero to a predetermined negative value is used. A circuit is obtained.

尚、第1及び第2電流源トランジスタ(37〉及び(4
0)のベースに差動制御信号を印加するととも出来、そ
の場合の動作も第1図の場合と同様に考えられる。
Note that the first and second current source transistors (37> and (4)
This can also be done by applying a differential control signal to the base of 0), and the operation in that case can be considered in the same way as in the case of FIG.

第4図の回路は、第1図の回路に比べ素子数の大幅な削
減が出来る。即ち、コンデンサ、電流ミラー回路及び抵
抗をそれぞれ半減することが出来る。特にコンデンサは
IC化に際してチップ面積の増加につながる為、その利
点は大である。又、電流ミラー回路はオフセット電流を
発生ずる可能性があるが、それについても電流ミラー回
路の削減により低下させることが可能となる。更に第4
図の回路においては、出方端子(43)に大振幅の信号
を印加しても2つの増幅回路は飽和することがなくリア
クタンス特性を呈することが出来る。即ち、出力端子(
43)に大振幅の信号が印加されると第4コンデンサ(
44)と第4抵抗(45)とで分圧された電圧が、第1
4及び第17トランジスタ(38)及び(42)のベー
スに印加されるが、前記第4抵抗(45)の値は非常に
小きいので分圧された電圧は、充分小レベルとなる。そ
の為、2つの増幅回路を常に直線領域で使用することが
出来、安定なりアクタンス特性を呈することが出来る。
The circuit shown in FIG. 4 can significantly reduce the number of elements compared to the circuit shown in FIG. That is, the capacitor, current mirror circuit, and resistor can each be halved. In particular, since capacitors lead to an increase in chip area when integrated into ICs, this is a great advantage. Furthermore, although the current mirror circuit may generate an offset current, this can also be reduced by reducing the number of current mirror circuits. Furthermore, the fourth
In the circuit shown in the figure, even if a large amplitude signal is applied to the output terminal (43), the two amplifier circuits are not saturated and can exhibit reactance characteristics. That is, the output terminal (
43) When a large amplitude signal is applied to the fourth capacitor (
44) and the fourth resistor (45) is the voltage divided by the first resistor (44) and the fourth resistor (45).
The divided voltage is applied to the bases of the fourth and seventeenth transistors (38) and (42), but since the value of the fourth resistor (45) is very small, the divided voltage has a sufficiently low level. Therefore, the two amplifier circuits can always be used in the linear region and exhibit stable actance characteristics.

第5図は、本発明の別の実施例を示すもので、第1図の
第1及び第2コンデンサ(10)及び(18)の代わり
に、第1及び第2コイル(49)及び(50)を接続し
、出力端子(51)に等価誘導リアクタンスを発生せし
めんとするものである。回路動作は、第1図の場合と同
様で、出力端子(51)には、第1及び第2コイル(4
9〉及び(50)の誘導リアクタンスL.及びL,の所
定倍の正負の等価誘導リアクタンスが発生する。
FIG. 5 shows another embodiment of the present invention, in which the first and second capacitors (10) and (18) of FIG. 1 are replaced by first and second coils (49) and (50). ) to generate an equivalent inductive reactance at the output terminal (51). The circuit operation is similar to that shown in Fig. 1, and the output terminal (51) has the first and second coils (4
9> and (50) inductive reactance L. A positive and negative equivalent inductive reactance of a predetermined multiple of and L is generated.

第6図は、本発明に係る可変リアクタンス回路を、発振
回路に利用した場合の一例を示すもので、(52)は差
動接続された一対のトランジスタ(53)及び(54)
で構成された発振回路、(55》は水晶振動子の等の発
振素子、及び(56)は本発明に係る第1図,第3図も
しくは第4図に示された可変リアクタンス回路である。
FIG. 6 shows an example of the case where the variable reactance circuit according to the present invention is used in an oscillation circuit, where (52) is a pair of differentially connected transistors (53) and (54).
(55) is an oscillation element such as a crystal resonator, and (56) is the variable reactance circuit shown in FIG. 1, FIG. 3, or FIG. 4 according to the present invention.

しかして、第6図の如き回路構成とすれば、発振素子(
55)の誘導リアクタンスに、可変リアクタンス回路(
56〉の等価リアクタンスが並列接続されることになり
、前記可変リアクタンス回路(56)の等価リアクタン
スの値に応じて並列共振周波数が変化する。いま、第7
図に示す如く、可変リアクタンス回路(56)が接続さ
れていない状態の発振素子(55)固有の並列共振周波
数をr1とすれば、可変リアクタンス回路(56)の等
価リアクタンスが零から正の所定値迄変化するにつれて
、並列共振周波数が矢印A方向にf2迄移動し、前記リ
アクタンスが零から負の所定値迄変化するにつれて、並
列共振周波数が矢印B方向にr,迄移動する。従って、
例えば第1図において、第1もしくは第2可変電流源(
6)もしくは(14)の電流I,もしくはI2を変化さ
せれば、実質的に発振素子(55)の並列共振周波数が
変化し、発振回路の発振周波数が変化する。
However, if the circuit configuration is as shown in Fig. 6, the oscillation element (
55), a variable reactance circuit (
56> equivalent reactances are connected in parallel, and the parallel resonance frequency changes depending on the value of the equivalent reactance of the variable reactance circuit (56). Now, the 7th
As shown in the figure, if the parallel resonance frequency unique to the oscillation element (55) when the variable reactance circuit (56) is not connected is r1, then the equivalent reactance of the variable reactance circuit (56) is a predetermined positive value from zero. As the reactance changes from zero to f2, the parallel resonance frequency moves in the direction of arrow A to f2, and as the reactance changes from zero to a negative predetermined value, the parallel resonance frequency moves in the direction of arrow B to r. Therefore,
For example, in FIG. 1, the first or second variable current source (
If the current I or I2 in 6) or (14) is changed, the parallel resonance frequency of the oscillation element (55) is substantially changed, and the oscillation frequency of the oscillation circuit is changed.

(ホ)効果 以上述べた如く、本発明に依れば、基本リアクタンス素
子の所定倍の正負の等価リアクタンスをIC化の可能な
回路を用いて容易に作成することが出来るという大きな
特徴を有する。そして、特に制御信号に応じて、負の所
定値から正の所定値迄の広い範囲に渡って、等価リアク
タンスを可変ずることが出来るので、様々な用途に利用
出来る。また、第4図の実施例は、第1図に比べ、基本
リアクタンス素子となるコンデンサや抵抗、電流源等を
第1及び第2増幅回路で共用する回路構成と成されてい
るので、IC化がより仕易いという利点を有する。更に
、第6図に示す如く、本発明に係る可変リアクタンス回
路を発振回路に利用すれば、発振周波数の安定な水晶振
動子等の発振素子固有の周波数を中心に、例えばPLL
回路の位相比較器からの信号を制御信号として用い、発
振回路の発振周波数を、上下に可変することが出来るの
で、フリーラン周波数の安定な、vCO(電圧制御発振
器)が提供出来るという利点を有する。
(e) Effects As described above, the present invention has the great feature that it is possible to easily create positive and negative equivalent reactances that are a predetermined times the value of the basic reactance element using a circuit that can be integrated into an IC. In particular, the equivalent reactance can be varied over a wide range from a negative predetermined value to a positive predetermined value depending on the control signal, so it can be used for various purposes. Furthermore, compared to the embodiment shown in Fig. 1, the circuit configuration of the embodiment shown in Fig. 4 is such that capacitors, resistors, current sources, etc., which are basic reactance elements, are shared by the first and second amplifier circuits. It has the advantage of being easier to work with. Furthermore, as shown in FIG. 6, if the variable reactance circuit according to the present invention is used in an oscillation circuit, the oscillation frequency can be adjusted around the unique frequency of an oscillation element such as a crystal resonator with a stable oscillation frequency, for example, in a PLL.
Since the oscillation frequency of the oscillation circuit can be varied up and down using the signal from the phase comparator of the circuit as a control signal, it has the advantage of providing a vCO (voltage controlled oscillator) with a stable free-run frequency. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理を示す回路図、第2図はその部分
等価回路図、第3図は本発明の実施例を示す回路図、第
4図は本発明の別の実施例を示す回路図、第5図は本発
明の別の実施例を示す回路図、第6図は本発明に係る可
変リアクタンス回路を使用した発振回路を示す回路図、
及び第7図はその説明に供する為の特性図である。 主な図番の説明 (1)・・・第1増幅回路、 (2)・・・第2増幅回
路、(3)・・・出力端子、 (4)(5)(12)<
13)・・・トランジスタ、 (6)(14)・・・可
変電流源、 (10)(18)・・・コンデンサ、 (
11)(19)・・・抵抗。
Fig. 1 is a circuit diagram showing the principle of the invention, Fig. 2 is a partial equivalent circuit diagram thereof, Fig. 3 is a circuit diagram showing an embodiment of the invention, and Fig. 4 shows another embodiment of the invention. A circuit diagram, FIG. 5 is a circuit diagram showing another embodiment of the present invention, and FIG. 6 is a circuit diagram showing an oscillation circuit using the variable reactance circuit according to the present invention.
and FIG. 7 are characteristic diagrams for explaining the same. Explanation of main drawing numbers (1)...First amplifier circuit, (2)...Second amplifier circuit, (3)...Output terminal, (4)(5)(12)<
13)...Transistor, (6)(14)...Variable current source, (10)(18)...Capacitor, (
11) (19)...Resistance.

Claims (1)

【特許請求の範囲】[Claims] (1)差動接続された第1及び第2トランジスタのいず
れか一方のトランジスタのベース・コレクタ間にリアク
タンス素子を接続するとともに前記第1及び第2トラン
ジスタの動作電流を制御することにより正の等価リアク
タンスを呈するようにした第1増幅回路と、差動接続さ
れた第3及び第4トランジスタのいずれか一方のトラン
ジスタのベースと他方のトランジスタのコレクタとの間
に前記リアクタンス素子を接続するとともに前記第3及
び第4トランジスタの動作電流を制御することにより負
の等価リアクタンスを呈するようにした第2増幅回路と
、入力端子が該第2増幅回路の前記一方のトランジスタ
のコレクタに、出力端子が前記第1増幅回路の前記一方
のトランジスタのコレクタに接続された電流ミラー回路
と、前記第1及び第2増幅回路の入力端に共通に接続さ
れる出力端子とを備え、前記第1及び第2トランジスタ
の動作電流及び前記第3及び第4トランジスタの動作電
流を各々制御することにより、前記入力端子より見た等
価リアクタンスを負の所定値から正の所定値迄変化する
様にしたことを特徴とする可変リアクタンス回路。
(1) By connecting a reactance element between the base and collector of one of the first and second transistors that are differentially connected, and controlling the operating current of the first and second transistors, positive equivalence can be achieved. The reactance element is connected between a first amplifier circuit configured to exhibit reactance and a base of one of differentially connected third and fourth transistors and a collector of the other transistor. a second amplifier circuit configured to exhibit a negative equivalent reactance by controlling the operating currents of the third and fourth transistors; an input terminal connected to the collector of the one transistor of the second amplifier circuit; a current mirror circuit connected to the collector of the one transistor of the first amplifier circuit; and an output terminal commonly connected to the input terminals of the first and second amplifier circuits; The variable device is characterized in that the equivalent reactance seen from the input terminal is changed from a predetermined negative value to a predetermined positive value by controlling the operating current and the operating currents of the third and fourth transistors, respectively. reactance circuit.
JP11181189A 1989-04-27 1989-04-27 Variable reactance circuit Granted JPH02237212A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11181189A JPH02237212A (en) 1989-04-27 1989-04-27 Variable reactance circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11181189A JPH02237212A (en) 1989-04-27 1989-04-27 Variable reactance circuit

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP57169338A Division JPS5957515A (en) 1982-09-27 1982-09-27 Variable reactance circuit

Publications (2)

Publication Number Publication Date
JPH02237212A true JPH02237212A (en) 1990-09-19
JPH0473883B2 JPH0473883B2 (en) 1992-11-24

Family

ID=14570755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11181189A Granted JPH02237212A (en) 1989-04-27 1989-04-27 Variable reactance circuit

Country Status (1)

Country Link
JP (1) JPH02237212A (en)

Also Published As

Publication number Publication date
JPH0473883B2 (en) 1992-11-24

Similar Documents

Publication Publication Date Title
JPH0834393B2 (en) Transconductance amplifier
JPH0414526B2 (en)
US5166560A (en) Voltage-controlled variable capacitor
JPH02237212A (en) Variable reactance circuit
JPH04230588A (en) Integrator of transconductor capacitor in compressing and expanding current mode
JPH0671190B2 (en) Integrated variable capacitive reactance circuit
US3500262A (en) Nonreciprocal gyrator network
KR100367070B1 (en) Tuning Amplifier
JPH0122262Y2 (en)
JPS6238322Y2 (en)
JP3116544B2 (en) Delay circuit
JPH0138989Y2 (en)
JPH0117603B2 (en)
JPH0125249B2 (en)
JPH0148697B2 (en)
JPH0348686B2 (en)
JPS62163412A (en) Voltage controlled oscillator
JPS6023987Y2 (en) Variable capacitance diode temperature compensation circuit
SU1706000A1 (en) Crystal oscillator
JPH03121610A (en) Filter circuit
JP2543725Y2 (en) Oscillation circuit
JPS63232509A (en) Tuning amplifier
KR940004744B1 (en) Variable impedance circuit
JPH0496404A (en) Oscillation circuit
JPH02168705A (en) Voltage controlled oscillating circuit