JPH02235413A - Oscillation circuit - Google Patents

Oscillation circuit

Info

Publication number
JPH02235413A
JPH02235413A JP5505689A JP5505689A JPH02235413A JP H02235413 A JPH02235413 A JP H02235413A JP 5505689 A JP5505689 A JP 5505689A JP 5505689 A JP5505689 A JP 5505689A JP H02235413 A JPH02235413 A JP H02235413A
Authority
JP
Japan
Prior art keywords
circuit
oscillation
transistor
current mirror
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5505689A
Other languages
Japanese (ja)
Inventor
Tetsuo Nakamura
哲夫 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP5505689A priority Critical patent/JPH02235413A/en
Publication of JPH02235413A publication Critical patent/JPH02235413A/en
Pending legal-status Critical Current

Links

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Networks Using Active Elements (AREA)

Abstract

PURPOSE:To evade a problem such as a delay in an operating speed due to saturation and production of saturation in the capacity and to attain stable oscillation by expanding the dynamic range of both an oscillation circuit section and a variable reactance circuit section so as to obtain a sufficient oscillation output even when the saturation of a transistor(TR) of the oscillating circuit section is suppressed. CONSTITUTION:TRs Q16, Q17 and Q18, Q19 of 1st and 2nd current mirror circuits are connected in series with each collector of a couple of TRs Q11, Q12 of an oscillation circuit 11, and TRs Q20, Q21 of a 3rd current mirror circuit are connected in series with the 1st and 2nd current mirror circuits. An oscillating element 11a is connected between a reference level and a connecting point of the 3rd current mirror circuit and the TRs Q11, Q12 and a feedback circuit is formed between the connecting point and the TRs Q11, Q12. Moreover, a variable reactance circuit section 12 is in capacitor coupling with the connecting pint via a feedback TR Q22 and TRs Q61-Q56 of 4th-6th current mirrors whose outputs are connected in series are connected to one of a couple of outputs of the circuit section 12.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、発振周波数を変化させることのできる発振回
路に係り、より詳細には安定にかつ広範囲に発振周波数
を変化させることのできる発振回路に関するものである
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an oscillation circuit that can change the oscillation frequency, and more specifically, to an oscillation circuit that can stably and widely change the oscillation frequency. It is related to.

〔従来の技術] PLLu路などにおいては、安定でかつ発振周波数を広
範囲に変化しうる発振回路が求められる。
[Prior Art] In PLLu circuits and the like, an oscillation circuit that is stable and whose oscillation frequency can be varied over a wide range is required.

従来、この種の発振回路として第2図に示すような構成
のものが提案されている。同図において、正帰還増中部
1はトランジスタQ2のコレクタに得られる信号を、コ
ンデンサC1によりトランジスタQ2のベースに正帰還
する構成となっている。
Conventionally, as this type of oscillation circuit, a configuration as shown in FIG. 2 has been proposed. In the figure, the positive feedback amplifier section 1 is configured to positively feed back a signal obtained at the collector of the transistor Q2 to the base of the transistor Q2 through a capacitor C1.

そして、トランジスタQ.のコレクタに周波数特?を有
する発振素子XZを接続することにより、コンデンサC
1による正帰還は特定の周波数のみとなり、出力端子O
UTに特定周波数を有する発振出力が得られる。発振素
子Xzは、第3図に示すような等価回路で表すことがで
きる.そして、第4図に示すように、発振素子XZに可
変容量素子Cvllを並列接続すると、可変容量素子C
■の値に応じて、全体のインピーダンス■mpが第5図
に示すように変化する。第5図において、周波敗f,は
可変容量素子C■の値がC,のときの並列共振周波数、
周波数r2は可変容量素子CvRの値がC,より大きな
C2のときの並列共振周波数、周波数f3は可変容量素
子Cv,Iの値がCtより大きなC,のときの並列共振
周波数である。第5図から明らかなように、発振素子X
Zに並列接続される可変容量の値を変化されば、並列共
振周波数が変化するので、可変容量の値を連続的に変化
させると、並列共振周波数も連続的に変化させることが
できる。
And transistor Q. Is the frequency specific to the collector? By connecting the oscillation element XZ having the capacitor C
1, the positive feedback is only at a specific frequency, and the output terminal O
An oscillation output having a specific frequency is obtained at the UT. The oscillation element Xz can be represented by an equivalent circuit as shown in FIG. As shown in FIG. 4, when the variable capacitance element Cvll is connected in parallel to the oscillation element XZ, the variable capacitance element Cvll
Depending on the value of (2), the overall impedance (2) mp changes as shown in FIG. In Fig. 5, the frequency loss f, is the parallel resonance frequency when the value of the variable capacitance element C is C,
The frequency r2 is the parallel resonance frequency when the value of the variable capacitance element CvR is C, which is larger than C2, and the frequency f3 is the parallel resonance frequency when the value of the variable capacitance element Cv, I is C, which is larger than Ct. As is clear from Fig. 5, the oscillation element
If the value of the variable capacitor connected in parallel to Z is changed, the parallel resonant frequency will change, so if the value of the variable capacitor is continuously changed, the parallel resonant frequency can also be changed continuously.

ところで、発振素子XZの一端に接続される可変容量部
2は、可変容量と考えることができる。
By the way, the variable capacitor section 2 connected to one end of the oscillation element XZ can be considered as a variable capacitor.

すなわち、可変容量部2のトランジスタQ,のコレクタ
電圧をe0、入力電流を11、コンデンサC2に流れる
電流を12とすれば、電圧e0に対し位相が90″ずれ
た電流12がコンデンサC2及び抵抗R,を流れるよう
になる。そのとき、トランジスタQ,のベース電圧e,
は、 el =R−it             −(1)
(ただし、Rは抵抗R,の抵抗{+f!)となり、コン
デンサC2に流れる12は、e(1 iz= 1          ・・・(2) R+ jωC (ただし、CはコンデンサC2の容量、ωは角周波数) となる。また、入力電流i+ は、 i+ =e.− gm+it        ”{3)
(ただし、gmは相互コンダクタンス)となり、トラン
ジスタQ,のコレクタ電流i3 (=e+  −gm)
がコンデンサC2に流れる電流12よりも十分大の場合
は、 i.″.e+  l gm          ’  
”{4)となる。なお、トランジスタQ,のコレクタ電
流i3の位相は、コンデンサC2に流れる電流i!のそ
れと等しい。従って、上記式(1)、(2)及び(4)
から、入力電流i.は、 αqr α gm1 ×2= ■ ・・・{6) 4kT となり、これは、トランジスタQ3のコレクタから見た
場合、抵抗値が1 / g mの抵抗と、容量値がR−
gm−cのコンデンサとからなる直列回路と見なすこと
ができる。また、gmが大であるとすれば、l / g
 mは小となり、結局第2図の可変容量部2は、容量値
がR−gm−cのコンデンサであると見なしうる. また、相互コンダクタンスgmは、次式のように示され
る。
That is, if the collector voltage of the transistor Q of the variable capacitance section 2 is e0, the input current is 11, and the current flowing through the capacitor C2 is 12, then the current 12 whose phase is shifted by 90'' with respect to the voltage e0 flows through the capacitor C2 and the resistor R. , then the base voltage e of transistor Q,
is, el = R-it - (1)
(However, R is the resistance of the resistor R, {+f!), and the 12 flowing to the capacitor C2 is e(1 iz= 1...(2) R+ jωC (However, C is the capacitance of the capacitor C2, and ω is the angle Frequency).In addition, the input current i+ is: i+ = e.- gm+it ”{3)
(However, gm is mutual conductance), and collector current i3 of transistor Q (=e+ -gm)
is sufficiently larger than the current 12 flowing through capacitor C2, then i. ″.e+l gm’
"{4).The phase of the collector current i3 of the transistor Q is equal to that of the current i! flowing through the capacitor C2. Therefore, the above equations (1), (2) and (4)
, the input current i. is αqr α gm1 ×2= ■ ...{6) 4kT, which means that when viewed from the collector of transistor Q3, there is a resistor with a resistance value of 1 / gm and a capacitance value of R-
It can be regarded as a series circuit consisting of a gm-c capacitor. Also, if gm is large, l/g
m becomes small, and the variable capacitance section 2 in FIG. 2 can be regarded as a capacitor with a capacitance value of R-gm-c. Further, the mutual conductance gm is expressed by the following equation.

従って、上記式(6》から可変容量部2の容量値c2は
、 c.=R−gm−c となり、c,は電流源■1に流れるIに比例して変化す
る. よって、制御信号により電流源1,に流れる電流を変化
させ、この電流の変化に比例した容量を得、この容量を
発振素子XZに並列接続することにより並列共振周波数
を変化させれば、この並列共振周波数に等しい周波数の
発振出力を得ることができる。
Therefore, from the above formula (6), the capacitance value c2 of the variable capacitance section 2 is c.=R-gm-c, and c changes in proportion to I flowing through the current source 1. Therefore, depending on the control signal, By changing the current flowing through the current source 1, obtaining a capacitance proportional to the change in current, and changing the parallel resonance frequency by connecting this capacitance in parallel to the oscillation element XZ, a frequency equal to this parallel resonance frequency can be obtained. oscillation output can be obtained.

なお、可変容量部2の抵抗R+をトランジスタQ,の接
合抵抗を利用して作成すれば、上式(6)におけるq/
kTの項が無くなり、温度に対して極めて安定な可変容
量部2を得ることができる。
Note that if the resistance R+ of the variable capacitance section 2 is created using the junction resistance of the transistor Q, then q/ in the above equation (6)
Since the kT term is eliminated, it is possible to obtain a variable capacitance section 2 that is extremely stable with respect to temperature.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来の発振回路の場合、第3図の等価回路から
明らかなように並列共振回路を構成しているため、イン
ピーダンスが+■で原理上発振振巾は無限であるが、実
際には発振振巾の上限はトランジスタQ4又はQ,のコ
レクタの飽和電位により制限され、下限はトランジスタ
Q,又Q3のコレクタの飽和電位の内高い方で決定され
、またバイアスE,,E.の大小により異なるようにな
る。具体的には、上限は千V eeに、下限はE1VI
I!又はE2  VIEの内大きい方になるので、バイ
アス上の制約が大きい。
In the case of the conventional oscillation circuit described above, as it is clear from the equivalent circuit in Figure 3, it constitutes a parallel resonant circuit, so the impedance is +■ and the oscillation width is in principle infinite, but in reality, the oscillation width is infinite. The upper limit of the amplitude is determined by the saturation potential of the collector of transistor Q4 or Q, and the lower limit is determined by the higher of the saturation potential of the collector of transistor Q or Q3, and the biases E,, E. It differs depending on the size of the Specifically, the upper limit is 1,000V ee and the lower limit is E1VI.
I! or E2 VIE, whichever is larger, so the bias constraints are large.

ところで、トランジスタの動作の安定性は信号振幅の大
きさに比例している。従って、トランジスタの動作を安
定させるために、トランジスタを飽和状態で動作させて
信号振巾を大きくすると、Qの低下の他、トランジスタ
の動作スピード、飽和容量の発生などの種々の問題があ
る。
Incidentally, the stability of the operation of a transistor is proportional to the magnitude of the signal amplitude. Therefore, in order to stabilize the operation of the transistor, if the transistor is operated in a saturated state to increase the signal amplitude, there are various problems such as a reduction in Q, the operation speed of the transistor, and the generation of saturated capacitance.

よって本発明は、上記従来の回路の問題点に濫み成され
たもので、バイアスによる信号振巾の制約がなく、大き
な信号振巾で安定に発振動作できるようにした発振回路
を提供することを課題としている。
SUMMARY OF THE INVENTION Therefore, the present invention has been made to overcome the problems of the conventional circuits described above, and provides an oscillation circuit which is free from restrictions on signal amplitude due to bias and is capable of stable oscillation operation with a large signal amplitude. is the issue.

〔課題を解決するための手段〕[Means to solve the problem]

上記課題を解決するため本発明により成された発振回路
は、差動接続された一対のトランジスタと、前記一対の
トランジスタの各々のコレクタに一方の出力が直列に接
続された第1及び第2の電流ミラー回路と、前記第1及
び第2の電流ミラー回路の他方の出力に各出力をそれぞ
れ直列に接続した第3の電流ミラー回路と、前記第1の
電流ミラー回路と前記第3の電流ミラー回路との接続点
と基準電位点との間に接続した発振素子と、前記接続点
と前記一対のトランジスタの一方との間に設けた帰還回
路とを備える発振回路部と、前記接続点に容量結合され
た可変リアクタンス部と、該可変リアクタンス部の一対
の出力の一方に一方の出力が直列に接続された第4及び
第5の電流ミラー回路と、該第4及び第5の電流ミラー
回路の他方の出力に各出力をそれぞれ直列に接続した第
6の電流ミラー回路とを備え、前記第5の電流ミラー回
路と前記第6の電流ミラー回路との接続点を前記接続点
に接続したリアクタンス回路部とを具備することを特徴
としている。
In order to solve the above problems, an oscillation circuit made according to the present invention includes a pair of differentially connected transistors, and first and second transistors each having one output connected in series to the collector of each of the pair of transistors. a current mirror circuit; a third current mirror circuit in which each output is connected in series with the other output of the first and second current mirror circuits; the first current mirror circuit and the third current mirror; an oscillation circuit section comprising an oscillation element connected between a connection point with the circuit and a reference potential point; a feedback circuit provided between the connection point and one of the pair of transistors; and a capacitor at the connection point. a coupled variable reactance section; fourth and fifth current mirror circuits, one output of which is connected in series to one of the pair of outputs of the variable reactance section; and the fourth and fifth current mirror circuits. A reactance circuit comprising a sixth current mirror circuit in which each output is connected in series to the other output, and a connection point between the fifth current mirror circuit and the sixth current mirror circuit is connected to the connection point. It is characterized by having a section.

〔作 用〕[For production]

上記構成において、発振回路部において、発振素子を第
1の電流ミラー回路と第3゜の電流ミラー回路との接続
点と基準電位点との間に接続すると共に、該接続点の信
号を帰還回路を介して帰還するようにしているので、発
振回路の発振振巾はバイアスに制約されず、大きなもの
.となり、発振ダイナミックレンジが広なる。
In the above configuration, in the oscillation circuit section, the oscillation element is connected between the connection point between the first current mirror circuit and the third current mirror circuit and the reference potential point, and the signal at the connection point is connected to the feedback circuit. Since the oscillation width of the oscillation circuit is not limited by the bias, the oscillation width of the oscillation circuit is large. Therefore, the oscillation dynamic range becomes wider.

また、リアクタンス回路部の入力が発振回路部にコンデ
ンサ結合され、その出力が電流モード発振回路部に結合
されているので、発振回路部とリアクタンス回路部が完
全に分離され、相互に干渉しあわない他、リアクタンス
回路部の振巾許容範囲すなわちダイナミックレンジも発
振回路同様に広くなっている。
In addition, the input of the reactance circuit section is capacitor-coupled to the oscillation circuit section, and its output is coupled to the current mode oscillation circuit section, so the oscillation circuit section and the reactance circuit section are completely separated and do not interfere with each other. In addition, the permissible amplitude range of the reactance circuit section, that is, the dynamic range, is widened as well as the oscillation circuit.

更に、上述のように発振回路部及びリアクタンス回路部
の双方のダイナミックレンジが広いので、発振回路部の
トランジスタの飽和を抑えても十分な発振振巾が得られ
、飽和によるトランジスタの動作スピード、飽和容量の
発生などの問題が解消されるようになり、安定した発振
動作を行うことのできる発振回路が得られる。
Furthermore, as mentioned above, both the oscillation circuit section and the reactance circuit section have a wide dynamic range, so even if the saturation of the transistor in the oscillation circuit section is suppressed, a sufficient oscillation width can be obtained, and the operation speed of the transistor due to saturation will be reduced. Problems such as generation of capacitance are solved, and an oscillation circuit that can perform stable oscillation operation can be obtained.

(実施例) 以下、本発明の実施例を図面に基づいて説明す?。(Example) Hereinafter, embodiments of the present invention will be described based on the drawings. .

第1図はPLL回路の電圧制御発振回路(■CO)とし
て有効に適用され得る本発明による発振回路の一実施例
を示す回路図であり、同図において、llaは正帰還増
中部で、該正帰還増巾部l1aは、差動接続されたトラ
ンジスタQ+ItQ+zと、第1乃至第3の定電流源を
構成するトランジスタQ r s乃至Q +sと、第1
の電流ミラー回路を構成するトランジスタQ+bt(L
tと、第2の電流ミラー回路を構成するトランジスタQ
Il,Ql9と、第3の電流ミラー回路を構成するトラ
ンジスタQgo,Q!lと、帰還用トランジスタQtz
と、バイアス用トランジスタQ23と、振巾制限用ダイ
オードDI1〜I)+sと、帰還用コンデンサCI1と
、バイアス用抵抗Rl1及びR,■とを含んでいる。
FIG. 1 is a circuit diagram showing an embodiment of an oscillation circuit according to the present invention which can be effectively applied as a voltage controlled oscillation circuit (CO) of a PLL circuit. The positive feedback amplifier l1a includes a differentially connected transistor Q+ItQ+z, transistors Q r s to Q +s constituting the first to third constant current sources, and a first
Transistor Q+bt(L
t, and the transistor Q that constitutes the second current mirror circuit.
Il, Ql9, and transistors Qgo, Q! that constitute the third current mirror circuit. l and feedback transistor Qtz
, a bias transistor Q23, amplitude limiting diodes DI1 to I)+s, a feedback capacitor CI1, and bias resistors Rl1 and R, (2).

上記差動接続されたトランジスタQ++yQttの共通
エミッタには、第1の定電流源としてのトランジスタQ
 r zが接続され、トランジスタQ.のコレクタには
第1の電流ミラー回路のダイオード接続されたトランジ
スタQ + bが、トランジスタQI!?コレクタには
第2の電流ミラー回路のダイオード接続されたトランジ
スタQ r sがそれぞれ接続されている。第1の電流
ミラー回路のトランジスタQ + tは第3の電流ミラ
ー回路のトランジスタQ t +と、第2の電流ミラー
回路のトランジスタQ11は第3の電流ミラー回路のダ
イオード接続されたトランジスタQ2。とそれぞれ直列
に接続され、トランジスタQ I ?とトランジスタQ
zIの接続点には、第2の定電流源を構成しているトラ
ンジスタQl4と直列接続されている帰還用トランジス
タQ2■のベースに接続され、トランジスタQ ztの
エミッタはコンデンサCllを介して差動接続されたト
ランジスタQ++sQtxの一方Q t Iのベースに
接続されている.またバイアス用トランジスタQ zz
と第3の定電流源としてのトランジスタQCsとは直列
接続され、その接続点には差動接続されたトランジスタ
Q*+yQ+zのベースが接続されバイアス電位が与え
られている。
A common emitter of the differentially connected transistors Q++yQtt has a transistor Q as a first constant current source.
rz is connected, transistor Q. A diode-connected transistor Q + b of the first current mirror circuit is connected to the collector of the transistor QI! ? A diode-connected transistor Q r s of a second current mirror circuit is connected to the collector, respectively. The transistor Q + t of the first current mirror circuit is the transistor Q t + of the third current mirror circuit, and the transistor Q11 of the second current mirror circuit is the diode-connected transistor Q2 of the third current mirror circuit. are connected in series with the transistors Q I ? and transistor Q
The connection point of zI is connected to the base of the feedback transistor Q2, which is connected in series with the transistor Ql4 constituting the second constant current source, and the emitter of the transistor Qzt is connected to the differential voltage via the capacitor Cll. One of the connected transistors Q++sQtx is connected to the base of QtI. Also, bias transistor Q zz
and a transistor QCs as a third constant current source are connected in series, and the base of a differentially connected transistor Q*+yQ+z is connected to the connection point thereof and a bias potential is applied thereto.

1lbは例えばセラミック振動子からなる発振素子であ
り、該発振素子l2は第1の電流ミラー?路を構成して
いるトランジスタQI?と第3の電流ミラー回路を構成
しているトランジスタQz.との接続点に接続され、上
記正帰還増巾部11aと共に発振回路部11を構成して
いる。
1lb is an oscillation element made of, for example, a ceramic resonator, and the oscillation element 12 is a first current mirror? Transistor QI that makes up the circuit? and transistor Qz. constituting the third current mirror circuit. The oscillation circuit section 11 is connected to the connection point with the positive feedback amplification section 11a.

なお、E.はトランジスタQ r s乃至QISに流れ
る電流を設定するバイアス電圧、Etzはトランジスタ
Q目及びQl!のバイアス電位を設定する蟇準電圧、E
l3は抵抗Rl2を介して発振素子11aの一mに接続
され、発振出力の中心電位を設定する基準電圧である。
In addition, E. is the bias voltage that sets the current flowing through the transistors Qrs to QIS, and Etz is the transistor Q and Ql! The quasi-voltage, E, which sets the bias potential of
l3 is a reference voltage connected to 1m of the oscillation element 11a via a resistor Rl2, and sets the center potential of the oscillation output.

なお、発振出力は図中の点a又はbからコンデンサを介
して取り出すことができる。
Note that the oscillation output can be taken out from point a or b in the figure via a capacitor.

以上の構成において、差動接続されたトランジスタQI
l及びQI!の一方Q+1の出力は第1の電流ミラー回
路を構成しているトランジスタQ0及びQ l ?を介
して発振素子11aに印加され、同じように他方QI!
の出力は第2の電流ミラー回路を構成するトランジスタ
QI.及び及びQ l 9並びに第3の電流ミラー回路
を構成するトランジスタQgo及びQ■を介して発振素
子11aに印加されている。
In the above configuration, the differentially connected transistor QI
l and QI! The output of Q+1 is the output of transistors Q0 and Q l ? which constitute the first current mirror circuit. QI! is applied to the oscillation element 11a via QI!
The output of transistor QI. constitutes the second current mirror circuit. The current is applied to the oscillation element 11a through Q19 and transistors Qgo and Q2 constituting the third current mirror circuit.

?振素子11aは抵抗Rl3を介して印加される基準電
圧El3を中心にして並列共振し、その共振出力信号は
帰還用トランジスタQ2■及び帰還用コンデンサC.を
介して、差動接続されたトランジスタQ目及びQ + 
tに帰還されている。
? The resonating element 11a resonates in parallel around the reference voltage El3 applied via the resistor Rl3, and its resonant output signal is transmitted through the feedback transistor Q2 and the feedback capacitor C. through the differentially connected transistors Q and Q +
It has been returned to t.

なお、上述した発振素子11aは並列共振モードでハイ
インピーダンスになり、発振振巾が無限に太き《なり、
常にトランジスタを飽和状態で動作させるようになるが
、このようなことがないようにするために、抵抗R3を
基準電圧El3との間に追加してインピーダンスを下げ
ている。
Note that the oscillation element 11a described above becomes high impedance in the parallel resonance mode, and the oscillation width becomes infinitely wide.
The transistor always operates in a saturated state, but in order to prevent this from happening, a resistor R3 is added between the transistor and the reference voltage El3 to lower the impedance.

以上のように本発明では、トランジスタQ + r、Q
+t及びQ.により構成される発振回路部11の出力が
トランジスタQ4のPNP出力及びトランジスタQ■の
NPN出力により結合されているので、発振回路部l1
の発振ダイナミックレンジはその上限がVcc  Ml
’s下限がダイオード[)+s及びトランジスタQtz
を導通させることのできる2■。と極めて広くなってい
る。勿論、振中制限用ダイオードD.〜I)+sを削除
したときには、上限?Vcc、下限がvsyにそれぞれ
なり、ダイナミックレンジはより広がる. また、上述のように発振ダイナミックレンジが広いので
、インピーダンスを下げるために挿入する抵抗Rl3は
必要最小限の大きな値のものでよくなり、Qを低下させ
ることがないという効果が得られる.また同様の理由で
、振巾制限用ダイオードD.〜D.5も必要最小限のも
のでよ《なる.12は容量が+C〜一Cの範囲で可変可
能な可変リアクタンス回路部であり、該可変リアクタン
ス回路部12はレベルシフト兼ローバスフィルタ(LP
F)回路12aとリアクタンス回路12bとからなる。
As described above, in the present invention, transistors Q + r, Q
+t and Q. Since the output of the oscillation circuit section 11 constituted by is coupled by the PNP output of the transistor Q4 and the NPN output of the transistor Q,
The upper limit of the oscillation dynamic range is Vcc Ml
's lower limit is diode [) + s and transistor Qtz
2■ Can conduct. It is extremely wide. Of course, the vibration limiting diode D. ~I) When +s is deleted, is the upper limit? Vcc and lower limit become vsy, respectively, and the dynamic range becomes wider. In addition, since the oscillation dynamic range is wide as described above, the resistor Rl3 inserted to lower the impedance can be of a minimum necessary large value, and the effect of not lowering the Q can be obtained. Also, for the same reason, the amplitude limiting diode D. ~D. 5 is also the minimum necessary. Reference numeral 12 denotes a variable reactance circuit section whose capacitance can be varied within the range of +C to 1C, and the variable reactance circuit section 12 is a level shift/low-pass filter (LP).
F) Consists of a circuit 12a and a reactance circuit 12b.

レベルシフト兼LPF回路部12aはトランジスタQ3
1’−−Q4。、ダイオードD,.,D.,、抵抗R 
t I ’= R t S、コンデンサC!l,00な
どからなり、抵抗R■9RtRはバイアス抵抗、C!I
は信号カップリングコンデンサ、抵抗R..,R■及び
コンデンサCWtはLPFの特性を決定して、トランジ
スタQss〜Q4。はバイアス用電流源を構成している
. 上記リアクタンス回路12bはトランジスタQas〜Q
am、コンデンサCS+などからなり、トランジスタQ
4I及びQ4z及びコンデンサCalはリアクタンス部
を構成し、トランジスタQ.側の出力は+C、トランジ
スタQaz側の出力はーCとなっている。トランジスタ
Qas〜Qabは電流シェア−回路として働く双差動制
御部を構成しており、例えばPLL回路の位相比較回路
の出力電圧からなる制御電圧Vcによりその出力を+C
側信号〜O〜−C側信号となるように制御する。
The level shift/LPF circuit section 12a is a transistor Q3.
1'--Q4. , diode D, . ,D. ,, resistance R
t I '= R t S, capacitor C! 1, 00, etc., the resistor R■9RtR is a bias resistor, and C! I
is a signal coupling capacitor, and a resistor R. .. , R■ and the capacitor CWt determine the characteristics of the LPF, and the transistors Qss to Q4. constitutes a bias current source. The reactance circuit 12b includes transistors Qas to Q.
am, capacitor CS+, etc., transistor Q
4I and Q4z and capacitor Cal constitute a reactance section, and transistor Q.4I and Q4z and capacitor Cal constitute a reactance section. The output on the transistor Qaz side is +C, and the output on the transistor Qaz side is -C. The transistors Qas to Qab constitute a bi-differential control section that functions as a current sharing circuit, and for example, the output is controlled by +C by a control voltage Vc consisting of the output voltage of a phase comparison circuit of a PLL circuit.
Control is performed so that the side signal is ~O~-C side signal.

上記可変リアクタンス回路部12は更に、第4乃至第6
の電流ミラー回路を構成するトランジスタQs+〜Qs
hを有し、双差動制御部のトランジスタQax及びQa
sの出力は第4の電流ミラー回路を構成しているダイオ
ード接続されたトランジスタQSIと、双差動制御部の
トランジスタQ44及びQ46の出力は第5の電流ミラ
ー回路を構成しているダイオード接続されたトランジス
タQ s+とそれぞれ直列に接続され、第4の電流ミラ
ー回路のトランジスタQstは第6の電流ミラー回路の
ダイオード接続されたトランジスタQssと、第5の電
流ミラー回路のトランジスタQS4は第6の電流ミラー
回路のトランジスタQs&とそれぞれ直列に接続され、
トランジスタQS4とトランジスタQsiの接続点には
、上記トランジスタQzt及びQssのベースと発振素
子1lbの一端がそれぞれ接続されている.なお、EI
4は上記トランジスタQ3.,&びQszのバイアス電
圧を設定する基準電圧である。
The variable reactance circuit section 12 further includes fourth to sixth
Transistors Qs+ to Qs constituting the current mirror circuit of
h, and the transistors Qax and Qa of the dual differential control section
The output of s is a diode-connected transistor QSI forming a fourth current mirror circuit, and the outputs of transistors Q44 and Q46 of the dual differential control section are diode-connected transistors forming a fifth current mirror circuit. The transistor Qst of the fourth current mirror circuit is connected in series with the transistor Qs+ of the fourth current mirror circuit, and the transistor QS4 of the fifth current mirror circuit is connected in series with the diode-connected transistor Qss of the sixth current mirror circuit. Each is connected in series with the transistor Qs& of the mirror circuit,
The bases of the transistors Qzt and Qss and one end of the oscillation element 1lb are connected to the connection point between the transistor QS4 and the transistor Qsi, respectively. In addition, EI
4 is the transistor Q3. , & Qsz.

以上により、可変リアクタンス回路部12の一方の出力
であるトランジスタQ 44及び,.の出力は、第5の
電流ミラー回路のトランジスタQss及び第6の電流ミ
ラー回路のトランジスタQsaを介して、他方の出力で
あるトランジスタQaz及びQ4sの出力は、第5の電
流ミラー回路のトランジスタQsI及び第6の電流ミラ
ー回路のトランジスタQsthを介してそれぞれ発振回
路部llに印加され、可変リアクタンス回路部l2は第
4図に示すように発振素子1lbの一端に接続される可
変容量素子CVIと考えることができる. 以上説明したように本発明の発振回路では、可変リアク
タンス回路部l2の入力はコンデンサ結合により発振回
路部l1に結合され、出力は電流ミラー回路を介してハ
イインピーダンスの電流モードにより結合されていて、
発振回路部l1と可変リアクタンス回路部l2が完全に
分離されているので、発振素子1lbとの結合が理想的
に行われると共に、両者間がインピーダンス的に干渉し
あうことがない。
As described above, the transistor Q44, which is one output of the variable reactance circuit section 12, and . The output of the transistor Qss of the fifth current mirror circuit and the transistor Qsa of the sixth current mirror circuit are transmitted, and the output of the transistor Qaz and Q4s, which is the other output, is transmitted to the transistor QsI and the transistor QsI of the fifth current mirror circuit. The current is applied to the oscillation circuit section ll through the transistor Qsth of the sixth current mirror circuit, and the variable reactance circuit section 12 can be considered as a variable capacitance element CVI connected to one end of the oscillation element 1lb as shown in FIG. Can be done. As explained above, in the oscillation circuit of the present invention, the input of the variable reactance circuit section 12 is coupled to the oscillation circuit section 11 through capacitor coupling, and the output is coupled via a current mirror circuit in a high impedance current mode.
Since the oscillation circuit section l1 and the variable reactance circuit section l2 are completely separated, the coupling with the oscillation element 1lb is ideally performed, and there is no interference between them in terms of impedance.

また、可変リアクタンス回路部12の許容振巾も、発振
回路部11の許容振巾、VCC−VB〜2V.と同様に
広く、バイアスに制約されないトランジスタQsa及び
QsaによるVcc〜0の範囲となっているので、発振
回路全体としては振巾が大きく安定した動作が可能とな
っている。
Further, the allowable amplitude of the variable reactance circuit section 12 is also the allowable amplitude of the oscillation circuit section 11, VCC-VB to 2V. Similarly, the range from Vcc to 0 due to the transistors Qsa and Qsa is wide and unrestricted by bias, so the oscillation circuit as a whole has a large amplitude and can operate stably.

〔効 果〕〔effect〕

以上説明したように本発明によれば、発振回路部の発振
振巾はバイアスに制約されず、大きなものとなり、発振
ダイナミックレンジが広く、また可変リアクタンス回路
部の入力が発振回路部にコンデンサ結合され、その出力
が電流モードで発振回路部に結合されているので、発振
回路部と可変リアクタンス回路部が完全に分離され、相
互に干渉しあわない他、可変リアクタンス回路部の振巾
許容範囲すなわちダイナミックレンジも発振回路同様に
広くなっている。
As explained above, according to the present invention, the oscillation width of the oscillation circuit section is not restricted by bias and becomes large, the oscillation dynamic range is wide, and the input of the variable reactance circuit section is capacitor-coupled to the oscillation circuit section. , the output is coupled to the oscillation circuit section in current mode, so the oscillation circuit section and the variable reactance circuit section are completely separated and do not interfere with each other. The range is wide as well as the oscillation circuit.

更に、上述のように発振回路部及び可変リアクタンス回
路部の双方のダイナミックレンジが広いので、発振回路
部のトランジスタの飽和を抑えても十分な発振振11が
得られ、飽和によるトランジスタの動作スピード、飽和
容量の発生などの問題が解消されるようになり、安定し
た発振動作を行うことのできる発振回路が得られる。
Furthermore, as mentioned above, since the dynamic range of both the oscillation circuit section and the variable reactance circuit section is wide, sufficient oscillation 11 can be obtained even if the saturation of the transistor in the oscillation circuit section is suppressed, and the operating speed of the transistor due to saturation, Problems such as the occurrence of saturated capacitance can be solved, and an oscillation circuit that can perform stable oscillation operation can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による発振回路の一実施例を示す回路図
、 第2図は従来の発振回路の一例を示す回路図、第3図は
第2図中の発振素子の等価回路を示す回路図、 第4図は発振素子と可変リアクタンス回路との等価回路
を示す回路図、 第5図は第4図の回路のインピーダンス特性を示すグラ
フである。 l1・・・発振回路部、llb・・・発振素子、l2・
・・可変リアクタンス回路部、QII,Ql!,QIt
h〜QtIpQm+〜QS&・・・トランジスタ、Q2
2・・・帰還用トランジスタ、C.・・・帰還用コンデ
ンサ。
Fig. 1 is a circuit diagram showing an example of an oscillation circuit according to the present invention, Fig. 2 is a circuit diagram showing an example of a conventional oscillation circuit, and Fig. 3 is a circuit showing an equivalent circuit of the oscillation element in Fig. 2. 4 is a circuit diagram showing an equivalent circuit of an oscillation element and a variable reactance circuit, and FIG. 5 is a graph showing impedance characteristics of the circuit shown in FIG. 4. l1...Oscillation circuit section, llb...Oscillation element, l2...
...Variable reactance circuit section, QII, Ql! ,QIt
h~QtIpQm+~QS&...transistor, Q2
2...Feedback transistor, C. ...Feedback capacitor.

Claims (1)

【特許請求の範囲】 差動接続された一対のトランジスタと、前記一対のトラ
ンジスタの各々のコレクタに一方の出力が直列に接続さ
れた第1及び第2の電流ミラー回路と、前記第1及び第
2の電流ミラー回路の他方の出力に各出力をそれぞれ直
列に接続した第3の電流ミラー回路と、前記第1の電流
ミラー回路と前記第3の電流ミラー回路との接続点と基
準電位点との間に接続した発振素子と、前記接続点と前
記一対のトランジスタの一方との間に設けた帰還回路と
を備える発振回路部と、 前記接続点に容量結合された可変リアクタンス部と、該
可変リアクタンス部の一対の出力の一方に一方の出力が
直列に接続された第4及び第5の電流ミラー回路と、該
第4及び第5の電流ミラー回路の他方の出力に各出力を
それぞれ直列に接続した第6の電流ミラー回路とを備え
、前記第5の電流ミラー回路と前記第6の電流ミラー回
路との接続点を前記接続点に接続したリアクタンス回路
部とを具備する、 ことを特徴とする発振回路。
[Scope of Claims] A pair of differentially connected transistors, first and second current mirror circuits each having one output connected in series to the collector of each of the pair of transistors, a third current mirror circuit in which each output is connected in series to the other output of the second current mirror circuit; a connection point between the first current mirror circuit and the third current mirror circuit; and a reference potential point; an oscillation circuit section comprising an oscillation element connected between the two transistors, and a feedback circuit provided between the connection point and one of the pair of transistors; a variable reactance section capacitively coupled to the connection point; fourth and fifth current mirror circuits in which one output is connected in series to one of the pair of outputs of the reactance section, and each output is connected in series to the other output of the fourth and fifth current mirror circuits, respectively; and a reactance circuit section that connects a connection point between the fifth current mirror circuit and the sixth current mirror circuit to the connection point. oscillation circuit.
JP5505689A 1989-03-09 1989-03-09 Oscillation circuit Pending JPH02235413A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5505689A JPH02235413A (en) 1989-03-09 1989-03-09 Oscillation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5505689A JPH02235413A (en) 1989-03-09 1989-03-09 Oscillation circuit

Publications (1)

Publication Number Publication Date
JPH02235413A true JPH02235413A (en) 1990-09-18

Family

ID=12988026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5505689A Pending JPH02235413A (en) 1989-03-09 1989-03-09 Oscillation circuit

Country Status (1)

Country Link
JP (1) JPH02235413A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007166559A (en) * 2005-12-16 2007-06-28 Matsushita Electric Ind Co Ltd Voltage-controlled oscillator, pll circuit, signal processing circuit and tuner pack

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6374205A (en) * 1986-09-17 1988-04-04 Sanyo Electric Co Ltd Frequency control circuit
JPS6374301A (en) * 1986-09-18 1988-04-04 Sanyo Electric Co Ltd Frequency control circuit
JPS643316B2 (en) * 1983-05-06 1989-01-20 Matsushita Electric Ind Co Ltd

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS643316B2 (en) * 1983-05-06 1989-01-20 Matsushita Electric Ind Co Ltd
JPS6374205A (en) * 1986-09-17 1988-04-04 Sanyo Electric Co Ltd Frequency control circuit
JPS6374301A (en) * 1986-09-18 1988-04-04 Sanyo Electric Co Ltd Frequency control circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007166559A (en) * 2005-12-16 2007-06-28 Matsushita Electric Ind Co Ltd Voltage-controlled oscillator, pll circuit, signal processing circuit and tuner pack

Similar Documents

Publication Publication Date Title
JP2603968B2 (en) Linear differential amplifier circuit
JPH01212105A (en) Integrated gyrator oscillator
JPH02235413A (en) Oscillation circuit
JPH05121946A (en) Balanced modulation circuit
US5793251A (en) Demodulator circuit using gyrator circuit
JPH05299949A (en) Feedback type differential amplifier circuit
US4011466A (en) Dynamic filter
JPS6031282B2 (en) crystal tuned voltage controlled oscillator
CA2289501C (en) Gyrator with loop amplifiers connected to inductive elements
JPH02235412A (en) Oscillation circuit
JP2991727B2 (en) Active filter circuit
JPS6138263Y2 (en)
JPH03192904A (en) Variable frequency oscillator circuit
JPH0117603B2 (en)
JPH01149504A (en) Voltage controlled oscillator
JPH07129699A (en) Integrator
JP3292310B2 (en) Broadband amplifier circuit
JPS62160808A (en) Integration circuit
JPH03121610A (en) Filter circuit
JPH04180405A (en) Filter circuit
JPH0385804A (en) Amplifier
JPS6016099Y2 (en) Twin T-shaped oscillator circuit
JPH0154884B2 (en)
JPS6330012A (en) Differential amplifier circuit
JPH02302115A (en) Filter circuit