JPH02224331A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH02224331A
JPH02224331A JP4559389A JP4559389A JPH02224331A JP H02224331 A JPH02224331 A JP H02224331A JP 4559389 A JP4559389 A JP 4559389A JP 4559389 A JP4559389 A JP 4559389A JP H02224331 A JPH02224331 A JP H02224331A
Authority
JP
Japan
Prior art keywords
photoresist
silica coating
etched
silica
coating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4559389A
Other languages
Japanese (ja)
Inventor
Isamu Minamomose
南百瀬 勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP4559389A priority Critical patent/JPH02224331A/en
Publication of JPH02224331A publication Critical patent/JPH02224331A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To enable a fine pattern in high dryetching resistance to be formed by a method wherein a resin film mainly comprising polymer is patterned on an element to be etched and after coating a silica coating film, the silica coating film and the said element are etched away. CONSTITUTION:After forming a silicon oxide film 2 on a silicon substrate 1, a photoresist 4 is patterned according to the normal photolithographic process. Next, a silica coating film 5 is formed by spin-coating process. At this time, a so-called silicified photoresist layer 6 mixed with silica and the photoresist 4 is formed on the surface of the photoresist melted into the solution of silica coating solvent. Through these procedures, an etching mask in high dryetching resistance in submicron can be formed.

Description

【発明の詳細な説明】 [産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にエツチング
マスクの形成に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a method of manufacturing a semiconductor device, and particularly to the formation of an etching mask.

【従来の技術] 従来、半導体装置のパターンを微細化するために、ポジ
レジストのフォトリソ技術が用いられていた。これらの
技術は、いまさら説明がいらないくらいに一般的である
が、第3図(a)、(b)にその1例を示す0図中1は
半導体基鈑、2はシリコン酸化膜、4はフォトレジスト
である。このン ように、フォトレジスト4はパターンニングした後ハ にシリコン酸化膜3をエツチングしている。
[Prior Art] Conventionally, positive resist photolithography technology has been used to miniaturize patterns of semiconductor devices. These techniques are so common that they do not require any explanation, but one example is shown in Figures 3(a) and (b). In the figure, 1 is a semiconductor substrate, 2 is a silicon oxide film, and 4 is a silicon oxide film. It is a photoresist. In this way, after patterning the photoresist 4, the silicon oxide film 3 is etched.

〔発明が解決しようとする課題] しかし、上述した従来の技術では、微細なパターンの形
成をするためには、ベースになる高分子の分子量を小さ
くする必要があり、そのために耐熱性や耐ドライエツチ
ング性が低下するという欠点があり耐熱性や耐エツチン
グ性の高い微細パターンの形成技術の開発という課題が
ある。
[Problems to be Solved by the Invention] However, in the conventional techniques described above, in order to form fine patterns, it is necessary to reduce the molecular weight of the base polymer, which requires a reduction in heat resistance and dry resistance. This method has the disadvantage of reduced etching properties, and there is a problem in developing a technique for forming fine patterns with high heat resistance and etching resistance.

本発明は上述のような課題を解決するもので、その目的
とするところは、上記の課題を解決するもので、耐ドラ
イエツチング性のある微細パターンの形成を実現する技
術を提供する事にある。
The present invention is intended to solve the above-mentioned problems, and its purpose is to provide a technology for realizing the formation of fine patterns with dry etching resistance. .

〔課題を解決するための手段J 本発明の半導体装置の製造方法は、 ン (1)被エツチング物上にマスクをパターンニング△ した後、被エツチング物を前記マスクにより任意のパタ
ーンにエツチングする半導体装置の製造方法において、 a)被エツチング物上に主として高分子よりなるン 樹脂膜をパターンニングする工程と、 △ b)ついでシリカ塗布膜をコーティングする工程と。
[Means for Solving the Problems J] The method for manufacturing a semiconductor device of the present invention includes (1) patterning a mask on an object to be etched, and then etching the object to be etched into an arbitrary pattern using the mask; A method for manufacturing an apparatus includes: a) patterning a resin film mainly made of polymer on an object to be etched; b) then coating a silica coating film.

C)前記シリカ塗布膜と、被エツチング物をエツチング
する工程とからなることを特徴とする。
C) The method is characterized by comprising a step of etching the silica coating film and the object to be etched.

[作 用1 本発明の作用は、レジストにシリカ塗布膜を接すること
により、レジスト表面をシリコン化するため、耐ドライ
エツチング性の高いエツチングマスクを形成することが
できる。
[Function 1] The effect of the present invention is to siliconize the resist surface by bringing the silica coating film into contact with the resist, thereby making it possible to form an etching mask with high dry etching resistance.

〔実 施 例〕〔Example〕

以下1本発明について実施例に基づき詳細に説明する。 The present invention will be described in detail below based on examples.

第1図は本発明の第一の実施例をしめず要部の工程断面
図である。
FIG. 1 is a process sectional view of the main part of the first embodiment of the present invention.

第2図は本発明の第二の実施例をしめず要部の工程断面
図である。
FIG. 2 is a process sectional view of the main parts of a second embodiment of the present invention.

第3図は従来の実施例をしめず要部の工程断面図である
FIG. 3 is a process sectional view of the main parts of a conventional embodiment.

まず第一の実施例として、第1図(a)に示すように、
例えばシリコン基板(1)上にシリコン酸化膜(2)を
形成した後に、フォトレジストングする。
First, as a first example, as shown in FIG. 1(a),
For example, after forming a silicon oxide film (2) on a silicon substrate (1), photoresist is applied.

ついで第1図(b)に示すようにシリカ塗布膜(5)を
回転塗布によって形成する。このときシリカ塗布液の溶
剤に溶けたフォトレジストの表面にはシリカとフォトレ
ジストのまじったいわゆるシリコン化されたフォトレジ
ストの層(6)が形成される。
Then, as shown in FIG. 1(b), a silica coating film (5) is formed by spin coating. At this time, a so-called siliconized photoresist layer (6) in which silica and photoresist are mixed is formed on the surface of the photoresist dissolved in the solvent of the silica coating solution.

ついで第1図(C)に示すようにシリコン酸化膜(2)
を反応性イオンエツチング装置で、例えばフッ化水素系
のガスとしてCHF5ガスを10PaでIW/crn”
のパワー密度でエツチングする。このとき同時にシリカ
塗布膜もいっしょにエツチングされる。このときのフォ
トレジスト表面のシリコン化されたフォトレジストのエ
ツチングレートは従来のフォトレジストのそれに比べ1
15.3の317人/minだった0寸法変換差もほと
んどない垂直形状が得られた。
Next, as shown in FIG. 1(C), a silicon oxide film (2) is formed.
Using a reactive ion etching device, for example, CHF5 gas as a hydrogen fluoride gas is etched at 10 Pa at IW/crn.
Etching with a power density of At this time, the silica coating film is also etched together. At this time, the etching rate of the siliconized photoresist on the photoresist surface is 11% compared to that of conventional photoresist.
A vertical shape with almost no difference in zero dimension conversion was obtained, which was 317 people/min for 15.3.

次に、第二の実施例として、第2図(a)に示すように
、例えばシリコン基板(1)上にシリコン酸化膜(2)
、アルミニウムシリコン合金(3)を形成した後に、フ
ォトレジスト(4)をる。
Next, as a second embodiment, as shown in FIG. 2(a), for example, a silicon oxide film (2) is formed on a silicon substrate (1).
After forming the aluminum silicon alloy (3), a photoresist (4) is applied.

ついで第2図(b)に示すようにシリカ塗布膜(5)を
回転塗布によって形成する。このときシリカ塗布液の溶
剤に溶けたフォトレジストの表面には第一の実施例と同
様に、シリカとフォトレジストのまじったいわゆるシリ
コン化されたフォトレジストの層(6)が形成される。
Then, as shown in FIG. 2(b), a silica coating film (5) is formed by spin coating. At this time, on the surface of the photoresist dissolved in the solvent of the silica coating solution, a so-called siliconized photoresist layer (6) in which silica and photoresist are mixed is formed, as in the first embodiment.

ついで第2図(C)に示すようにHF+NH4F+Cl
−1m C0OH液でシリカ塗布膜を除去する。
Then, as shown in Figure 2 (C), HF+NH4F+Cl
-1m Remove the silica coating film with C0OH solution.

ついで第2図(d)に示すようにアルミニウムシリコン
合金を反応性イオンエツチング装置で。
Next, as shown in FIG. 2(d), the aluminum silicon alloy is etched using a reactive ion etching device.

例えば塩素系のガスとしてCj!a、BCl2.ガスを
7Paで1.5W/crn”のパワー密度でエツチング
する。このときのフォトレジスト表面のシリコン化され
たフォトレジストのエツチングレートは従来のフォトレ
ジストのそれに比べ1/4.7の425人/minだっ
た0寸法変換差もほとんどない垂直形状が得られた。
For example, as a chlorine gas, Cj! a, BCl2. Etching gas is performed at a power density of 1.5 W/crn'' at 7 Pa. At this time, the etching rate of the siliconized photoresist on the photoresist surface is 425 people/crn, which is 1/4.7 of that of conventional photoresist. A vertical shape with almost no 0 dimension conversion difference, which was the minimum, was obtained.

以上のようにフォトレジスト表面をシリコン化したこと
により微細化用フォトレジストに耐熱性や耐ドライエツ
チング性の高いマスクを形成することができた。
By siliconizing the surface of the photoresist as described above, it was possible to form a mask with high heat resistance and dry etching resistance on the photoresist for miniaturization.

実施例で紹介した製造方法はもちろんこれに限定される
ものではなく、特に下地の被エツチング物の材料によら
ない、また、エツチング条件もまたこれに限定されるも
のではなく様々な手法を用いることができる。
The manufacturing method introduced in the examples is of course not limited to this, and it does not depend on the material of the underlying object to be etched, nor is the etching condition limited to this, but various methods may be used. Can be done.

[発明の効果] 本発明の上記の構成によれば、レジストにシリカ塗布膜
を接することにより、レジスト表面をシリコン化するた
め、耐ドライエツチング性の高いエツチングマスクを形
成することができた。
[Effects of the Invention] According to the above structure of the present invention, since the surface of the resist is siliconized by contacting the resist with a silica coating film, an etching mask with high dry etching resistance can be formed.

従来酸化膜のドライエツチングの場合のレジストのエツ
チングレートは約5倍以上に、またアルミニウムシリコ
ン合金の場合は約4倍以上になり、サブミクロンの耐ド
ライエツチング性の高いエツチングマスクを形成するこ
とができた。
In conventional dry etching of oxide films, the resist etching rate is approximately five times or more, and in the case of aluminum silicon alloys, it is approximately four times or more, making it possible to form etching masks with high submicron dry etching resistance. did it.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)〜(c)は、本発明の半導体装置の製造方
法の第一の実施例を工程順に示す工程断面図。 第2図(a)〜(d)は、本発明の半導体装置の製造方
法の第二の実施例を工程順に示す工程断面図。 第3図(a)、(b)は、従来の半導体装置の製造方法
の一実施例を示す断面図。 ・半導体基板 ・シリコン酸化膜 ・アルミニウムシリコン合金 フォトレジスト ・シリカ塗布膜 ・シリコン化されたレジスト 以 出願人 セイコーエプソン株式会社
FIGS. 1(a) to 1(c) are process cross-sectional views showing the first embodiment of the method for manufacturing a semiconductor device of the present invention in order of process. FIGS. 2(a) to 2(d) are process cross-sectional views showing the second embodiment of the method for manufacturing a semiconductor device of the present invention in order of process. FIGS. 3(a) and 3(b) are cross-sectional views showing an example of a conventional method for manufacturing a semiconductor device.・Semiconductor substrate ・Silicon oxide film ・Aluminum silicon alloy photoresist ・Silica coating film ・Siliconized resist Applicant: Seiko Epson Corporation

Claims (1)

【特許請求の範囲】 ν (1)被エッチング物上にマスクをパターンニングした
後、被エッチング物を前記マスクにより任意のパターン
にエッチングする半導体装置の製造方法において、 a)被エッチング物上に主として高分子よりなる樹脂膜
をパターンニングする工程と、 b)ついでシリカ塗布膜をコーティングする工程と、 c)前記シリカ塗布膜と、被エッチング物をエッチング
する工程とからなることを特徴とする半導体装置の製造
方法。
[Claims] ν (1) A method for manufacturing a semiconductor device in which a mask is patterned on an object to be etched, and then the object to be etched is etched into an arbitrary pattern using the mask, comprising: A semiconductor device comprising the steps of patterning a resin film made of a polymer, b) coating a silica coating, and c) etching the silica coating and an object to be etched. manufacturing method.
JP4559389A 1989-02-27 1989-02-27 Manufacture of semiconductor device Pending JPH02224331A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4559389A JPH02224331A (en) 1989-02-27 1989-02-27 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4559389A JPH02224331A (en) 1989-02-27 1989-02-27 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH02224331A true JPH02224331A (en) 1990-09-06

Family

ID=12723650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4559389A Pending JPH02224331A (en) 1989-02-27 1989-02-27 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH02224331A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04148535A (en) * 1990-10-12 1992-05-21 Mitsubishi Electric Corp Formation method of fine pattern
JP2006048035A (en) * 2004-07-22 2006-02-16 Samsung Electronics Co Ltd Mask patten for manufacture of semiconductor device, method for forming the same, and method for manufacturing semiconductor device having fine pattern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04148535A (en) * 1990-10-12 1992-05-21 Mitsubishi Electric Corp Formation method of fine pattern
JP2006048035A (en) * 2004-07-22 2006-02-16 Samsung Electronics Co Ltd Mask patten for manufacture of semiconductor device, method for forming the same, and method for manufacturing semiconductor device having fine pattern

Similar Documents

Publication Publication Date Title
JPH10199864A (en) Method of etching antireflection film
US5403438A (en) Process for forming pattern
JPH0545057B2 (en)
JPH02224331A (en) Manufacture of semiconductor device
JPH02252233A (en) Fine pattern forming method
US20020094693A1 (en) Method for fabricating an ultra small opening
JPH06244156A (en) Formation of pattern
JPH04176123A (en) Manufacture of semiconductor device
JP2001092152A (en) Method for manufacturing semiconductor device
JPS6354726A (en) Method of etching resist film
JPH02218127A (en) Dry etching
JPS6260224A (en) Dry etching of resist film
JPS63102322A (en) Pattern forming method
JPH02143523A (en) Manufacture of semiconductor device
JPH0546096B2 (en)
JPH03201530A (en) Formation of pore
JPH0294439A (en) Manufacture of semiconductor device
JPH05114592A (en) Etching method of organic film and manufacture of semiconductor device
JPH01296625A (en) Flattening method
JPS6366049B2 (en)
JPH0239433A (en) Manufacture of semiconductor device
JPH0738388B2 (en) Pattern formation method
JPH05283378A (en) Manufacture of semiconductor device
JPH0821574B2 (en) Pattern forming method
JPS5965435A (en) Formation of fine pattern