JPH02223302A - 制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は自動列車停止装置に係り、特に、減速パターン
に従って列車に制動力を与えるに好適な自動列車停止装
置に関する。

〔従来の技術〕

列車の曲線区間への侵入速度を制限したり、あるいは先
行列車との安全な距離を保ったりするための制御システ
ムとして、従来からＡＴＣ（自動列車制御装置）やＡＴ
Ｓ　（自動列車停止装置）が用いられている。このうち
ＡＴＳは地上設備、車上設備ともにＡＴＣより簡便なこ
とから地上線区まで広く用いられている。

一方、鉄道の輸送力増強、輸送時間短縮は鉄道事業経営
の上からも、また大都市中心の通勤圏拡大の社会的効果
の点からも強く要望されている。

これに対応する方法の１つは、列車同士の間隔を短くす
ることである。そこで、適当な地点ごとに地上子を設置
するだけですむ、従来のＡＴＳ方式の簡便さを失うこと
なくこれを実現するために。

近年、パターン付ＡＴＳシステムが用いられている。こ
のシステムは、地上子から受信した速度指令信号を基に
車上ＡＴＳ装置がそれ以下の列車の減速パターンを発生
し、列車の実速度と減速パターンとを照合したブレーキ
制御をおこなうようにしたものである。

初期のパターン付ＡＴＳでは地上子自体、従来のＡＴＳ
と同じく受動回路で構成されたスタンドアロンタイプで
あるが、近年の新パターン付ＡＴＳでは、地上子を通し
て、列車集中制御システムから各種のデータを列車上に
送る方式が採用されている。

この方式によるシステムは、第３図に示されるように、
列車集中制御システム９からのデータを基に、地上子３
の当該時点での制限速度を次の地上子１０までの距離に
関するデータを地上子３から発信し、このデータを地上
子３の上を通過する列車１が車上アンテナ２で受信し、
新パターン付ＡＴＳ車上装置４のＡＴＳＰ受信部５でデ
ータの復調と抽出をおこなうように構成されている。さ
らに、速度制御部６で、受信部５からの出力データと速
度発電機７から得られる現在の列車速度とを基に、列車
１の速度として望ましい減速パターンを生成する。そし
て、第４図に示されるように、列車１の速度が減速パタ
ーンで規定された制限速度を越えたときに、ブレーキ装
置８を作動させて列車１に制動力を与えるように構成さ
れている。

ところで、ＡＴＳＰ速度制御部６が故障して万一異常な
減速パターンを発生するなどすると、列車が暴走するこ
とになり、極めて危険である。このため、ＡＴＳＰ速度
制御部６としては、故障に対してフェイルセイフなもの
、すなわち、故障発生によって直ちにブレーキがかかる
か、または減速パターンが低くなるような機能を有する
ことが必要とされる。

従来この様な場合にはマイクロプロセッサの２重系で装
置を構成することが多かった。その構成例を第５図に示
す。

このシステムにおいては、速度制御部６に、ＡＴＳＰ基
本ユニット２３Ａ、２３Ｂを設けるとともに、これら各
ユニットの出力をユニット駆動判定回路２４で判定し、
この判定結果によりブレーキ装置８を制御するように構
成されている。さらに各ＡＴＳＰ基本ユニット２３Ａ、
２３Ｂは複２１０と、マイコン動作照合回路２２Ａ、２
２Ｂを備えており、各基本ユニットにおいてマイクロプ
ロセッサ２１Ａ、２１Ｂ、２１Ｇ、２１Ｄの出力情報を
マイコン動作回路２２Ａ、２３Ｂで照合し、データが一
致するか否かを判定するように構成されている。すなわ
ち、速度制御部６においてはデータ信号２０の伝送系を
複数の伝送系にし、各基本ユニットをさらに二重の伝送
系としてデータを逐一照合する方式が採用されている。

そしてこの照合方式として、相互に演算データの符号を
逆にする方式とバス上のデータを逐一照合する方式が用
いられている。そして各基本ユニットにおいてデータの
不一致が検出されたり、各基本ユニットにおけるデータ
が不一致となったときにブレーキ装置８のブレーキ指令
信号２５を出力して列車に制動力を与えるように構成さ
れている。

〔発明が解決しようとする課題〕

しかし、上記従来技術においては、マイクロプロセッサ
それ自体が非フェイルセイフであることとなっているた
め、構成部品点数が多くなるという欠点を有している。

特に、一部が故障しても使用できるという、いわゆるフ
ォルトトレランスを得るために、三重系以上の構成とす
る場合には部品点数が多くなるので、故障率が高くなる
。

本発明の目的は、単一のチェック系で列車のフェイルセ
イフな運行を保障することができる自動列車停止装置を
提供することにある。

〔課題を解決するための手段〕

前記目的を達成するために１本発明は、第１の自動列車
停止装置として、列車の速度を検出する速度検出手段と
、列車の現在位置を検出する位置検出手段と、位置検出
手段の出力を基に、列車の特定の位置から目標地点まで
の制限速度を規定するための減速パターンを生成する減
速パターン生成手段と、減速パターンを基に、列車の位
置に対応した速度に関する速度情報を生成し、この速度
情報に周期的に更新されるチェック情報を付して出力す
る速度情報生成手段と、速度情報生成手段の出力情報と
速度検出手段の出力とを比較する比較手段と、比較手段
の比較結果を判定し、列車の速度が制限速度を越えたと
きにブレーキ指令信号を出力する第１ブレーキ指令信号
発生手段と、比較手段および速度情報生成手段の出力を
受け、これらの情報の正誤を周期的にチェックするチェ
ック手段と、チェック手段のチェック結果とは逆の内容
を更新情報とするチェック情報を速度情報生成手段へ出
力するチェック情報出力手段と、チェック手段から同一
のチェック情報が継続して出力されたときにブレーキ指
令信号を出力する第２ブレーキ指令信号発生手段と、ブ
レーキ指令信号により列車に制動力を与える制動手段と
を有するものを構成したものである。

第２の自動列車停止装置として、減速パターン生成手段
は、列車の運行情報と位置検出手段の出力から、列車の
特定の位置から目標地点までの制限速度を規定するため
の減速パターンを生成してなるものを構成したものであ
る。

第３の自動列車停止装置として、列車の速度を検出する
速度検出手段と、列車の現在位置を検出する位置検出手
段と、列車の特定の位置から目標地点までの制限速度を
示す減速パターンと位置検出手段の出力を基に、列車の
位置に対応した速度に関する速度情報を生成し、この速
度情報に周期的に更新されるチェック情報に付して出力
する速度情報生成手段と、速度情報生成手段の出力情報
と速度検出手段の出力とを比較する比較手段と、比較手
段の比較結果を判定し１列車の速度が制限速度を越えた
ときにブレーキ指令信号を出力する第１ブレーキ指令信
号発生手段と、比較手段および速度情報生成手段の出力
を受け、これらの情報の正誤を周期的にチェックするチ
ェック手段と、チェック手段のチェック結果とは逆の内
容を更新情報とするチェック情報を速度情報生成手段へ
出力するチェック情報出力手段と、チェック手段から同
一のチェック結果が継続して出力されたときにブレーキ
指令信号を出力する第２ブレーキ指令信号発生手段と、
ブレーキ指令信号により列車に制動力を与える制動手段
とを有するものを構成したものである。

〔作用〕

列車の速度が制限速度を越えたときにブレーキ指令信号
を出力するとともに、比較手段および速度情報生成手段
の出力による情報の正誤を周期的にチェックし、同一の
チェック結果が継続して出力されたときにもブレーキ指
令信号を出力するようにしたため、チェック機能自体の
故障も検出することができ、単一のチェック系で列車の
フェイルセイフな運行を保障することが可能′となる。

〔実施例〕

以下、本発明の一実施例を図面に基づいて説明する。

本実施例における自動列車停止装置は、第１図に示され
るように、制御部３０．メモリ３２．リング演算部３４
．制動部３６．速度発電機３８から構成されている。速
度検出手段としての速度発電機３８から、列車の速度に
応じて周波数が変化する速度信号が制御部３０とリング
演算部３４に供給され、制御部３０には地上子から列車
の運行に関する各種情報がデータ信号１００として入力
されている。制御部３０はＣ：ＰＵ、ＲＯＭ、ＲＡＭ。

Ｉ１０インターフェイスなどを有するマイクロコンピュ
ータで構成されており、通信ポート４０にデータ信号１
００が入力され、カウンタポート４２に速度信号１０２
が入力されている。そして制御部３０は速度信号１０２
のパルスを積算して得られた距離情報から列車の現在位
置を検出するとともに、データ信号１００に含まれる地
上子での制限速度、例えば第２図に示される地上子Ｐ１
地点での制限速度ＶＰＩと次の地上子Ｐ２までの距離り
から第２図に示される減速パターンを生成するようにな
っている。この減速パターンは列車の特定の位置から目
標地点までの制限速度を規定した減速度一定のブレーキ
ングパターンである。

さらに列車の位置に対応した制限速度は速度信号１０２
のパルスを積算した距離情報によって決定され、各時点
の制限速度に関するデータはメモリ３２に格納される。

メモリ３２に各種速度に関するデータを格納するに際し
ては、帰還信号１０４により周期的に更新されるチェッ
ク情報、例えばパリティコードを付して格納するように
なっている。このメモリ３２はデュアルポートのメモリ
で構成されており、アドレスタイミング部４４からのア
ドレス信号に従って各データを順次リング演算部３４へ
出力するように構成されている。

リング演算部３４は速度信号発生スロットＧＩＧ２　、
　Ｇａ　、　Ｇ４　、故障検出スロットＧａ、速度比較
スロットＣ１，Ｃ２、Ｃａ　、Ｃ４、故障検出スロット
Ｃ６、比較結果集約部４６、出力ゲート４８を備えてお
り、メモリ３２に格納されたデータがアドレスタイミン
グ部４４からのアドレス信号に従って一定の周期で速度
信号発生スロットＧ１　ｐ　Ｇ２　ｐ　Ｇａ　ｐ　Ｇ４
．故障検出スロットＧ５に入力されるようになっている
。速度信号発生スロットＧ１　、Ｇ２　、Ｇ３．Ｇ４に
は、第２図の減速パターンに従って算出された各時点の
制限速度の速度データが入力されるようになっている。

例えば、ある地点の制限速度が１１００Ｋ／ｈで、この
速度をスロットＧ１の速度情報とすると、速度信号発生
スロットＧ２　、Ｇａ　、Ｇ４にはそれぞれスロットＧ
ｌよりも低速度の速度データが順次入力されるようにな
っている。故障検出スロットＧ５には各スロットに付し
たパリティコード、データ列全体に付した巡回符号コー
ド、比較結果集約部の比較結果のデータなどが格納され
るようになっている。すなわち、制御部３０は位置検出
手段および減速パターン生成手段を構成するとともに°
、メモリ３２と速度信号発生スロットＧｌ　。

Ｇｚ　、　Ｇｓ　、　Ｇ４　、故障検出スロットＧ５と
ともに速度情報生成手段を構成するようになっている。

速度比較スロットＣ１ｐＣｚ、Ｃ８，Ｃ４には速度信号
１０２が入力されているとともに、速度信号１０２と比
較可能な周波数信号に変換された速度データが速度信号
発生スロットＧｌ、Ｇ２　。

Ｇｓ　、Ｇ４からそれぞれ入力されている。そして速度
比較スロットＣｓ、Ｃｚには、第２図に示されるように
、速度帯域判定データが格納されている。さらに、比較
スロットＣ３には各時点の制限速度の判定データが格納
されており、速度比較スロットＣ４には速度発電機３８
の故障を検出するための判定データが格納されている。

速度比較スロットＣ１、Ｃ２からは列車の速度が速度帯
域をはずれたか否かの信号が出力され、速度比較スロッ
トＣ３からは列車の速度が制限速度を越えたか否かの信
号が出力され、速度比較スロットＣ４からは速度発電機
３８が故障したか否かの信号が出力され、各信号が比較
結果集約部４６へ転送されるようになっている。また比
較スロットＣ５にはパリティコード、巡回符号コードお
よび比較結果集約部４６の判定基準値に関するデータな
どが格納されている。そしてパリティコードなど各種の
データの正誤のチェック結果を、比較スロットＣ５から
比較結果集約部４６および出力ゲート４６へ出力するよ
うになっている。各データコードのチェックは周期的に
おこなわれ、チェック結果の正誤が正常時には交互に発
生するように構成されている。すなわち、スロットＣ１
から０５の比較演算が一定のタイミングで順次おこなわ
れ、スロットＣ６の比較演算のチェック結果が正となっ
たときには、チェック結果とは逆の内容、すなわち誤っ
たデータを更新情報とする帰還信号１０４がメモリ３２
に転送される。これによりメモリ３２から各スロット０
１　ｇ　Ｇ　２１０　Ｒｙ　Ｇａ　ｔＧ６に読みだされ
るパリティコード、巡回符号コードに故意に誤ったコー
ドが付される。正誤の両コードの発生の仕方は、あらか
じめメモリ空間を２分割しておき一方には正しいコード
付の情報を入れ他方には誤ったコード付の情報を入れて
おき、帰還信号１０４でアドレス切換を行う方式、ある
いは帰還信号１０４で正しいコードを破壊するか否かを
切換える方式のいずれでもよい。

この場合各部が正常であれば、次のチェックタイミング
でチェック結果が誤りであるとする信号が出力される。

一方、制御部３０．メモリ３２゜スロットＧ　１　＝　
Ｇ　ｓ　、　Ｃ１”　Ｃｓに故障が発生すると、チェッ
ク結果が正しいとする信号が出力され、チェック結果が
正しいという同一チェック結果が継続して出力されるこ
とになる。すなわちスロットＣ１からは、チェック結果
が交互に正誤となる交番信号が正常時には発生し、いず
れかの信号伝送系で故障が生じた異常時にはハイレベル
またはローレベルの直流信号が継続して出力される。そ
してこの直流信号が出力ゲート４８に入力されると。

出力ゲート４８からはブレーキ指令信号ＩＱ６が制動部
３６へ出力される。制動部３６は制動手段として、ブレ
ーキ指令信号１０６により列車に制動力を与えるように
なっている。また比較結果集約部４６における演算結果
により列車の速度が制限速度を越えたりした場合にも、
出力ゲート４８からブレーキ指令信号１０６が出力され
る。すなわち比較結果集約部４６はチェック情報出力手
段を構成するとともに、出力ゲート４８とともに第１ブ
レーキ指令信号発生手段を構成するようになっている。

また出力ゲート４８は第２ブレーキ指令信号発生手段を
構成し、スロットＣ１，Ｃ２。

Ｃ３，Ｃ４は比較手段を構成し、スロットＧｓ　。

ＣＩＳはチェック手段を構成するようになっている。

なお、各スロットＧ１〜Ｇｓ、Ｃｚ〜Ｃ５はハードウェ
アではなく、単一のリング演算回路が時分割的に動作す
る機能をタイムスロットとして分類して概念的に示しで
ある。

このように、本実施例においては、列車の速度の異常を
チェックし、列車の速度が異常となったときにはブレー
キ指令信号を出力し、さらに、チェック機能の異常を監
視し、チェック機能が異常になったときにはブレーキ指
令信号を出力するようにしているため、単一のチェック
系で列車のフェイルセイフな運行を保障することができ
る。

また、減速パターン生成する場合、特定の地点から目標
地点までの減速パターンが一定のときには、列車の現在
地の情報を得るだけで減速パターンを生成することがで
きる。また列車の運行情報を基に減速パターンを生成す
れば、列車の運行状況に合わせて減速パターンを生成す
ることができる。

次に本発明の第２の実施例を第６図に示す。第１図と同
一符号は同一のものを示す。

この構成ではチェック結果の帰還信号１０４を制御部３
０に与えコードの正誤を強制的、に切換えさせる様にし
ている。これによって制御部３０とリング演算部３４の
動作の同期をとり、制御部内部ソフトウェア全体の動作
の正常、異常をコードに反映させることが容易になる。

〔発明の効果〕

以上説明したように、本発明によれば、単一のチェック
系で列車のフェイルセイフな運行を保障することができ
るため、構成の簡素化が可能となり、コストの低減に寄
与することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す、構成図、第２図は距
離と制限速度との関係を示す減速パターン図、第３図は
従来例の構成説明図、第４図は従来例の距離と速度との
関係を示・す減速パターン図、第５図は他の従来例の要
部構成図、第６図は本発明の他の実施例を示す構成図で
ある。 ３０・・・制御部、３２・・・メモリ、３４・・・リン
グ演算部、３６・・・制動部、３８・・・速度発電機、
４４・・・アドレスタイミング部、４６・・・比較結果
集約部、４８・・・出力ゲート、　ＯＡ、　Ｇ２．　Ｇ
ｌｌ、　Ｇ４・・・速度信号発生スロット、ＧＩＳ、Ｃ
ａ・・・故障検出スロット、Ｃ１゜ Ｃｚ。 Ｃ３゜ Ｃ４・・・速度比較スロット。

Claims (1)

1. 【特許請求の範囲】 １、制御対象機器に与える制御情報を生成すると共に、
   正しいチェックコード及び故意に誤つたチェックコード
   を交互に生成し出力する第１の回路手段と、 前記制御情報に基づいて制御信号を出力すると共に前記
   チェックコードをチェックし、このチェック結果の正誤
   の交番が停止したとき、前記制御信号に変えて、前記制
   御対象機器を安全側に動作させる制御指令を発生する第
   ２の回路手段を備えた制御回路。 ２、前記第２の回路手段は前記第１の回路手段に対して
   、この第１の回路手段が生成するチェックコードの正誤
   を反転させる指令を与える手段を備えた請求項１項記載
   の制御装置。 ３、列車の速度検出手段と地上設備から与えられた情報
   を基に、この列車の位置に対応した速度制限パターン情
   報を生成し、この情報に正しいチェックコードと故意に
   誤つたチェックコードを交互に付して出力する速度情報
   生成手段と、前記速度検出手段の出力とこの速度情報生
   成手段の出力情報を比較し、前記列車速度が制限値を越
   えたときにブレーキ指令を発生するとともに、前記チェ
   ックコードをチェックし、その結果の正誤の交番が停止
   したときにもブレーキ指令を発生する速度制御手段を備
   えた自動列車停止装置。 ４、請求項第３項記載の前記速度制御手段はチェックコ
   ードをチェックした結果の正誤に応じて、前記速度情報
   生成手段に対しチェックコードの正誤を反転させる指令
   を与えるようにした自動列車停止装置。