JPH0221737A - Data source - Google Patents
Data sourceInfo
- Publication number
- JPH0221737A JPH0221737A JP63172128A JP17212888A JPH0221737A JP H0221737 A JPH0221737 A JP H0221737A JP 63172128 A JP63172128 A JP 63172128A JP 17212888 A JP17212888 A JP 17212888A JP H0221737 A JPH0221737 A JP H0221737A
- Authority
- JP
- Japan
- Prior art keywords
- data
- reset generator
- reset
- output
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 239000003292 glue Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電源オンイニシャライズ時に第1のデータを
送信しイニシャライズ終了後第2のデータを第1のデー
タと同一ラインを使って送信することにより、端子数の
前減を図ったデータ送信器に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention transmits first data at power-on initialization, and after initialization, transmits second data using the same line as the first data. The present invention relates to a data transmitter with a reduced number of terminals.
従来の技術
IC間または回路ブロック間のデータ転送において、転
送ラインに複数のデータを切替えて出力する方法は従来
から用いられている。2. Description of the Related Art In data transfer between ICs or circuit blocks, a method of switching and outputting a plurality of data to a transfer line has been used in the past.
以下図面を参照しながら、上述した従来のデータ送信の
一例について説明する。An example of the conventional data transmission described above will be described below with reference to the drawings.
第3図は従来のデータ送信器のブロック図を示すもので
ある。第3図において8はリセット発生器、9は第1の
データを入力する第1の入力端子、IOは第2のデータ
を入力する第2の入力端子、11は切替え信号を入力す
る第3の入力端子、12は第1のデータと第2のデータ
を切替え信号で切替えるスイッチ、13はスイッチI2
の出力信号を出力する第1の出力端子、14はリセット
発生器8の出力信号を出力する第2の出力端子である。FIG. 3 shows a block diagram of a conventional data transmitter. In FIG. 3, 8 is a reset generator, 9 is a first input terminal for inputting first data, IO is a second input terminal for inputting second data, and 11 is a third input terminal for inputting a switching signal. Input terminal, 12 is a switch that switches between the first data and the second data with a switching signal, and 13 is a switch I2
The first output terminal 14 outputs the output signal of the reset generator 8, and the second output terminal 14 outputs the output signal of the reset generator 8.
以上のように構成されたデータ送信器について、以下そ
の動作について説明する。The operation of the data transmitter configured as described above will be explained below.
まず電源が入れられるとリセット発生器8はその出力を
一定時間ローレベルに保った後、ハイレベルに上げる。First, when the power is turned on, the reset generator 8 keeps its output at a low level for a certain period of time, and then raises it to a high level.
スイッチ!2は第3の入力端子IIから入力される切替
え信号により第1のデ−タを選出していて、第1の出力
端子13には第1のデータが出力されている。切替え信
号が反転するとスイッチ12は第2のデータを選択し、
第1の出力端子13には第2のデータが出力される。switch! 2 selects the first data based on a switching signal inputted from the third input terminal II, and the first data is outputted to the first output terminal 13. When the switching signal is inverted, the switch 12 selects the second data,
Second data is output to the first output terminal 13.
発明が解決しようとする課題
しかしながら上記のような構成では、第1、第2のデー
タを切替えるための切替え信号を用いているため、切替
え信号入力用の入力端子を設ける必要があった。Problems to be Solved by the Invention However, in the above configuration, since a switching signal is used to switch between the first and second data, it is necessary to provide an input terminal for inputting the switching signal.
本発明は上記問題点に鑑み、データ切替えのための切替
え信号入力端子を設けずにデータ送信の多重化ができる
データ送信器を提供するものである。In view of the above problems, the present invention provides a data transmitter that can multiplex data transmission without providing a switching signal input terminal for data switching.
課題を解決するための手段
上記課題を解決するために本発明のデータ送信器は、第
1のリセット発生器と、第1のリセット発生器の出力信
号を入力とする第2のリセット発生器と、入力された第
1のデータと、入力された第2のデータを入力し、第2
のりセット発生器の出力信号で前記第1のデータと第2
のデータを切替えて出力するスイッチとを備えたもので
ある。Means for Solving the Problems In order to solve the above problems, the data transmitter of the present invention includes a first reset generator, a second reset generator which receives the output signal of the first reset generator. , input the first input data and the input second data, and input the second input data.
The output signal of the glue set generator is used to generate the first data and the second data.
The device is equipped with a switch for switching and outputting the data.
作用
本発明は上記した構成によって、電源が入れられて第1
のリセット発生器の出力信号がハイレベルとなり、デー
タ送信器のリセットを解除するまでと、第2のリセット
発生器の出力信号がハイレベルとなり、第2の出力端子
から出力されるリセット信号が解除されるまでとの間に
時間差を設け、その間に第1のデータを過器し、第2の
出力端子から出力されるリセット信号が解除された後、
第2のデータを送信することにより、第2のデータ切替
えのための入力端子を省くことができる。Operation The present invention has the above-described configuration, and when the power is turned on and the first
The output signal of the second reset generator becomes high level and the reset signal of the data transmitter is released, and the output signal of the second reset generator becomes high level and the reset signal output from the second output terminal is released. After the first data is overwritten and the reset signal output from the second output terminal is released,
By transmitting the second data, an input terminal for switching the second data can be omitted.
実施例
以下本発明の一実施例のデータ送信器について、図面を
参照しながら説明する。第1図は本発明の実施例におけ
るデータ送信器のブロック図を示すものである。第1図
において、1は第1のリセット発生器、2は第1のリセ
ット発生器1の出力がハイレベルとなって所定時間後ハ
イレベルの信号を出力する第2のリセット発生器、3は
第1のデータを入力するための第1の入力端子、4は第
2のデータを入力するための第2の入力端子、5は第2
のリセット発生器2の出力に基づき、第1のデータ、又
は第2のデータを切替えて出力するスイッチ、6は選択
されたデータを出力するための出力端子、7はリセット
出力用の第2の出力端子である。Embodiment Hereinafter, a data transmitter according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a block diagram of a data transmitter in an embodiment of the present invention. In FIG. 1, 1 is a first reset generator, 2 is a second reset generator that outputs a high level signal after a predetermined time after the output of the first reset generator 1 becomes high level, and 3 is a second reset generator that outputs a high level signal after a predetermined time. 4 is the first input terminal for inputting the first data, 4 is the second input terminal for inputting the second data, 5 is the second input terminal
A switch that outputs the first data or the second data based on the output of the reset generator 2, 6 is an output terminal for outputting the selected data, and 7 is a second output terminal for reset output. It is an output terminal.
以上のように構成されたデータ送信器について、以下第
1図及び第2図を用いてその動作を説明する。第2図は
第1図の実施例の動作のタイミング図である。The operation of the data transmitter configured as described above will be described below with reference to FIGS. 1 and 2. FIG. 2 is a timing diagram of the operation of the embodiment of FIG.
まず電源が入れられると、第1のリセット発生器1は一
定時間(tl)その出力をローレベルに保った後、ハイ
レベルに上げる。第2のリセット発生器2の出力信号は
電源が入力された時点ではローレベルとなり、第1のリ
セット発生器1の出力信号がハイレベルになると、その
後一定時間(t2)出力をローレベルに保たれ、その後
ハイレベルとなる。スイッチ5は第2のリセット発生器
2の出力信号がローレベルであれば第1のデータを選択
し、ハイレベルであれば第2のデータを選択する。よっ
て第1の出力端子6には”t+源が入力されてから第2
のリセット発生器の出力がローレベルからハイレベルに
立ち上がるまでの間第1のデータが出力され、それ以降
は第2のデータが出力される。尚、第2のリセット発生
器は2は遅延時間(t2)を持つ遅延素子又は遅延回路
で構成しても良い。When the power is first turned on, the first reset generator 1 keeps its output at a low level for a certain period of time (tl) and then raises it to a high level. The output signal of the second reset generator 2 becomes a low level when the power is input, and when the output signal of the first reset generator 1 becomes a high level, the output is kept at a low level for a certain period of time (t2). Then it becomes high level. The switch 5 selects the first data if the output signal of the second reset generator 2 is at a low level, and selects the second data if the output signal is at a high level. Therefore, after the t+ source is input to the first output terminal 6, the second
The first data is output until the output of the reset generator rises from low level to high level, and after that, the second data is output. Note that the second reset generator 2 may be configured with a delay element or a delay circuit having a delay time (t2).
発明の効果
以上のように本発明では第1のリセット発生器と、第1
のリセット発生器の出力信号を入力とする第2のリセッ
ト発生器と、入力された第1のデータと入力された第2
のデータを入力し、前記第2のリセット発生器の出力信
号で第1のデータと第2のデータを切替えるスイッチと
を設けることにより、第1、第2のデータの切替信号の
ための入力端子を設けずに、第1、第2のデータを切替
えて出力することができ、少ない端子数でデータの送信
が行える。Effects of the Invention As described above, the present invention includes a first reset generator and a first reset generator.
a second reset generator which receives as input the output signal of the reset generator;
and a switch for switching between the first data and the second data using the output signal of the second reset generator. The first and second data can be switched and output without providing a terminal, and data can be transmitted with a small number of terminals.
第1図は本発明の一実施例におけるデータ送信器のブロ
ック図、第2図は第1図のデータ送信器の動作を示すタ
イミング図、第3図は従来のデータ送信器のブロック図
である。
1・・・・・・・・・第1のリセット発生器、2・・・
・・・・・・第2のリセット発生器、3・・・・・・・
・・第1の入力端子、4・・・・・・・・・第2の入力
端子、5・・・・・・・・・スイッチ、6・・・・・・
・・・第1の出力端子、7・・・・・・・・・第2の出
力端子。FIG. 1 is a block diagram of a data transmitter according to an embodiment of the present invention, FIG. 2 is a timing diagram showing the operation of the data transmitter of FIG. 1, and FIG. 3 is a block diagram of a conventional data transmitter. . 1......First reset generator, 2...
...Second reset generator, 3...
...First input terminal, 4...Second input terminal, 5...Switch, 6...
. . . first output terminal, 7 . . . second output terminal.
Claims (1)
出力信号を入力とする第2のリセット発生器と、入力さ
れた第1のデータと入力された第2のデータを入力し、
前記第2のリセット発生器の出力信号で前記第1のデー
タと第2のデータを切替えて出力するスイッチとを備え
たことを特徴とするデータ送信器。a first reset generator, a second reset generator that receives the output signal of the first reset generator, inputs the input first data and the input second data;
A data transmitter comprising a switch that outputs the first data and the second data by switching between the first data and the second data using the output signal of the second reset generator.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63172128A JPH0221737A (en) | 1988-07-11 | 1988-07-11 | Data source |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63172128A JPH0221737A (en) | 1988-07-11 | 1988-07-11 | Data source |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0221737A true JPH0221737A (en) | 1990-01-24 |
Family
ID=15936083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63172128A Pending JPH0221737A (en) | 1988-07-11 | 1988-07-11 | Data source |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0221737A (en) |
-
1988
- 1988-07-11 JP JP63172128A patent/JPH0221737A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1696334A3 (en) | Device for and method of generating interrupt signals | |
JPS6477249A (en) | Hybrid type time-sharing multiple switching apparatus | |
KR850005641A (en) | Data processing device used in advanced communication control device | |
KR870005389A (en) | Information storage | |
JP2770446B2 (en) | Redundant power supply startup method | |
US5878281A (en) | Synchronous serial data transfer device | |
KR890010719A (en) | Bidirectional control signaling bus interface device | |
JPH0221737A (en) | Data source | |
KR970028966A (en) | Integrated Circuit Input / Output Processor with Improved Timer Performance | |
EP0059821A1 (en) | Method and apparatus, e.g. in a data distribution system for, inter alia, avoiding distortion in transfer of signal states | |
JP2816407B2 (en) | Optical multiplexing circuit | |
JPS57143957A (en) | Serial data transmission system | |
SU842778A1 (en) | Data exchange device | |
KR100210780B1 (en) | Data matching circuit of time slot switch between processor and device | |
JPS57136239A (en) | Device address switching system | |
JPS5785128A (en) | Multiplexer channel | |
JPS55105491A (en) | Data exchange system | |
KR930011483A (en) | Multiple serial communication method | |
JPH06349397A (en) | Switch | |
JPH05153073A (en) | Multiplex circuit | |
JPH03222539A (en) | Start bit detection circuit | |
KR880014469A (en) | Bit sequential signal scaling device | |
JPS61262335A (en) | Control circuit of plural serial communication equipments | |
JPS61289751A (en) | Communication control equipment | |
JPS62166633A (en) | Data transmission system |